一种铁电半导体器件的制备方法

1.本发明属于微电子技术领域，尤其涉及一种铁电半导体器件的制备方法。


背景技术：

2.作为传统非易失性存储器的典型代表，闪存器件正面临其发展瓶颈。一方面，不断缩小的器件尺寸使得制造成本越来越高；另一方面，尺寸缩小带来的一系列可靠性问题，使得闪存器件难以继续沿摩尔定律向前发展。其中，hfo2基铁电存储器因为具有高速、低功耗、结构简单易集成、与现有cmos工艺兼容性好等一系列优点，成为后摩尔时代新型非易失性存储器的热门候选之一。
3.然而，现有的生长hfo2基铁电薄膜的技术主要通过ald(atomic layer deposition，单原子层沉积)的方式实现，这种生长方式生产效率低，同时在生长过程中容易引入c和h等杂质，导致形成铁电半导体器件的铁电性能较差、漏电大。


技术实现要素：

4.本发明实施例通过提供一种铁电半导体器件的制备方法，至少在一定程度上解决了现有技术中铁电半导体器件的生产效率低、铁电性能较差、漏电大的技术问题。
5.本发明实施例提供了一种铁电半导体器件的制备方法，包括:根据需要制备的hzo基铁电薄膜层的原子配比，预先制备hfzro4靶材；提供半导体基材；采用所述hfzro4靶材，通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层。
6.可选地，所述预先制备hfzro4靶材，包括：根据所述hzo基铁电薄膜层中hf原子、zr原子以及o原子的配比，预先制备纯度在99％以上的hfzro4靶材。
7.可选地，通过溅射工艺在所述半导体基材上沉积的hzo基铁电薄膜层的厚度为3～70nm。
8.可选地，如果所述铁电半导体器件为hzo基铁电存储器，则在所述通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层的步骤中，所述溅射工艺所用的溅射功率为10w～200w；如果所述铁电半导体器件为hzo基铁电场效应晶体管，则在所述通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层的步骤中，所述溅射工艺所用的溅射功率为20w～200w。
9.可选地，在通入第一混合气氛的真空条件下，进行通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层的过程，其中，所述第一混合气氛中的氩气流量为10～50sccm、氧气流量为0～10sccm以及氮气流量为0～10sccm。
10.可选地，在通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层的过程中，控制所述半导体基材的转速在3～10rpm范围内。
11.可选地，所述铁电半导体器件为hzo基铁电存储器，所述提供半导体基材的步骤，包括：提供第一衬底；在所述第一衬底之上形成第一电极，获得所述半导体基材，或者在所述第一衬底之上依次形成第一电极和第一介电层，以获得所述半导体基材。
12.可选地，在所述通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层之后，还包括：在所述hzo基铁电薄膜层之上形成第二电极之后，执行热退火工艺，或者在所述hzo基铁电薄膜层之上依次形成第二介电层和第二电极之后，执行热退火工艺；其中，所述热退火工艺的温度在400℃～700℃范围内。
13.可选地，所述铁电半导体器件为hzo基铁电场效应晶体管，所述提供半导体基材的步骤，包括：提供第二衬底；在所述第二衬底中形成源极和漏极；在所述第二衬底的上方形成栅极介电层，以形成所述半导体基材，其中，所述栅极介电层位于所述源极和漏极之间的间隙区域。
14.可选地，在所述通过溅射工艺在所述半导体基材上沉积hzo基铁电薄膜层之后，还包括：在所述hzo基铁电薄膜层之上形成栅电极后，执行热退火工艺，其中，所述热退火工艺的温度在400℃～700℃范围内。
15.本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本发明实施例，由于根据需要制备的hzo基铁电薄膜层的原子配比预先制备hfzro4靶材，再利用预先制备好的hfzro4靶材，通过溅射工艺在半导体基材上制备铁电半导体器件的hzo基铁电薄膜层，使得形成的hzo基铁电薄膜层中的原子配比是预先就配比好的，而不是通过工艺过程来控制原子配比，因此形成的hzo基铁电薄膜层中原子配比更加精准，且由于不需要ald方式沉积，因此不会引入其他杂质。进而，所形成的hzo基铁电薄膜层具有优异的铁电性能、漏电小，进而提高了铁电半导体器件的可靠性。
16.且由于不再需要ald方式沉积hzo基铁电薄膜层，因此，提高了铁电半导体器件的生产效率。
附图说明
17.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为本发明实施例中铁电半导体器件的制备方法流程图；
19.图2～图5为本发明实施例中铁电存储器不同制备工艺的示意图；
20.图6为本发明实施例中铁电场效应晶体管的制备工艺示意图；
21.图7为本发明实施例中hzo基铁电存储器的极化回滞曲线。
具体实施方式
22.本发明实施例通过提供一种铁电半导体器件的制备方法，至少在一定程度上解决了现有技术中铁电半导体器件的生产效率差、铁电性能较差、漏电大的技术问题。
23.下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
24.参考图1所示，本发明实施例提供了一种铁电半导体器件的制备方法，包括如下步
骤：
25.首先，执行步骤s101：根据需要制备的hzo基铁电薄膜层的原子配比，预先制备hfzro4靶材。
26.在hzo基铁电薄膜层20中，hf原子、zr原子和o原子的百分比为任何合适诱导铁电特性的hf原子、zr原子和o原子之间的原子百分比。
27.具体而言，根据hzo基铁电薄膜层20中所需的hf原子、zr原子和o原子的百分比，来预先制备同等比例的hfzro4靶材，从而精准控制hzo基铁电薄膜层20中hf原子、zr原子和o原子的原子比例，进而精准控制hzo基铁电薄膜层20的铁电性能。
28.举例来讲，如果制备的hzo基铁电薄膜层20中需要满足hf原子、zr原子和o原子的百分比为0.5：0.5：2，则预先制备hf原子、zr原子和o原子的百分比为0.5：0.5：2的一种hfzro4靶材。如果需要制备的hzo基铁电薄膜层20中需要满足hf原子、zr原子和o原子的百分比为0.3：0.7：2，则预先制备hf原子、zr原子和o原子的百分比为0.3：0.7：2的hfzro4靶材，因此，而不需要通过在半导体基材10上沉积hzo基铁电薄膜层20时采用多种靶材，进而不需要在溅射工艺过程中控制不同靶材的溅射比例，从而降低了溅射形成hzo基铁电薄膜层20的控制复杂度。
29.接着，执行步骤s102：提供半导体基材10。
30.其中，不同的铁电半导体器件所需要的半导体基材10是不同的。具体的，制备而成的铁电半导体器件可以是铁电存储器或者铁电场效应晶体管，当然也可以是其他任意一种需要沉积铁电薄膜层的铁电半导体器件。
31.下面，参考图2～图5所示，以制备铁电存储器为例对提供半导体基材10的步骤进行描述：
32.参考图2和图4所示，在一些实施方式下，提供半导体基材10的步骤包括s1021～s1022：
33.s1021：提供第一衬底11；
34.s1022：在第一衬底11之上仅形成第一电极12，以获得铁电存储器的半导体基材10。
35.在具体实施时，第一衬底11的材料可以为硅，厚度可以但不限于500um。第一衬底11的材料也可以是硅和氧化硅的复合层，举例来讲，复合层中硅的厚度可以是500un，氧化硅的厚度可以是300nm。当然，第一衬底11也可以为其他材料制备而成，如：锗、砷化镓、pi(聚酰亚胺)等柔性基底材料。
36.需要对提供的第一衬底11进行清洗，在清洗完成后的第一半导体体衬底11之上溅射制备第一电极12，具体过程可以是依次进行如下步骤1～3：
37.步骤1、将第一衬底11依次用丙酮、无水乙醇浸泡后清洗；
38.步骤2、将经过步骤1清洗后的第一衬底11用去离子水浸泡冲洗并吹干；
39.步骤3、通过溅射工艺，在经过步骤2吹干后的第一衬底11之上制备第一电极12，其中，制备第一电极12所用的溅射工艺包括但不限于离子束溅射、直流溅射、反应溅射等中的任意一种。
40.示例性的，第一电极12可以采用离子束溅射工艺形成，具体的工艺过程是：选取tin作为靶材材安装于溅射镀膜设备上，控制溅射镀膜设备以束流电压700～900v，束流40
～60ma，加速电压150～170v进行工作，且采用离子束溅射工艺形成第一电极12的过程需要在通入第二混合气氛的真空条件下进行，其中，第二混合气氛包括ar和n2，且第二混合气氛中ar气氛的流速为7～9sccm，n2气氛的流速为4～6sccm。在此工艺参数范围内可以获得较好薄膜衬度的第一电极12，有利于铁电性的产生。
41.参考图3和图5所示，另一种实施方式下，提供半导体基材10的步骤包括s1021～s1022：
42.s1021：提供第一衬底11；
43.s1022’：在第一衬底11之上依次形成第一电极12和第一介电层13，以获得铁电存储器的半导体基材10。
44.其中，步骤s1021的实施过程参考前文所述，s1022’与s1022不同的是仅仅是多了第一介电层13的制备，而第一介电层13可以采用诸如氧化硅、氮化硅(sin)、hzo、al2o3等介电常数(k值)大于3.9的介电材料形成。较佳的，可以选用介电常数在3.9～25之间的高k介电材料，通过诸如cvd(chemical vapor deposition，化学气相沉积)、pvd(physicalvapordeposition，物理气相沉积)、ald中的一种或者至少以上两种沉积方式的组合，在第一电极13之上形成第一介电层13。第一介电层13的厚度可以在1～3nm范围内。当然，取决于器件的设计需要，第一介电层13的厚度具体在1～2nm之间或者具体在2～3nm之间，当然，其他任何合适的厚度范围也可以。
45.下面参考图6所示，以制备fefet((ferroelectric field effect transistor，铁电场效应晶体管)为例，对提供半导体基材10的步骤进行描述：
46.首先，步骤s102a:提供第二衬底14。
47.具体的，第二衬底14采用掺杂或未掺杂的半导体衬底(比如：硅衬底)，半导体衬底还可以包括其他半导体材料，比如：锗、化合物半导体材料、合金半导体。其中，化合物半导体材料，可以是：碳化硅、磷化镓、砷化镓、磷化铟、氮化镓、锑化铟以及砷化铟中的一种或者多种的组合；合金半导体可以是gaasp、sige、algaas、alinas、gainp、gainas以及gainasp中的一种或者多种的组合。
48.具体的，第二衬底14也可以采用绝缘体上soi(silicon-on-insulator，silicon-on-insulator)衬底的有源层。当然，第二衬底14也可以使用其他衬底，诸如：多层或梯度基底。
49.接着，执行步骤s102b：在提供的第二衬底14中形成源极15和漏极16。
50.其中，对于n型器件，可以通过用诸如砷或磷的n型掺杂剂在第二衬底14内进行掺杂来形成源极15和漏极16；对于p型器件，通过用诸如硼的p型掺杂剂对第二衬底14内进行掺杂来形成源极15和漏极16。
51.接着，执行步骤s102c：在第二衬底14的上方形成栅极介电层17，以形成铁电场效应晶体管的半导体基材10，其中，栅极介电层17位于第二衬底14中源极15和漏极16之间的间隙区域。
52.其中，栅极介电层17可以采用诸如氧化硅、氮化硅(sin)等介电常数(k值)大于3.9的介电材料制备而成。例如，可以选用介电常数在3.9～25之间的高k介电材料，可以通过诸如cvd(chemical vapor deposition，化学气相沉积)、pvd(physicalvapordeposition，物理气相沉积)、ald中的一种或者至少两种沉积方式的组合，来制备栅极介电层17。
53.具体来讲，栅极介电层17的厚度可以在1～3nm范围内。当然，取决于器件设计需要，栅极介电层17的厚度具体可以在1～2nm之间或者具体在2～3nm之间，当然，也可以采用其他任何合适的厚度范围。
54.在步骤s102之后，执行步骤s103：采用预先制备的hfzro4靶材，通过溅射工艺在半导体基材10的上方沉积hzo基铁电薄膜层20。
55.在一些实施方式下，步骤s103中沉积所形成的hzo基铁电薄膜层的厚度为3～70nm，可以使hzo基铁电薄膜层20获得优异的铁电性能。如果厚度小于约3nm，则hzo基铁电薄膜层20的铁电性能较差，难以实现实际应用，如果厚度大于70nm，则hzo基铁电薄膜层20对于先进工艺技术而言浪费了材料，因此，hzo基铁电薄膜层的厚度在3～70nm之间正合适。
56.在半导体基材10的上方沉积hzo基铁电薄膜层20所用的溅射工艺包括采用磁控溅射、离子束溅射、直流溅射、反应溅射等等中的任意一种。具体的，将根据hzo基铁电薄膜层的原子配比，预先制备hfzro4靶材安装于溅射镀膜设备上并设定溅射镀膜设备的溅射功率，且溅射镀膜设备采用交流电源工作。
57.其中，如果铁电半导体器件为hzo基铁电存储器，溅射镀膜设备的溅射功率设定为10w～200w，以使通过溅射工艺在半导体基材10的上方采用沉积hzo基铁电薄膜20层的步骤中：溅射hfzro4靶材所用的溅射功率为10w～200w；如果铁电半导体器件为hzo基铁电场效应晶体管，溅射镀膜设备的溅射功率设定为10w～200w，以使通过溅射工艺在半导体基材10的上方沉积hzo基铁电薄膜层20的步骤中，溅射hfzro4靶材所用的功率为20w～200w。
58.在一些实施方式下，在通入第一混合气氛的真空条件下，进行采用溅射工艺在半导体基材10的上方沉积hzo基铁电薄膜层20的过程。其中，第一混合气氛中氧气(o2)流量为0～10sccm、氩气(ar)流量为10～50sccm以及氮气(n2)流量为0～10sccm。其中，如果采用磁控溅射工艺沉积hzo基铁电薄膜层20，则真空条件是反应腔室内的真空度在10-3
pa以上。在沉积hzo基铁电薄膜层20的过程中，溅射工艺所用的各个工艺参数在上述范围内做调整，可获得较好的铁电薄膜质量，有利于铁电性的产生。
59.在一些实施方式下，为了提高沉积hzo基铁电薄膜层20的均匀性，在采用溅射工艺在半导体基材10的上方沉积hzo基铁电薄膜层20的步骤中，控制半导体基材10的转速在3～10rpm范围内某一速度值。
60.在一些实施方式下，预先制备的hfzro4靶材的纯度在99％以上，可以提高制备hzo基铁电薄膜层20的质量。
61.在沉积hzo基铁电薄膜层20之后，接下来，可以继续在hzo基铁电薄膜层20之上制备其他层。根据半导体器件的不同，制备其他层的工艺也相应不同。
62.参考图2～图5所示，以制备铁电存储器为例，对在hzo基铁电薄膜层20之上制备其他层的工艺步骤进行描述：
63.参考图2和图3所示，在一些实施方式下，在hzo基铁电薄膜层20之上形成第二电极32，并在形成第二电极32之后执行温度在400℃～700℃范围内的热退火工艺，以得到铁电存储器。
64.具体的，第二电极32与第一电极12的材料可以相同或者不同，比如，可以均选取tin作为采用溅射工艺制备第二电极32和第一电极12的靶材。且制备第二电极32与制备第一电极12时采用相同的溅射工艺和工艺参数，第二电极32与第一电极12的厚度也可以相
同，因此，对于第二电极32的制备过程可以参考前述，在此不再赘述。
65.参考图4和图5所示，与上述实施方式不同的是，在hzo基铁电薄膜层20之上依次形成第二介电层31和第二电极32；并在形成第二电极32之后执行温度在400℃～700℃范围内的热退火工艺，以得到铁电存储器。
66.具体的，制备第二介电层31与第一介电层13采用的材料、溅射工艺以及工艺参数均可以相同或者不同，且第二介电层31与第一介电层13的厚度也可以相同或者不同，因此，对于第二电极32的制备过程可以参考前文所述，在此不再赘述。
67.在一些实施方式下，还可以继续在第二电极32之上制备金属保护层33。
68.下面，参考图6所示，以制备铁电场效应晶体管为例，对hzo基铁电薄膜层20之上制备其他层的工艺进行描述：
69.在hzo基铁电薄膜层20之上形成栅电极34；并在形成栅电极34之后，再在400℃～700℃的温度范围内执行热退火工艺，以得到铁电场效应晶体管。
70.其中，形成栅电极34所用的材料可以为诸如tin、tan、w、cu等金属材料，还可以为含金属材料。采用诸如cvd、pvd以及ald中的一种或者多种沉积工艺组合来制备栅电极34。
71.通过上述描述可以看出：
72.如图2所示的，通过本发明一些实施方式可以得到一种结构的hzo基铁电存储器：从下之上依次为第一衬底11、第一电极12、hzo基铁电薄膜层20、第二电极32、金属保护层33。
73.如图3所示的，通过本发明另一些实施方式可以得到另一种结构的hzo基铁电存储器：从下至上依次为第一衬底11、第一电极12、第一介电层13、hzo基铁电薄膜层20、第二电极32。
74.如图4所示的，通过本发明另一些实施方式可以得到另一种结构的hzo基铁电存储器：从下至上依次为第一衬底11、第一电极12、hzo基铁电薄膜层20、第二介电层31、第二电极32。
75.如图5所示的，通过本发明的另一些实施方式可以得到另一种结构的hzo基铁电存储器：从下至上依次为第一衬底11、第一电极12、第一介电层13、hzo基铁电薄膜层20、第二介电层31、第二电极32。
76.如图6所示的，通过本发明的另一些实施方式，可以得到一种hzo基铁电场效应晶体管。应当理解的是，fefet可以称为mfis fet，其中，mfis表示fefet的不同层的材料。第一个m代表栅电极34的金属材料，f代表hzo基铁电薄膜层20的铁电材料，i代表栅极介电层17的介电材料，并且s代表第二衬底14的衬底材料。
77.为了更容易理解本发明实施例所提供的技术方案，下面参考图2所示，以制备一种铁电存储器为例进行制备过程的举例性描述：
78.首先，提供第一衬底11，其中，第一衬底11中硅的厚度为500μm，氧化硅的厚度为300nm。
79.接着，将第一衬底11依次用丙酮、无水乙醇浸泡清洗3min，再用去离子水浸泡冲洗3min后进行吹干，以完成对第一衬底11的清洗过程。
80.接着，以tin作为靶材，利用离子束溅射工艺在清洗好的第一衬底11上制备第一电极12：先设定溅射镀膜设备的各个工作参数如下：束流电压为750v，加速电压为145v，速流
为45ma，其中，设定好溅射镀膜设备的工作参数之后，开始溅射制备第一电极12，并且，在制备过程中，向第一电极12所在的反应腔室内持续通入ar与n2的混合气氛，其中，ar气氛的流速为7sccm，n2气氛的流速为6sccm，形成的第一电极12的厚度为40nm。
81.接着，在第一电极12之上制备第一介电层13：利用ald工艺沉积形成al2o3缓冲层，al的先驱物和去离子水均保持在20℃室温，载气选择n2气氛，流量为100sccm。示例性的，al的先驱物采用三甲基铝(tma)，采用去离子水作为氧源，反应腔内的气压小于2mbar，沉积温度为200℃。
82.接着，采用磁控溅射工艺，在第一电极12上沉积10nm的hzo基铁电薄膜层20：选取纯度在99％以上的hfzro4靶材，安装至磁控溅射镀膜设备上，利用交流电源给磁控溅射镀膜设备供电，设定磁控溅射镀膜设备作用于hfzro4靶材的溅射功率为120w；通入ar气氛的流速设定为20sccm，通入o2气氛的流速设定为0.6sccm，通入n2气氛的流速设定为0sccm。
83.接着，进行涂光刻胶、曝光显影：在hzo基铁电薄膜层20上涂覆负胶，以150℃进行前烘2min，在曝光后120℃进行后烘2min，再在显影液中浸泡45s以进行显影，再用去离子水冲洗吹干。
84.接着，利用离子束溅射工艺溅射在hzo基铁电薄膜层20上制备第二电极32：与制备第一电极12采用的材料、溅射工艺以及工艺参数均相同。
85.接着，将通过上述操作得到的至下而上依次为第一衬底11、第一电极12、第二上电极32的hzo基铁电存储器在丙酮溶液中浸泡至光刻胶和多余金属脱落；然后在无水乙醇中浸泡去除丙酮，再用去离子水冲洗吹干。
86.最后，将冲洗吹干的hzo基铁电器件在n2气氛、550℃的条件下退火30s，就得到了hzo基铁电存储器。
87.为了验证所制备hzo基铁电存储器的铁电性能，对其施加电压激励来进行验证，具体步骤如下：
88.第一电极12施加电压脉冲序列，脉宽200μs，采用电压扫描模式，电压值从0v增大到3v，且限流1μa，第二电极32接地，从而，测试得到hzo基铁电存储器的极化回滞曲线如图7所示。从图7可以看出，基于本发明实施例制备得到的hzo基铁电器件由于具有hzo基铁电薄膜层20，可以获取良好的铁电性能。
89.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
90.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。