包括具有内部互连、介电层和导电层的互连结构的集成器件的制作方法

包括具有内部互连、介电层和导电层的互连结构的集成器件
1.优先权要求
2.本专利申请要求2019年10月28日提交并且转让给本技术的受让人的、题目为“integrated device comprising interconnect structures having an inner interconnect,a dielectric layer and a conductive layer”的申请号16/665883的优先权，并且在此通过引用明确并入本文。
技术领域
3.各种特征涉及包括互连的集成器件，但更具体地涉及包括具有内部互连、介电层和导电层的互连结构的集成器件。


背景技术：

4.图1图示了包括裸片102、衬底104和封装层106的封装件100。裸片102耦合到衬底104。封装层106形成在衬底104之上。封装层106封装裸片102。衬底104包括多个互连140。多个焊料互连130通过衬底104的多个互连140耦合到衬底104。一直需要提供具有改进性能的器件。


技术实现要素：

5.各种特征涉及包括互连的集成器件，但更具体地涉及包括具有内部互连、介电层和导电层的互连结构的集成器件。
6.一个示例提供了一种集成器件，其包括衬底、互连部分和互连结构。互连部分位于衬底之上。互连部分包括多个互连和至少一个介电层。互连结构位于互连部分之上。互连结构包括：内部互连；介电层，耦合到内部互连；以及外部导电层，耦合到介电层。外部导电层被配置为用作针对内部互连的屏蔽件。
7.另一个示例提供了一种装置，其包括：衬底；集成器件，耦合到衬底；以及用于屏蔽互连的部件，耦合到衬底，其中用于屏蔽互连的部件被配置为提供针对信号的电路径，使得当信号通过用于屏蔽互连的部件行进时，该信号被屏蔽。
8.另一个示例提供了一种器件，其包括：衬底；集成器件，耦合到衬底；以及互连结构，耦合到衬底。互连结构被配置为提供针对信号的电路径，使得当信号通过互连结构行进时，该信号被屏蔽。互连结构包括：内部互连；介电层，耦合到内部互连；以及外部导电层，耦合到介电层。外部导电层被配置为用作针对内部互连的屏蔽件。
9.另一个示例提供了一种用于制造集成器件的方法。该方法提供衬底。该方法在衬底之上形成互连部分。该方法在互连部分之上形成互连结构。互连结构包括：内部互连；介电层，耦合到内部互连；以及外部导电层，耦合到介电层。外部导电层被配置为用作针对内部互连的屏蔽件。
附图说明
10.当结合附图进行时，根据下文阐述的具体实施方式，各种特征、性质和优点可以变得明显，在附图中，相同的附图标记始终对应地标识。
11.图1图示了包括焊料互连的集成器件的侧视图。
12.图2图示了包括内部互连、介电层和导电层的示例性互连结构的视图。
13.图3图示了包括内部互连、介电层和导电层的示例性互连结构的侧视图。
14.图4图示了包括内部互连、介电层和导电层的多个互连结构的视图。
15.图5图示了互连的布置的视图。
16.图6图示了示例性集成器件的侧视图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
17.图7图示了示例性集成器件的侧视图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
18.图8图示了示例性集成器件的侧视图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
19.图9图示了示例性集成器件的侧视图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
20.图10图示了示例性集成器件的侧视图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
21.图11图示了示例性集成器件的侧视图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
22.图12(包括图12a-图12f)图示了用于制造集成器件的示例性序列，该集成器件包括具有内部互连、介电层和导电层的互连结构。
23.图13(包括图13a-图13e)图示了用于制造集成器件的示例性序列，该集成器件包括具有内部互连、介电层和导电层的互连结构。
24.图14图示了用于制造集成器件的方法的示例性流程图，该集成器件包括具有内部互连、介电层和导电层的互连结构。
25.图15图示了示例性封装件的侧视图，该封装件包括具有内部互连、介电层和导电层的互连结构。
26.图16图示了示例性封装的侧视图，该封装件包括具有内部互连、介电层和导电层的互连结构。
27.图17图示了示例性封装件的侧视图，该封装件包括具有内部互连、介电层和导电层的互连结构。
28.图18图示了可以集成本文描述的裸片、集成器件、集成无源器件(ipd)、无源组件、封装件和/或器件封装的各种电子器件。
具体实施方式
29.在以下描述中，给出具体细节以提供对本公开的各个方面的透彻理解。然而，本领域技术人员应当理解，可以在没有这些具体细节的情况下实践这些方面。例如，可以在框图中示出电路，以便避免在不必要的细节中模糊这些方面。在其他实例中，可能不会详细示出
众所周知的电路、结构和技术，以免混淆本公开的方面。
30.本公开描述了包括衬底、互连部分和互连结构的集成器件。互连部分位于衬底之上。互连部分包括多个互连件和至少一个介电层。互连结构位于互连部分之上。互连结构包括内部互连、耦合到内部互连的介电层，以及耦合到介电层的外部导电层。外部导电层可以包括导电层。外部导电层被配置为用作针对内部互连的屏蔽件(例如，电磁干扰(emi)屏蔽)。互连结构可以是屏蔽互连结构。如下文将进一步描述的，使用包括被配置为用作针对内部互连的屏蔽件(例如，emi屏蔽件)的外部导电层的互连结构，可以提供在互连之间具有较少串扰的集成器件，从而在集成器件中提供改进的信号完整性。当每个均包括被配置为用作针对内部互连的屏蔽件的外部导电层的多个互连结构与集成器件一起被实现时，可以进一步减少串扰。
31.包括内部互连、介电层和外部导电层的示例性互连结构
32.图2图示了可以利用集成器件和/或封装件实现的互连结构200。互连结构200可以被配置为屏蔽互连结构。互连结构200可以是用于屏蔽互连的部件。互连结构200被配置为提供具有改进信号完整性的电路径。如将在下文进一步描述的，互连结构200(例如，用于屏蔽互连的部件)可以被配置为提供用于信号(输入/输出信号)的电路径，使得当信号通过互连结构200行进时，信号被屏蔽。通过互连结构200行进的信号可以被屏蔽免受可能源自通过其他互连、组件和/或器件行进的信号的电磁干扰(emi)。
33.如图2和图3中所示，互连结构200包括内部互连210、介电层220和外部导电层230。介电层220耦合到内部互连210，使得介电层220围绕内部互连210的横向侧面(例如，横向围绕)。外部导电层230耦合到介电层220，使得外部导电层230围绕介电层220的横向侧面(例如，横向围绕)。介电层220在内部互连210和外部导电层230之间。外部导电层230可以横向围绕内部互连210。外部导电层230可以包括导电层。外部导电层230被配置为不与内部互连210电接触。外部导电层230可以被配置为用作针对内部互连210的屏蔽件，从而提供对通过内部互连210行进的信号的改善的隔离。例如，外部导电层230可以被配置为为内部互连210提供emi屏蔽。在一些实施方式中，外部导电层230可以耦合到地。内部互连210可以包括金属，诸如铜。内部互连210可以是柱(例如，柱互连、铜柱)。外部导电层230可以包括金属，诸如铜。介电层220可以包括感光介电层，诸如基于sio2的材料，和/或它们的组合。互连结构200可以耦合到互连(例如，垫250)。特别地，互连结构200的内部互连210耦合到垫250。垫250可以是来自集成器件和/或衬底的互连。互连结构200可以是凸块互连结构。如下面将进一步描述的，互连结构200中的一个或多个互连结构可以耦合到集成器件、衬底、封装和/或印刷电路板(pcb)。
34.图4图示了多个互连结构300。多个互连结构300包括互连结构200a-200h(例如，第一互连结构、第二互连结构、第三互连结构等)。多个互连结构300被布置在互连结构200(例如，200a-200h)的行和/或列中。多个互连结构300可以被配置为提供用于输入/输出(i/o)信号的电路径。因为互连结构200a-200h彼此靠近，所以在通过互连结构200a-200h行进的信号之间存在大量串扰的可能性。然而，由于每个互连结构(例如，200a-200h)包括被配置为用作屏蔽件(例如，emi屏蔽件)的外部导电层230，因此通过互连结构200行进的信号之间的串扰量被减少和最小化，从而为集成器件提供改进的信号完整性。多个互连结构300可以耦合到集成器件、衬底、封装件和/或印刷电路板(pcb)。
35.图5图示了互连500的布置。互连500的布置可以表示(i)集成器件和衬底之间，(ii)集成器件和pcb之间，和/或(iii)衬底和pcb之间的互连的布置。然而，互连500的布置可以表示其他组件和/或器件之间的互连。在一些实施方式中，来自互连500的布置的互连中的一个或多个互连可以包括柱互连(例如，凸块)。来自互连500的布置的互连中的一个或多个互连可以包括互连结构200。
36.如图5中所示，互连500的布置包括第一多个互连510、第二多个互连520、第三多个互连530、第四多个互连540、第五多个互连550、第六多个互连560、第七多个互连570、第八多个互连580和第九多个互连590。
37.第一多个互连510被配置为提供用于接地的电路径。第二多个互连520被配置为提供针对第一i/o信号的电路径。第三多个互连530被配置为提供针对电源的电路径。第四多个互连540被配置为提供针对第一i/o信号的电路径。第五多个互连550被配置为提供用于接地的电路径。第六多个互连560被配置为提供针对第二i/o信号的电路径。第七多个互连570被配置为提供针对电源的电路径。第八多个互连580被配置为提供针对第二i/o信号的电路径。第九多个互连590被配置为提供用于接地的电路径。
38.在一些实施方式中，第二多个互连520、第四多个互连540、第六多个互连560和/或第八多个互连580可以包括一个或多个互连结构200。当一个或多个互连结构200被用在第二多个互连520、第四多个互连540、第六多个互连560和/或第八多个互连580中时，通过互连行进的信号之间的串扰被减少和最小化，从而改善信号(例如，第一i/o信号、第二i/o信号)的信号完整性。注意，互连结构200也可以被实现在第一多个互连510、第三多个互连530、第五多个互连550、第七多个互连570和/或第九多个互连590中。
39.包括具有内部互连、介电层和外部导电层的互连结构的示例性集成器件
40.图6图示了包括互连结构的集成器件600，该互连结构具有内部互连210、介电层220和外部导电层230。集成器件600包括衬底620、多个器件级单元622、互连部分604和封装部分606。多个器件级单元622形成在衬底620之上。多个器件级单元622可以形成集成器件600的器件级层。在一些实施方式中，多个器件级单元622可以包括衬底620的部分。在一些实施方式中，衬底620、器件级层和多个器件级单元622可以被称为集成器件600的衬底部分602。多个器件级单元622可以包括作为电路一部分的逻辑单元和/或晶体管。
41.互连部分604位于衬底部分602之上。具体地，互连部分604位于多个器件级单元622和衬底620之上。互连部分604包括布线层。互连部分604包括多个互连640(例如，迹线、垫、过孔)和至少一个介电层642。多个互连640可以形成互连部分604的布线层。
42.封装部分606形成在互连部分604之上。封装部分606包括介电层660和互连结构200a-200c。互连结构200a-200c中的每个互连结构可以耦合到互连(例如，垫644)，该互连可以是多个互连640的一部分。互连结构(例如，200a-200c)可以位于互连部分604之上和/或互连部分604的互连之上。互连结构200a-200c可以被配置为提供用于一个或多个i/o信号的电路径。焊料互连690耦合到互连结构200c。特别地，焊料互连690耦合到内部互连210。
43.图7图示了包括互连结构的另一个集成器件700，该互连结构具有内部互连210、介电层220和外部导电层230。集成器件700类似于图6的集成器件600，并且可以包括与集成器件600类似的组件。集成器件700包括互连结构200a-200c。如图7中所示，互连结构200b耦合到互连744，互连744耦合到互连结构200c。互连744可以被认为是多个互连640的一部分。
44.图8图示了包括互连结构的另一个集成器件800，该互连结构具有内部互连210、介电层220和外部导电层230。集成器件800类似于图6的集成器件600，并且可以包括与集成器件600类似的组件。集成器件800包括耦合到互连部分604的封装部分806。封装部分806包括垫644、凸块下金属化(ubm)844、介电层660、介电层760和互连结构200a-200c。介电层660和/或介电层760可以是钝化层。如图8中所示，互连结构200c耦合到凸块下金属化(ubm)844。具体地，内部互连210耦合到ubm 844。ubm 844耦合到垫644。互连结构200c位于互连部分604之上。
45.图9图示了包括互连结构的另一个集成器件900，该互连结构具有内部互连210、介电层220和外部导电层230。集成器件900类似于图8的集成器件800，并且可以包括与集成器件800类似的组件。集成器件900包括封装部分906，封装部分906包括ubm 944、介电层660、介电层760和互连结构200a-200c。如图9中所示，互连结构200b耦合到ubm 944，ubm 944耦合到互连结构200c。
46.图10图示了包括互连结构的另一个集成器件1000，该互连结构具有内部互连210、介电层220和外部导电层230。集成器件1000类似于图6的集成器件600，并且可以包括与集成器件600类似的组件。集成器件1000包括耦合到互连部分604的封装部分1006。封装部分1006包括柱互连1010、互连结构200a和200c以及互连1062(例如，封装互连)。柱互连1010包括内部互连210和焊料互连690。柱互连1010可以耦合到垫1044。柱互连1010可以被配置为提供用于接地的电路径。如图10中所示，互连结构200c的内部互连210耦合到垫644。互连结构200c的外部导电层230耦合到互连1062(例如，封装互连)。互连1062耦合到柱互连1010的内部互连210和/或垫1044。由于柱互连1010被配置为提供用于接地的电路径和/或被配置为耦合到地，所以互连结构200c的外部导电层230也被配置为耦合到地。当互连结构200c的外部导电层230被配置为耦合到地时，它有助于为通过互连结构200c行进的信号(例如，i/o信号)提供更好的隔离。
47.图11图示了包括互连结构的另一个集成器件1100，该互连结构具有内部互连210、介电层220和外部导电层230。集成器件1100类似于图8的集成器件800，并且可以包括与集成器件800类似的组件。集成器件1100包括耦合到互连部分604的封装部分1106。封装部分1106包括柱互连1010、互连结构200a、200c、互连1162(例如，封装互连)和介电层1170。柱互连1010包括内部互连210和焊料互连690。柱互连1010可以耦合到ubm 1144。
48.柱互连1010可以被配置为提供用于接地的电路径和/或被配置为耦合到地。如图11中所示，互连结构200c的内部互连210耦合到ubm 844。互连结构200c的外部导电层230耦合到互连1162(例如，封装互连、ubm)。互连1162耦合到柱互连1010的内部互连210和/或ubm 1144。由于柱互连1010被配置为耦合到地，因此互连结构200c的外部导电层230也被配置为耦合到地。当互连结构200c的外部导电层230被配置为耦合到地时，它有助于为通过互连结构200c行进的信号提供更好的隔离。
49.图2-图4和图6-图11图示了互连结构的内部互连210耦合到互连(例如，250、644、844、944)，而在内部互连210与互连部分604的互连和/或封装部分的互连之间不需要焊料互连。因此，在一些实施方式中，互连结构的内部互连210可以耦合到互连部分(例如，604)的互连和/或封装部分(例如，904)的互连，使得内部互连210和互连(例如，644、844)之间的接合没有焊料互连。注意，图6-图11的集成器件可以包括其他互连结构和/或柱互连，其他
互连结构和/或柱互连可以被配置为提供针对接地、电源和/或i/o信号的电路径。图6-图11的集成器件中的一个或多个集成器件可以是晶圆级封装(wlp)的集成器件的示例。
50.用于制造包括具有内部互连、介电层和外部导电层的互连结构的集成器件的示例性序列
51.在一些实施方式中，制造包括互连结构的集成器件包括若干过程。图12(包括图12a-图12f)图示了用于提供或制造包括互连结构的集成器件的示例性序列。在一些实施方式中，图12a-图12f的序列可以用于提供或制造图6的集成器件600和/或本公开中描述的其他集成器件。
52.应当注意，图12a-图12f的序列可以组合一个或多个阶段，以简化和/或阐明用于提供或制造包括互连结构的集成器件的序列。在一些实施方式中，过程的顺序可以被改变或修改。在一些实施方式中，过程中的一个或多个过程可以被代替或替换而不背离本公开的精神。
53.如图12a中所示，阶段1图示了在衬底形成之后的状态，其中提供或形成衬底620。不同的实施方式可以为衬底620提供不同的材料。在一些实施方式中，衬底620可以包括硅。
54.阶段2图示了在器件级形成之后的状态，其中器件级层形成在衬底620之上。器件级层可以包括多个器件级单元622。因此，阶段2可以图示在衬底620之上形成多个器件级单元22之后的状态。在一些实施方式中，可以使用前道(feol)过程来制造器件级层(例如，多个器件级单元622)。多个器件级单元可以包括逻辑单元和/或用于电路的晶体管。阶段2可以图示衬底部分602。
55.阶段3图示了在布线层形成之后的状态，其中形成了互连部分604。互连部分604可以包括多个互连640(和垫644)和至少一个介电层642。在一些实施方式中，可以使用后道(beol)过程来制造互连部分604。
56.如图12b中所示，阶段4图示了在介电层形成之后的状态，其中在互连部分604之上形成介电层660。可以使用层压过程来形成介电层660。介电层660可以是钝化层。
57.阶段5图示了在图案抗蚀剂形成和图案化形成之后的状态，其中在介电层660之上形成和蚀刻图案抗蚀剂层1110。
58.如图12c中所示，阶段6图示了内部互连和焊料互连形成之后的状态，其中内部互连210和焊料互连690被提供。在一些实施方式中，可以使用镀覆过程(例如，电镀)形成内部互连210。可以通过粘贴过程来提供焊料互连690。不同的实施方式可以不同地提供内部互连210和/或焊料互连690。
59.阶段7图示了在图案抗蚀剂去除之后的状态，其中图案抗蚀剂层1110被去除，留下耦合到垫(例如，644)的内部互连210。
60.如图12d中所示，阶段8图示了在介电层形成之后的状态，其中介电层1120被形成。可以使用层压过程来形成介电层1120。介电层1120可以包括光可蚀刻层或光敏介电层。
61.阶段9图示了在介电层图案化之后的状态，其中介电层1120被图案化以形成横向围绕内部互连210的介电层220。可以使用蚀刻过程(例如，光蚀刻过程)来图案化介电层1120，以在内部互连210周围形成介电层220。
62.如图12e中所示，阶段10图示了在导电层形成之后的状态，其中导电层1130(例如，金属)被布置在介电层660之上和介电层220周围。导电层1130可以是光敏层或光可蚀刻层。
导电层1130可以包括导电层和/或导电材料。
63.阶段11图示了在外部导电层图案化和形成之后的状态，其中导电层1130被蚀刻以形成围绕介电层220和内部互连210的外部导电层230。在一些实施方式中，可以使用蚀刻过程(例如，光蚀刻过程)来将导电层1130图案化成外部导电层230。
64.如图12f中所示，阶段12图示了在回流之后的状态，其中在焊料互连690上使用回流过程以将焊料互连690耦合到互连。焊料互连690可以耦合到垫(例如，衬底的垫、pcb的垫)。注意，阶段11和阶段12可以图示图6的集成器件600。
65.用于制造包括具有内部互连、介电层和外部导电层的互连结构的集成器件的示例性序列
66.在一些实施方式中，制造包括互连结构的集成器件包括若干过程。图13(包括图13a-图13e)图示了用于提供或制造包括互连结构的集成器件的示例性序列。在一些实施方式中，图13a-图13e的序列可以用于提供或制造图11的集成器件1100和/或本公开中描述的其他集成器件。
67.应当注意，图13a-图13e的序列可以组合一个或多个阶段，以简化和/或阐明用于提供或制造包括互连结构的集成器件的序列。在一些实施方式中，过程的顺序可以被改变或修改。在一些实施方式中，过程中的一个或多个过程可以被代替或替换而不背离本公开的精神。
68.如图13a中所示，阶段1图示了衬底、器件级和布线层形成之后的状态。阶段1还图示了已经形成介电层660之后的状态。在一些实施方式中，图13a的阶段1可以类似于并且表示上文所述的图12a-图12b的阶段1-阶段4。
69.阶段2图示了在介电层形成之后的状态，其中介电层1160形成在介电层660之上。可以使用层压过程来形成介电层1160。介电层1160可以是钝化层。
70.如图13b中所示，阶段3图示了在凸块下金属化(ubm)形成之后的状态，其中ubm 844形成在垫644之上。可以使用镀覆过程来形成ubm 844。然而，不同的实施方式可以不同地形成ubm 844。
71.阶段4图示了在介电层形成之后的状态，其中介电层1170形成在介电层1160之上。可以使用层压过程来形成介电层1170。介电层1170可以是钝化层。
72.如图13c中所示，阶段5图示了在内部互连和焊料互连形成之后的状态，其中内部互连210和焊料互连690被提供。在一些实施方式中，在介电层之上形成和蚀刻图案抗蚀剂层，并且形成内部互连和焊料互连。在一些实施方式中，可以使用镀覆过程(例如，电镀)形成内部互连210。可以通过粘贴过程来提供焊料互连690。不同的实施方式可以不同地提供内部互连210和/或焊料互连690。在提供内部互连210和焊料互连690之后，可以去除图案抗蚀剂层，留下耦合到ubm(例如，844)的内部互连210。图12b-图12c的阶段5-阶段7图示和描述了形成内部互连以及提供焊料互连的示例。
73.阶段6图示了在介电层形成之后的状态，其中介电层220围绕内部互连210形成。在一些实施方式中，介电层形成可以包括形成介电层1120，并且包括图案化介电层以形成介电层220。可以使用层压过程来形成介电层1120。介电层1120可以包括光可蚀刻或光敏介电层。图12d的阶段8-阶段9图示和描述了围绕内部互连形成介电层的示例。
74.如图13d中所示，阶段7图示了在外部导电层形成之后的状态，其中导电层(例如，
1130)被形成，然后被图案化以形成针对互连结构200(例如，200a、200c)的外部导电层230。阶段7图示了柱互连1010没有被介电层220或外部导电层230围绕。柱互连1010可以被配置为提供用于接地的电路径。外部导电层形成可以包括：在介电层(例如，660、1160、1170)之上并且围绕介电层220布置导电层(例如，1130)。导电层1130可以是光敏层或光可蚀刻层。导电层1130可以被图案化以形成外部导电层230。在一些实施方式中，可以使用蚀刻过程(例如，光蚀刻过程)来将导电层1130图案化成外部导电层230。图12d的阶段10-阶段11图示和描述了形成外部导电层的示例。
75.阶段8图示了在介电层之上形成互连之后的状态，其中互连1162(例如，封装互连)被形成，使得互连1162耦合到互连结构200c的外部导电层230，并且耦合到柱互连1010的内部互连210。互连1162可以被形成为使得互连1162耦合到ubm 1144。柱互连1010被配置为耦合到地。如此，互连结构200c的外部导电层230也可以被配置为耦合到地。可以使用镀覆过程来形成互连1162。
76.如图13e中所示，阶段9图示了在回流之后的状态，其中在焊料互连690上使用回流过程，以将焊料互连690耦合到互连。焊料互连690可以耦合到垫(例如，衬底的垫、pcb的垫)。注意，阶段8和阶段9可以图示图11的集成器件1100。
77.用于制造包括具有内部互连、介电层和外部导电层的互连结构的集成器件的方法的示例性流程图
78.在一些实施方式中，制造包括具有内部互连、介电层和外部导电层的互连结构的集成器件包括若干过程。图14图示了用于提供或制造包括内部互连、介电层和外部导电层的集成器件的方法1400的示例性流程图。在一些实施方式中，图14的方法1400可以用于提供或制造在公开中描述的图6的集成器件。然而，方法1400可以用于提供或制造本公开中描述的任何集成器件和/或封装件。
79.应当注意，图14的序列可以组合一个或多个过程，以简化和/或阐明用于提供或制造包括内部互连、介电层和外部导电层的集成器件的方法。在一些实施方式中，过程的顺序可以被改变或修改。
80.方法提供(在1405处)衬底，诸如衬底620。衬底可以包括硅。然而，衬底可以包括不同材料。
81.方法在衬底(例如，620)之上形成(在1410处)器件级层。形成器件级层可以包括形成多个器件级单元622。多个器件级单元可以包括作为电路的一部分的逻辑单元和/或晶体管。在一些实施方式中，可以使用前道(feol)过程来制造器件级层。
82.方法在器件级层和/或衬底之上形成(在1420处)互连部分(例如，604)。形成互连部分可以包括形成多个互连640(和垫644)和至少一个介电层642。在一些实施方式中，可以使用后端(beol)过程来制造互连部分604。方法还可以在互连部分604之上形成(在1420处)介电层(例如，660)。图12a-图12b的阶段3-阶段4图示了互连部分形成的示例。
83.方法在互连部分之上形成(在1425处)封装部分(例如，606、806、906、1006、1106)。形成封装部分可以包括形成介电层(例如，1160、1170)、ubm(例如，844、944)和互连(例如，1010、1062、1162)。可以使用层压和镀覆过程来形成封装部分。然而，不同的实施方式可以不同地形成封装部分。图13a-图13b的阶段2-阶段4图示了封装部分形成的示例。
84.方法在互连部分或封装部分之上形成(在1430处)互连结构(例如，200a-200h)。互
连结构(例如，200a-200h)可以被认为是封装部分的一部分，并且因此可以在形成封装部分时被形成。互连结构可以包括内部互连210、介电层220和外部导电层230。外部导电层230可以包括导电层。外部导电层230被配置为不与内部互连210电接触。外部导电层230可以被配置为用作针对内部互连210的屏蔽件(例如，emi屏蔽件)，从而对通过内部互连210行进的信号提供改善的隔离。外部导电层230可以被配置为耦合到地。焊料互连(例如，690)可以耦合到内部互连210。图13c-图13d的阶段5-阶段8图示了互连结构形成的示例。
85.包括具有内部互连、介电层和外部导电层的互连结构的示例性封装件
86.图15图示了包括互连结构的封装件1500，该互连结构具有内部互连210、介电层220和外部导电层230。封装件1500(例如，集成器件封装件)包括集成器件1502(例如，裸片)和衬底1504(例如，封装衬底)。集成器件1502通过多个焊料互连1520耦合到衬底1504。封装件1500还包括多个互连结构200(例如，200a-200c)，其中每个互连结构包括内部互连210、介电层220和外部导电层230。多个互连结构200耦合到衬底1504和板1506(例如pcb)。例如，互连结构200c耦合到衬底1504的互连1544(例如，垫)和板1506的互连1564。由于外部导电层230屏蔽和隔离通过内部互连210行进的信号，互连结构200a-200c的使用减少了通过互连行进的信号之间可能存在的串扰的量。外部导电层230可以被配置为针对通过内部互连210行进的信号提供emi屏蔽。
87.图16图示了包括具有内部互连210、介电层220和外部导电层230的互连结构的另一个封装件1600。封装件1600(例如，集成器件封装)类似于图15的封装件1500。封装件1600包括与封装件1500类似的组件。封装件1600包括衬底1504(例如，封装衬底)。衬底1504包括耦合到互连结构200b和互连结构200c的互连1644。
88.图17图示了包括具有内部互连210、介电层220和外部导电层230的互连结构的另一个封装件1700。封装件1700类似于图15的封装件1500。封装件1700包括与封装件1500类似的组件。封装件1700(例如，集成器件封装件)包括衬底1504(例如，封装衬底)。衬底1504包括介电层1760、互连1744、互连1762(例如，衬底互连)和互连1544。介电层1760可以是阻焊层。封装件1700还包括柱互连1710以及互连结构200a和200c。柱互连1710包括内部互连210和焊料互连1790。柱互连1710可以包括铜柱。板1506(例如pcb)包括互连1564和互连1764。
89.如图17中所示，互连结构200c耦合到衬底1504的互连1544，并且耦合到板1506的互连1564。类似地，柱互连1710耦合到衬底1504的互连1744，并且耦合到板1506的互连1764。柱互连1710被配置为提供用于接地的电路径。互连1762(例如，衬底互连)位于介电层1760之上。互连1762耦合到互连1764和/或柱互连1710的内部互连210。互连1762还耦合到互连结构200c的外部导电层230。因此，互连结构200c的外部导电层230间接耦合到柱互连1710的内部互连210。由于柱互连1710被配置为提供用于接地的电路径(例如，被配置为耦合到地)，因此互连结构200c的外部导电层230也被配置为提供用于接地的电路径(例如，被配置为耦合到地)。当互连结构200c的外部导电层230被配置为耦合到地时，它有助于为通过互连结构200c的内部互连210行进的信号提供更好的隔离。
90.注意，图15-图17的封装件可以包括其他互连结构和/或柱互连，其他互连结构和/或柱互连可以被配置为提供用于接地、供电和/或i/o信号的电路径。例如，在集成器件1502和衬底1504之间可以存在互连结构(例如，200)。
91.示例性电子器件
92.图18图示了可以与前述器件、集成器件、集成电路(ic)封装件、集成电路(ic)器件、半导体器件、集成电路、裸片、中介层、封装件、叠层封装(pop)、系统级封装(sip)或片上系统(soc)中的任一个集成的各种电子设备。例如，移动电话设备1802、膝上型计算机设备1804、固定位置终端设备1806、可穿戴式设备18018或机动交通工具1810可以包括如本文中描述的器件1800。器件1800可以是例如本文中描述的器件中的任何器件和/或集成电路(ic)封装件。图18中所示的器件1802、1804、1806和18018以及交通工具1810仅是示例性的。其他电子设备也可以以器件1800为特征，包括但不限于设备(例如，电子设备)组，该设备组包括移动设备、手持个人通信系统(pcs)单元、诸如个人数字助理的便携式数据单元、全球定位系统(gps)使能设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如，计量读取装备)、通信设备、智能手机、平板计算机、计算机、可穿戴式设备(例如、手表、眼镜)、物联网(iot)设备、服务器、路由器、在机动交通工具(例如，自动交通工具)中实现的电子设备，或存储或检索数据或计算机指令的任何其他设备，或其任何组合。
93.在图2-图11、图12a-图12f、图13a-图13e和/或图14-图18中图示的组件、过程、特征和/或功能中的一个或多个，可以被重新布置和/或组合成单个组件、过程、特征或功能，或者被实施在几个组件、过程或功能中。在不背离本公开的情况下，还可以添加附加的元件、组件、过程和/或功能。还应当注意，图2-图11、图12a-图12f、图13a-图13e和/或图14-图18及其在本公开中的对应描述不限于裸片和/或ic。在一些实施方式中，图2-图11、图12a-图12f、图13a-图13e和/或图14-图18及其对应描述可以用于制造、创建、提供和/或生产器件和/或集成器件。在一些实施方式中，器件可以包括裸片、集成器件、集成无源器件(ipd)、裸片封装件、集成电路(ic)器件、器件封装件、集成电路(ic)封装件、晶片、半导体器件、叠层封装(pop)器件、散热器件和/或中介层。
94.注意，本公开中的附图可以表示各种部件、组件、对象、设备、封装件、集成器件、集成电路和/或晶体管的实际表示和/或概念表示。在一些情况下，图可能不是按比例的。在一些情况下，为了清楚起见，可能未显示所有组件和/或部件。在一些情况下，图中各个部件和/或组件的定位、位置、尺寸和/或形状可以是示例性的。在一些实施方式中，图中的各种组件和/或部件可以是可选的。
95.词语“示例性”在本文中用于意指“用作示例、实例或说明”。在本文中描述为“示例性”的任何实施方式或方面不必被解释为比本公开的其他方面更优选或有利。同样，术语“方面”不要求本公开的所有方面包括所讨论的特征、优点或操作模式。本文中使用的术语“耦合”是指两个对象之间的直接或间接耦合。例如，如果对象a与对象b物理接触，并且对象b与对象c接触，则对象a和c仍可以被视为彼此耦合——即使它们没有直接物理接触。术语“包封”意指对象可以部分封装或完全封装另一个对象。还应当注意，如本技术中在一个组件位于另一组件之上的上下文中所使用的术语“之上”，可以用于意指在另一组件上和/或在另一组件中(例如，在组件的表面上或嵌入在组件中)的组件。因此，例如，在第二组件之上的第一组件可以意指(1)第一组件在第二组件之上，但不直接接触第二组件；(2)第一组件在第二组件(的表面)上；和/或(3)第一组件在(例如，嵌入在)第二组件中。本公开中使用的术语“大约
‘
值x
’”
或“近似值x”意指在
‘
值x’的10％以内。例如，大约1或近似1的值可以意指在0.9至1.1范围内的值。
96.在一些实施方式中，互连是器件或封装件的元件或组件，互连允许或促进两个点、元件和/或组件之间的电连接。在一些实施方式中，互连可以包括迹线、过孔、垫、柱、再分布金属层和/或凸块下金属化(ubm)层。互连可以包括一个或多个金属组件(例如，种子层 金属层)。在一些实施方式中，互连包括导电材料，该导电材料可以被配置为提供用于信号(例如，数据信号)、接地或供电的电路径。互连可以是电路的一部分。互连可以包括一个以上的元件或组件。互连可以由一个或多个互连定义。不同的实施方式可以使用相似或不同的过程来形成互连。在一些实施方式中，化学气相沉积(cvd)过程和/或物理气相沉积(pvd)过程用于形成互连。例如，可以使用溅射过程、喷涂和/或镀覆过程来形成互连。
97.此外，注意，本文中包含的各种公开可以被描述为过程，过程被描绘为流程图表、流程图、结构图或框图。尽管流程图可以将操作描述为顺序过程，但操作中的许多操作可以并行或并发执行。此外，可以重新布置操作的顺序。过程当其操作完成时终止。
98.在不背离本公开的情况下，可以在不同的系统中实现本文描述的本公开的各种特征。应当注意，本公开的前述方面仅是示例，不应当被解释为限制本公开。本公开的方面的描述旨在是说明性的，而非限制权利要求的范围。如此，本教导可以容易应用于其他类型的装置，并且许多备选、修改和变化对于本领域技术人员而言是明显的。