显示装置的制作方法

1.实施例涉及一种显示装置。更具体地，实施例涉及一种有机发光显示装置。


背景技术：

2.显示装置可以包括发射光以用于显示图像的多个像素。每个像素可以包括用于产生驱动电流的多个晶体管以及基于驱动电流发射光的发光元件。
3.每个像素的晶体管可以包括包含半导体材料的有源图案。当有源图案彼此电分离时，在制造或使用显示装置的过程中被引入的静电可能损坏有源图案。


技术实现要素：

4.实施例提供了一种具有改善的显示质量的显示装置。
5.根据实施例的显示装置包括：多个像素电路，限定各自在第一方向上延伸的多个像素电路行以及各自在与所述第一方向交叉的第二方向上延伸的多个像素电路列；多个有源图案，设置成分别对应于所述多个像素电路；水平二极管初始化电压线，传输二极管初始化电压并在所述第一方向上延伸；以及垂直二极管初始化电压线，在所述第二方向上延伸并连接到所述水平二极管初始化电压线。所述多个有源图案中的每一个包括施加有所述二极管初始化电压的第一二极管初始化有源区和第二二极管初始化有源区。与所述多个像素电路行中的一个相对应的所述多个有源图案中的第一有源图案彼此连接。所述第一二极管初始化有源区和所述第二二极管初始化有源区中的一个的第一端接触所述垂直二极管初始化电压线。
6.在实施例中，所述第一二极管初始化有源区和所述第二二极管初始化有源区中的另一个的第一端可以接触与所述水平二极管初始化电压线接触的连接图案。
7.在实施例中，所述第一二极管初始化有源区的第二端和所述第二二极管初始化有源区的第二端可以连接到发光二极管的阳极电极。
8.在实施例中，与所述多个像素电路列中的一个相对应的所述多个有源图案中的第二有源图案可以彼此分离。
9.在实施例中，第m像素电路列中的有源图案的第二二极管初始化有源区的第一端可以接触所述垂直二极管初始化电压线，其中m是大于零的自然数。所述第m像素电路列中的所述有源图案的第一二极管初始化有源区的第一端可以接触与所述水平二极管初始化电压线接触的第一连接图案。
10.在实施例中，第(m 1)像素电路列中的有源图案的第一二极管初始化有源区的第一端可以接触所述垂直二极管初始化电压线。
11.在实施例中，所述第(m 1)像素电路列中的所述有源图案的第二二极管初始化有源区的第一端可以接触与所述水平二极管初始化电压线接触的第二连接图案。
12.在实施例中，所述多个有源图案中的每一个可以进一步包括施加有驱动初始化电压的驱动初始化有源区。第n像素电路行第m像素电路列中的有源图案的第一二极管初始化
有源区和第二二极管初始化有源区可以被设置成在平面图中第(n 1)像素电路行第m像素电路列中的有源图案的驱动初始化有源区介于这二者之间，其中m和n是大于零的自然数。
13.在实施例中，所述显示装置可以进一步包括：多个初始化控制线，各自在所述第一方向上延伸并且被设置成对应于所述多个像素电路行中的对应像素电路行。在所述平面图中所述第(n 1)像素行中的初始化控制线可以与所述第(n 1)像素电路行所述第m像素电路列中的所述有源图案的所述驱动初始化有源区以及所述第n像素电路行所述第m像素电路列中的所述有源图案的所述第一二极管初始化有源区和所述第二二极管初始化有源区重叠。
14.在实施例中，所述第(n 1)像素电路行所述第m像素电路列中的所述有源图案的所述驱动初始化有源区可以相对于所述第n像素电路行所述第m像素电路列中的所述有源图案的所述第一二极管初始化有源区设置在所述第一方向上。所述第n像素电路行所述第m像素电路列中的所述有源图案的所述第二二极管初始化有源区可以相对于所述第(n 1)像素电路行所述第m像素电路列中的所述有源图案的所述驱动初始化有源区设置在所述第一方向上。
15.根据实施例的显示装置包括：第一像素电路；第二像素电路，相对于所述第一像素电路设置在第一方向上；第三像素电路，相对于所述第一像素电路设置在第二方向上，其中所述第二方向与所述第一方向交叉；第一有源图案至第三有源图案，设置成分别对应于所述第一像素电路至所述第三像素电路；水平二极管初始化电压线，传输二极管初始化电压并在所述第一方向上延伸；以及垂直二极管初始化电压线，在所述第二方向上延伸并连接到所述水平二极管初始化电压线。所述第一有源图案至所述第三有源图案中的每一个可以包括施加有所述二极管初始化电压的第一二极管初始化有源区和第二二极管初始化有源区。所述第一有源图案和所述第二有源图案彼此连接。所述第一二极管初始化有源区和所述第二二极管初始化有源区中的一个的第一端可以接触所述垂直二极管初始化电压线。
16.在实施例中，所述第一二极管初始化有源区和所述第二二极管初始化有源区中的另一个的第一端可以接触与所述水平二极管初始化电压线接触的连接图案。
17.在实施例中，所述第一二极管初始化有源区的第二端和所述第二二极管初始化有源区的第二端可以连接到发光二极管的阳极电极。
18.在实施例中，所述第一有源图案和所述第三有源图案可以彼此分离。
19.在实施例中，所述第一有源图案的所述第二二极管初始化有源区的第一端可以接触所述垂直二极管初始化电压线。所述第一有源图案的所述第一二极管初始化有源区的第一端可以接触与所述水平二极管初始化电压线接触的第一连接图案。
20.在实施例中，所述第二有源图案的所述第一二极管初始化有源区的第一端可以接触所述垂直二极管初始化电压线。
21.在实施例中，所述第二有源图案的所述第二二极管初始化有源区的第一端可以接触与所述水平二极管初始化电压线接触的第二连接图案。
22.在实施例中，所述第一有源图案至所述第三有源图案中的每一个可以进一步包括施加有驱动初始化电压的驱动初始化有源区。所述第一有源图案的所述第一二极管初始化有源区和所述第二二极管初始化有源区可以被设置成在平面图中所述第三有源图案的所述驱动初始化有源区介于这二者之间。
23.根据实施例的显示装置包括：第一像素电路；第二像素电路，相对于所述第一像素电路设置在第一方向上；以及第三像素电路，相对于所述第一像素电路设置在第二方向上，其中所述第二方向与所述第一方向交叉。所述第一像素电路至所述第三像素电路中的每一个可以包括：有源图案，包括施加有驱动初始化电压的驱动初始化有源区以及施加有与所述驱动初始化电压不同的二极管初始化电压的第一二极管初始化有源区和第二二极管初始化有源区；以及初始化控制线，设置在所述有源图案上并在所述第一方向上延伸。所述第一像素电路的所述有源图案的所述第一二极管初始化有源区和所述第二二极管初始化有源区可以被设置成在平面图中所述第三像素电路的所述有源图案的所述驱动初始化有源区介于这二者之间。
24.在实施例中，所述有源图案的所述驱动初始化有源区可以与所述初始化控制线一起形成驱动初始化晶体管。所述有源图案的所述第一二极管初始化有源区可以与所述初始化控制线一起形成第一二极管初始化晶体管。所述有源图案的所述第二二极管初始化有源区可以与所述初始化控制线一起形成第二二极管初始化晶体管。
25.在实施例中，所述第一像素电路至所述第三像素电路中的每一个可以进一步包括向发光二极管提供驱动电流的驱动晶体管。所述驱动初始化晶体管可以向所述驱动晶体管提供所述驱动初始化电压。
26.在实施例中，所述第一二极管初始化晶体管和所述第二二极管初始化晶体管中的每一个可以向所述发光二极管提供所述二极管初始化电压。
27.在根据实施例的所述显示装置中，尽管在制造或使用所述显示装置的过程中引入静电，但是设置在一个像素电路行中的所述有源图案可以彼此连接，使得所述静电可以被分散并且所述有源图案可以不被损坏。因此，可以改善所述显示装置的显示质量。
附图说明
28.从以下结合附图进行的详细描述将更清楚地理解说明性的、非限制性的实施例。
29.图1是示出根据实施例的显示装置的方框图。
30.图2是示出包含在图1中的显示装置中的像素的电路图。
31.图3是示出包含在图1中的显示装置中的像素电路的布局图。
32.图4是示出图3中的显示装置的有源层的平面图。
33.图5是示出图3中的显示装置的第一栅极层的平面图。
34.图6是示出图3中的显示装置的第二栅极层的平面图。
35.图7是示出图3中的显示装置的导电层的平面图。
36.图8是示出沿图3中的线i-i
′
截取的显示装置的截面图。
37.图9是示出根据实施例的电子装置的方框图。
38.图10是示出图9中的电子装置被实现为电视的示例的示图。
39.图11是示出图9中的电子装置被实现为智能电话的示例的示图。。
具体实施方式
40.将理解的是，当元件被称为“在”另一元件“上”时，它可以直接在另一元件上，或者可以在其之间存在居间元件。相比之下，当元件被称为“直接在”另一元件“上”时，不存在居
间元件。
41.将理解的是，尽管在这里可以使用术语“第一”、“第二”、“第三”等来描述各个元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因而，在不脱离这里的教导的情况下，可以将下面所讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”称为“第二元件”、“第二组件”、“第二区域”、“第二层”或“第二部分”。
42.这里所使用的术语仅出于描述特定实施例的目的而并非旨在进行限制。如这里所使用的，单数形式“一”、“一个”和“所述”旨在包括其包括“至少一个”的复数形式，除非上下文另有明确指示。“至少一个”不被解释为包含“一”或“一个”。“或”是指“和/或”。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任何组合和所有组合。将进一步理解的是，术语“包括(comprises)”和/或“包含(comprising)”或者“包括(includes)”和/或“包含(including)”当在本说明书中使用时指定存在所述特征、区、整数、步骤、操作、元件和/或组件，但不排除存在或增加一个或多个其它特征、区、整数、步骤、操作、元件和/或组件。
43.此外，在这里可以使用诸如“下”或“底部的”以及“上”或“顶部的”的相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，除了附图中描绘的方位之外，相对术语旨在涵盖装置的不同方位。例如，如果在一幅附图中装置被翻转，则描述为在其他元件“下”侧的元件随后将被定位为在其他元件“上”侧上。因此，根据附图的具体方位，示例性术语“下”可以涵盖“下”和“上”两种方位。类似地，如果在一幅附图中装置被翻转，则描述为在其他元件“下方”或“下面”的元件随后将被定位为在其他元件“上方”。因此，示例性术语“在
……
下方”或“在
……
下面”可以涵盖上方和下方两种方位。在下文中，将参考附图详细地说明根据实施例的显示装置。
44.图1是示出根据实施例的显示装置1000的方框图。
45.参考图1，显示装置1000可以包括显示器(显示单元或显示面板)10、扫描驱动器20、数据驱动器30、发射控制驱动器40、电源50以及控制器60。
46.显示器10可以包括多个像素px、多个扫描线sl1、sl2至sln、多个数据线dl1、dl2至dlm以及多个发射控制线em1、em2至emn。在这里，m和n是大于零的自然数。每个像素px可以包括像素电路pxc和发光二极管ld。像素电路pxc可以沿第一方向dr1以及与第一方向dr1交叉的第二方向dr2布置。例如，第一方向dr1可以是行方向，并且第二方向dr2可以是列方向。在这种情况下，像素电路pxc可以限定在第一方向dr1上延伸并沿第二方向dr2布置的多个像素电路行pr和在第二方向dr2上延伸并沿第一方向dr1布置的多个像素电路列pc。像素电路行pr可以是同一行中的一组像素电路pxc，并且像素电路列pc可以是同一列中的一组像素电路pxc。
47.扫描线sl1、sl2至sln可以在第一方向dr1上延伸，并且可以沿第二方向dr2布置。数据线dl1、dl2至dlm可以在第二方向dr2上延伸，并且可以沿第一方向dr1布置。发射控制线em1、em2至emn可以在第一方向dr1上延伸，并且可以沿第二方向dr2布置。
48.扫描驱动器20可以基于第一控制信号ctl1通过扫描线sl1至sln向像素px提供扫描信号。
49.数据驱动器30可以基于第二控制信号ctl2通过数据线dl1至dlm向像素px提供数
据信号。
50.发射控制驱动器40可以基于第三控制信号ctl3通过发射控制线em1至emn向像素px提供发射控制信号。
51.电源50可以基于第四控制信号ctl4向像素px提供诸如第一电源电压elvdd、第二电源电压elvss、驱动初始化电压vint1或二极管初始化电压vint2等的电压。在实施例中，第二电源电压elvss的电压电平可以低于第一电源电压elvdd的电压电平。在实施例中，驱动初始化电压vint1和二极管初始化电压vint2中的每一个可以具有在第一电源电压elvdd的电压电平与第二电源电压elvss的电压电平之间的电压电平。例如，驱动初始化电压vint1的电压电平可以高于二极管初始化电压vint2的电压电平。
52.控制器60可以控制扫描驱动器20、数据驱动器30、发射控制驱动器40以及电源50。控制器60可以向扫描驱动器20提供第一控制信号ctl1以控制扫描驱动器20。控制器60可以向数据驱动器30提供第二控制信号ctl2以控制数据驱动器30。控制器60可以向发射控制驱动器40提供第三控制信号ctl3以控制发射控制驱动器40。控制器60可以向电源50提供第四控制信号ctl4以控制电源50。
53.图2是示出包含在图1中的显示装置1000中的像素px的电路图。
54.参考图2，像素px可以包括像素电路pxc和发光二极管ld。像素电路pxc可以包括多个晶体管t1、t2、t3-1、t3-2、t4-1、t4-2、t5、t6、t7-1和t7-2以及存储电容器cst。晶体管t1、t2、t3-1、t3-2、t4-1、t4-2、t5、t6、t7-1和t7-2可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3-1和t3-2、第四晶体管t4-1和t4-2、第五晶体管t5、第六晶体管t6以及第七晶体管t7-1和t7-2。
55.第一晶体管t1可以经由第五晶体管t5电连接到供应第一电源电压elvdd的线并且经由第六晶体管t6电连接到发光二极管ld的第一电极，并且可以向发光二极管ld提供与数据信号data相对应的驱动电流。换句话说，第一晶体管t1可以是驱动晶体管。
56.第二晶体管t2可以连接在供应数据信号data的数据线与第一晶体管t1的第一电极之间，并且可以响应于扫描信号gw而将数据信号data传输到第一晶体管t1。换句话说，第二晶体管t2可以是开关晶体管。
57.第三晶体管t3-1和t3-2可以连接在第一晶体管t1的栅极电极与第一晶体管t1的第二电极之间，并且可以响应于扫描信号gw以二极管方式连接第一晶体管t1，从而补偿第一晶体管t1的阈值电压。换句话说，第三晶体管t3-1和t3-2可以是补偿晶体管。
58.在实施例中，第三晶体管t3-1和t3-2可以包括第一补偿晶体管t3-1和第二补偿晶体管t3-2。第一补偿晶体管t3-1和第二补偿晶体管t3-2可以彼此串联连接。换句话说，第一补偿晶体管t3-1的栅极电极和第二补偿晶体管t3-2的栅极电极可以彼此连接，并且第一补偿晶体管t3-1的第二电极和第二补偿晶体管t3-2的第一电极可以彼此连接。
59.第四晶体管t4-1和t4-2可以连接在供应驱动初始化电压vint1的线与第一晶体管t1的栅极电极之间，并且可以响应于第一初始化控制信号gi向第一晶体管t1的栅极电极提供驱动初始化电压vint1。换句话说，第四晶体管t4-1和t4-2可以是驱动初始化晶体管。
60.在实施例中，第四晶体管t4-1和t4-2可以包括第一驱动初始化晶体管t4-1和第二驱动初始化晶体管t4-2。第一驱动初始化晶体管t4-1和第二驱动初始化晶体管t4-2可以彼此串联连接。换句话说，第一驱动初始化晶体管t4-1的栅极电极和第二驱动初始化晶体管
t4-2的栅极电极可以彼此连接，并且第一驱动初始化晶体管t4-1的第二电极和第二驱动初始化晶体管t4-2的第一电极可以彼此连接。
61.第五晶体管t5可以连接在供应第一电源电压elvdd的线与第一晶体管t1的第一电极之间，并且第六晶体管t6可以连接在第一晶体管t1的第二电极与发光二极管ld的第一电极之间。第五晶体管t5和第六晶体管t6中的每一个可以响应于发射控制信号em向发光二极管ld的第一电极提供与数据信号data相对应的驱动电流。换句话说，第五晶体管t5和第六晶体管t6中的每一个可以是发射控制晶体管。
62.第七晶体管t7-1和t7-2可以连接在提供二极管初始化电压vint2的线与发光二极管ld的第一电极之间，并且可以响应于第二初始化控制信号gb向发光二极管ld的第一电极提供二极管初始化电压vint2。换句话说，第七晶体管t7-1和t7-2可以是二极管初始化晶体管。
63.第七晶体管t7-1和t7-2可以包括第一二极管初始化晶体管t7-1和第二二极管初始化晶体管t7-2。第一二极管初始化晶体管t7-1和第二二极管初始化晶体管t7-2可以彼此并联连接。换句话说，第一二极管初始化晶体管t7-1的栅极电极和第二二极管初始化晶体管t7-2的栅极电极可以彼此连接，第一二极管初始化晶体管t7-1的第一电极和第二二极管初始化晶体管t7-2的第一电极可以彼此连接，并且第一二极管初始化晶体管t7-1的第二电极和第二二极管初始化晶体管t7-2的第二电极可以彼此连接。
64.图3是示出包含在图1中的显示装置1000中的像素电路pxc的布局图。
65.参考图1和图3，像素电路pxc可以包括第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3。第二像素电路pxc2可以相对于第一像素电路pxc1设置在第一方向dr1上，并且第三像素电路pxc3可以相对于第一像素电路pxc1设置在第二方向dr2上。换句话说，当第一像素电路pxc1布置在第n像素电路行第m像素电路列中时，其中m和n是大于零的自然数，第二像素电路pxc2可以布置在第n像素电路行第(m 1)像素电路列中，并且第三像素电路pxc3可以布置在第(n 1)像素电路行第m像素电路列中。
66.第一像素电路pxc1、第二像素电路pxc2以及第三像素电路pxc3中的每一个可以包括晶体管t1、t2、t3-1、t3-2、t4-1、t4-2、t5、t6、t7-1和t7-2以及存储电容器cst。
67.图4是示出图3中的显示装置1000的有源层110的平面图。图5是示出图3中的显示装置1000的第一栅极层120的平面图。图6是示出图3中的显示装置1000的第二栅极层130的平面图。图7是示出图3中的显示装置1000的导电层140的平面图。图8是示出沿图3中的线i-i
′
截取的显示装置1000的截面图。
68.参考图3、图4、图5、图6、图7和图8，显示装置1000可以包括基底100、缓冲层101、有源层110、第一栅极绝缘层102、第一栅极层120、第二栅极绝缘层103、第二栅极层130、绝缘中间层104、导电层140、平坦化层105、第一电极150、像素限定层106、发射层160、第二电极170以及封装层180。
69.基底100可以由透明或不透明材料形成或者包括透明或不透明材料。例如，基底100可以包括石英基底、合成石英基底、氟化钙基底、掺氟石英基底、钠钙玻璃基底或无碱基底等。可选地，基底100可以包括柔性透明树脂基底。例如，透明树脂基底可以是聚酰亚胺基底。
70.缓冲层101可以设置在基底100上。缓冲层101可以防止金属原子或杂质从基底100
扩散到有源层110。此外，缓冲层101可以控制在用于形成有源层110的结晶工艺中的传热速率以便可以获得基本均匀的有源层110。
71.有源层110可以设置在缓冲层101上。在实施例中，有源层110可以包括多晶硅。在另一实施例中，有源层110可以包括氧化物半导体。例如，氧化物半导体可以包括铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)中的至少一种的氧化物。在实施例中，有源层110的一部分可以包括多晶硅，而有源层110的另一部分可以包括氧化物半导体。
72.有源层110(参见图4)可以包括多个有源图案act，并且有源图案act可以被设置成分别对应于像素电路pxc。例如，有源图案act可以包括第一有源图案至第三有源图案第一有源图案act1、第二有源图案act2和第三有源图案act3，并且第一有源图案至第三有源图案第一有源图案act1、第二有源图案act2和第三有源图案act3可以被设置成分别对应于第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3。
73.与一个像素电路行pr相对应的有源图案act可以彼此连接。例如，设置在第n像素电路行pr中的第一有源图案act1和第二有源图案act2可以彼此连接。
74.在实施例中，与一个像素电路列pc相对应的有源图案act可以彼此分离。例如，设置在第m像素电路列pc中的第一有源图案act1和第三有源图案act3可以彼此分离(即，可以不彼此直接连接)。
75.每个有源图案act可以包括有源区。每个有源区可以包括沟道区以及彼此间隔开且沟道区介于其间的源极区和漏极区。具体地，对于每个像素px来说，有源图案act可以包括驱动有源区、开关有源区、补偿有源区、驱动初始化有源区aa4、第一发射控制有源区、第二发射控制有源区以及第一二极管初始化有源区aa7-1和第二二极管初始化有源区aa7-2。
76.驱动有源区可以包括驱动沟道区ca1以及彼此间隔开且驱动沟道区ca1介于其间的驱动源极区和驱动漏极区。开关有源区可以包括开关沟道区ca2以及彼此间隔开且开关沟道区ca2介于其间的开关源极区和开关漏极区。补偿有源区可以包括补偿沟道区ca3以及彼此间隔开且补偿沟道区ca3介于其间的补偿源极区和补偿漏极区。驱动初始化有源区aa4可以包括驱动初始化沟道区ca4以及彼此间隔开且驱动初始化沟道区ca4介于其间的驱动初始化源极区sa4和驱动初始化漏极区da4。第一发射控制有源区可以包括第一发射控制沟道区ca5以及彼此间隔开且第一发射控制沟道区ca5介于其间的第一发射控制源极区和第一发射控制漏极区。第二发射控制有源区可以包括第二发射控制沟道区ca6以及彼此间隔开且第二发射控制沟道区ca6介于其间的第二发射控制源极区sa6和第二发射控制漏极区da6。第一二极管初始化有源区aa7-1可以包括第一二极管初始化沟道区ca7-1以及彼此间隔开且第一二极管初始化沟道区ca7-1介于其间的第一二极管初始化源极区sa7-1和第一二极管初始化漏极区da7-1。第二二极管初始化有源区aa7-2可以包括第二二极管初始化沟道区ca7-2以及彼此间隔开且第二二极管初始化沟道区ca7-2介于其间的第二二极管初始化源极区sa7-2和第二二极管初始化漏极区da7-2。
77.在实施例中，例如，第一二极管初始化源极区sa7-1可以位于第一二极管初始化有源区aa7-1的第一端上，并且第一二极管初始化漏极区da7-1可以位于第一二极管初始化有源区aa7-1的第二端上。第一二极管初始化有源区aa7-1的第二端可以与第一二极管初始化有源区aa7-1的第一端相对。第一二极管初始化源极区sa7-1可以与第一二极管初始化漏极
区da7-1相对。此外，第二二极管初始化源极区sa7-2可以位于第二二极管初始化有源区aa7-2的第一端上，并且第二二极管初始化漏极区da7-2可以位于第二二极管初始化有源区aa7-2的第二端上。第二二极管初始化有源区aa7-2的第二端可以与第一二极管初始化有源区aa7-2的第一端相对。第二二极管初始化源极区sa7-2可以与第二二极管初始化漏极区da7-2相对。
78.在实施例中，在平面图中，第n像素电路行pr第m像素电路列pc中的有源图案的第一二极管初始化有源区aa7-1和第二二极管初始化有源区aa7-2可以被设置成第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化有源区aa4介于其间。具体地，在平面图中，第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化沟道区ca4可以设置在第n像素电路行pr第m像素电路列pc中的有源图案的第一二极管初始化沟道区ca7-1与第二二极管初始化沟道区ca7-2之间。
79.在实施例中，第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化有源区aa4可以相对于第n像素电路行pr第m像素电路列pc中的有源图案的第一二极管初始化有源区aa7-1设置在第一方向dr1上，并且第n像素电路行pr第m像素电路列pc中的有源图案的第二二极管初始化有源区aa7-2可以相对于第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化有源区aa4设置在第一方向dr上。具体地，第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化沟道区ca4可以相对于第n像素电路行pr第m像素电路列pc中的有源图案的第一二极管初始化沟道区ca7-1设置在第一方向dr1上，并且第n像素电路行pr第m像素电路列pc中的有源图案的第二二极管初始化沟道区ca7-2可以相对于第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化沟道区ca4设置在第一方向dr1上。
80.在实施例中，例如，第一有源图案act1的第一二极管初始化有源区aa7-1和第二二极管初始化有源区aa7-2可以被设置成在平面图中第三有源图案act3的驱动初始化有源区aa4介于其间。此外，第三有源图案act3的驱动初始化有源区aa4可以相对于第一有源图案act1的第一二极管初始化有源区aa7-1设置在第一方向dr1上，并且第一有源图案act1的第二二极管初始化有源区aa7-2可以相对于第三有源图案act3的驱动初始化有源区aa4设置在第一方向dr1上。
81.在实施例中，第n像素电路行pr第(m 1)像素电路列pc中的有源图案的第一二极管初始化有源区aa7-1可以相对于第n像素电路行pr第m像素电路列pc中的有源图案的第二二极管初始化有源区aa7-2设置在第一方向dr1上。例如，第二有源图案act2的第一二极管初始化有源区aa7-1可以相对于第一有源图案act1的第二二极管初始化有源区aa7-2设置在第一方向dr1上。
82.在实施例中，每个有源图案act的第一二极管初始化漏极区da7-1和第二二极管初始化漏极区da7-2可以彼此连接。例如，第一有源图案act1的第一二极管初始化漏极区da7-1和第二二极管初始化漏极区da7-2可以共同地从第二发射控制沟道区ca6延伸，并且可以彼此连接。
83.在实施例中，第n像素电路行pr第m像素电路列pc中的有源图案的第二二极管初始化源极区sa7-2和第n像素电路行pr第(m 1)像素电路列pc中的有源图案的第一二极管初始化源极区sa7-1可以彼此连接。例如，第一有源图案act1的第二二极管初始化源极区sa7-2
和第二有源图案act2的第一二极管初始化源极区sa7-1可以彼此连接。
84.第一栅极绝缘层102可以设置在有源层110上。第一栅极绝缘层102可以覆盖缓冲层101上的有源层110，并且可以沿有源层110的轮廓具有基本上相同的厚度。第一栅极绝缘层102可以包括硅化合物或金属氧化物等。
85.第一栅极层120可以设置在第一栅极绝缘层102上。第一栅极层120可以包括多个扫描线121、多个第一初始化控制线122、多个发射控制线123、多个第二初始化控制线124以及多个第一存储电极125。扫描线121、第一初始化控制线122、发射控制线123、第二初始化控制线124以及第一存储电极125中的每一个可以设置成对应于一个像素电路行pr。第一栅极层120可以由金属、合金、金属氮化物、导电金属氧化物或透明导电材料等形成或者包括金属、合金、金属氮化物、导电金属氧化物或透明导电材料等。
86.扫描线121可以在第一方向dr1上延伸。图2中的扫描信号gw可以被施加到扫描线121。在平面图中，扫描线121可以与有源图案的开关沟道区ca2和补偿沟道区ca3重叠。开关有源区可以与扫描线121一起形成第二晶体管t2，并且补偿有源区可以与扫描线121一起形成第三晶体管t3-1和t3-2。
87.第一初始化控制线122可以在第一方向dr1上延伸。图2中的第一初始化控制信号gi可以被施加到第一初始化控制线122。例如，施加到第(n 1)像素电路行pr中的第一初始化控制线122的初始化控制信号可以是第(n 1)像素电路行pr中的第一初始化控制信号gi和第n像素电路行pr中的第二初始化控制信号gb。
88.在平面图中，第(n 1)像素电路行pr中的第一初始化控制线122可以与第(n 1)像素电路行pr第m像素电路列pc中的有源图案的驱动初始化沟道区ca4以及第n像素电路行pr第m像素电路列pc中的有源图案的第一二极管初始化沟道区ca7-1和第二二极管初始化沟道区ca7-2重叠。例如，连接到第一像素电路pxc1的第一初始化控制线122可以与第三有源图案act3的驱动初始化沟道区ca4以及第一有源图案act1的第一二极管初始化沟道区ca7-1和第二二极管初始化沟道区ca7-2重叠。驱动初始化有源区aa4可以与第一初始化控制线122一起形成第四晶体管t4-1和t4-2。
89.发射控制线123可以在第一方向dr1上延伸。图2中的发射控制信号em可以被施加到发射控制线123。在平面图中，发射控制线123可以与有源图案act的第一发射控制沟道区ca5和第二发射控制沟道区ca6重叠。第一发射控制有源区可以与发射控制线123一起形成第五晶体管t5，并且第二发射控制有源区可以与发射控制线123一起形成第六晶体管t6。
90.第二初始化控制线124可以在第一方向dr1上延伸。图2中的第二初始化控制信号gb可以被施加到第二初始化控制线124。例如，施加到第(n 1)像素电路行pr中的第二初始化控制线124的初始化控制信号可以是第(n 1)像素电路行pr中的第二初始化控制信号gb和第(n 2)像素电路行pr中的第一初始化控制信号gi。
91.在平面图中，第(n 1)像素电路行pr中的第二初始化控制线124可以与第(n 1)像素电路行pr第m像素电路列pc中的有源图案的第一二极管初始化沟道区ca7-1和第二二极管初始化沟道区ca7-2重叠。例如，连接到第三像素电路pxc3的第二初始化控制线124可以与第三有源图案act3的第一二极管初始化沟道区ca7-1和第二二极管初始化沟道区ca7-2重叠。第一二极管初始化有源区aa7-1可以与第二初始化控制线124一起形成第一二极管初始化晶体管t7-1，并且第二二极管初始化有源区aa7-2可以与第二初始化控制线124一起形
成第二二极管初始化晶体管t7-2。
92.第一存储电极125可以设置在扫描线121与发射控制线123之间。在平面图中，第一存储电极125可以与有源图案的驱动沟道区ca1重叠。驱动有源区可以与第一存储电极125一起形成第一晶体管t1。
93.第二栅极绝缘层103可以设置在第一栅极层120上。第二栅极绝缘层103可以覆盖第一栅极绝缘层102上的第一栅极层120，并且可以沿第一栅极层120的轮廓具有基本上相同的厚度。第二栅极绝缘层103可以包括硅化合物或金属氧化物等。
94.第二栅极层130可以设置在第二栅极绝缘层103上。第二栅极层130可以包括多个水平驱动初始化电压线131和134、多个水平二极管初始化电压线132和135以及多个第二存储电极133。水平驱动初始化电压线131和134、水平二极管初始化电压线132和135以及第二存储电极133中的每一个可以被设置成分别对应于像素电路行pr。例如，水平二极管初始化电压线132可以被设置成对应于第n像素电路行pr，水平驱动初始化电压线131和水平二极管初始化电压线135可以被设置成对应于第(n 1)像素电路行pr，并且水平驱动初始化电压线134可以被设置成对应于第(n 2)像素电路行pr。第二栅极层130可以由金属、合金、金属氮化物、导电金属氧化物或透明导电材料等形成或者包括金属、合金、金属氮化物、导电金属氧化物或透明导电材料等。
95.水平驱动初始化电压线131和134可以在第一方向dr1上延伸。图2中的驱动初始化电压vint1可以被施加到水平驱动初始化电压线131和134。
96.水平二极管初始化电压线132和135可以在第一方向dr1上延伸。图2中的二极管初始化电压vint2可以被施加到水平二极管初始化电压线132和135。
97.第二存储电极133可以在第一方向dr1上延伸。在平面图中，第二存储电极133可以与第一存储电极125重叠，并且可以与第一存储电极125一起形成存储电容器cst。
98.绝缘中间层104可以设置在第二栅极层130上。在实施例中，绝缘中间层104可以充分覆盖第二栅极绝缘层103上的第二栅极层130，并且可以具有基本上平坦的上表面而不会在第二栅极层130周围产生台阶。在另一实施例中，绝缘中间层104可以覆盖第二栅极绝缘层103上的第二栅极层130，并且可以沿第二栅极层130的轮廓具有基本上相同的厚度。绝缘中间层104可以由有机绝缘材料或无机绝缘材料形成或者包括有机绝缘材料或无机绝缘材料。
99.导电层140可以设置在绝缘中间层104上。导电层140可以包括多个数据线141、多个电源电压线142、多个垂直驱动初始化电压线143、多个垂直二极管初始化电压线144以及多个第一连接图案145、多个第二连接图案146，多个第三连接图案147和多个第四连接图案148。数据线141、电源电压线142、第三连接图案147以及第四连接图案148可以被设置成分别对应于像素电路列pc。垂直驱动初始化电压线143和第二连接图案146中的每一个可以被设置成对应于奇数编号的像素电路列pc和偶数编号的像素电路列pc中的一个，并且垂直二极管初始化电压线144和第一连接图案145中的每一个可以被设置成对应于奇数编号的像素电路列pc和偶数编号的像素电路列pc中的另一个。导电层140可以由金属、合金、金属氮化物、导电金属氧化物或透明导电材料等形成或者包括金属、合金、金属氮化物、导电金属氧化物或透明导电材料等。
100.数据线141可以在第二方向dr2上延伸。图2中的数据信号data可以被施加到数据
线141。数据线141可以电连接到有源层110。数据线141可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触有源层110。
101.电源电压线142可以在第二方向dr2上延伸。图2中的第一电源电压elvdd可以被施加到电源电压线142。电源电压线142可以电连接到有源层110和第二存储电极133。电源电压线142可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触有源层110，并且可以通过限定在绝缘中间层104中的接触孔来直接接触第二存储电极133。
102.垂直驱动初始化电压线143可以在第二方向dr2上延伸。驱动初始化电压vint1可被施加到垂直驱动初始化电压线143。垂直驱动初始化电压线143可以电连接到有源图案act和水平驱动初始化电压线131和134。垂直驱动初始化电压线143可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触第(m 1)像素电路列pc中的有源图案，并且可以通过限定在绝缘中间层104中的接触孔来直接接触水平驱动初始化电压线131和134。具体地，垂直驱动初始化电压线143可以直接接触第(m 1)像素电路列pc中的有源图案的驱动初始化源极区sa4。水平驱动初始化电压线131和134以及垂直驱动初始化电压线143可以形成传输驱动初始化电压vint1的驱动初始化电压线。
103.垂直二极管初始化电压线144可以在第二方向dr2上延伸。二极管初始化电压vint2可以被施加到垂直二极管初始化电压线144。垂直二极管初始化电压线144可以电连接到有源图案act和水平二极管初始化电压线132和135。垂直二极管初始化电压线144可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触第m像素电路列pc中的有源图案，并且可以通过限定在绝缘中间层104中的接触孔来直接接触水平二极管初始化电压线132和135。具体地，垂直二极管初始化电压线144可以直接接触第m像素电路列pc中的有源图案的第二二极管初始化源极区sa7-2。水平二极管初始化电压线132和135以及垂直二极管初始化电压线144可以形成传输二极管初始化电压vint2的二极管初始化电压线。
104.第一连接图案145可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触第m像素电路列pc中的有源图案，并且可以通过限定在绝缘中间层104中的接触孔来直接接触水平驱动初始化电压线131和134。具体地，第一连接图案145可以直接接触第m像素电路列pc中的有源图案的驱动初始化源极区sa4。
105.垂直驱动初始化电压线143可以直接接触第(m 1)像素电路列pc中的有源图案的驱动初始化源极区sa4，并且第一连接图案145可以直接接触第m像素电路列pc中的有源图案的驱动初始化源极区sa4，使得驱动初始化电压线可以电连接到每个有源图案act的驱动初始化源极区sa4。
106.第二连接图案146可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触第(m 1)像素电路列pc中的有源图案，并且可以通过限定在绝缘中间层104中的接触孔来直接接触水平二极管初始化电压线132和135。具体地，第二连接图案146可以直接接触第(m 1)像素电路列pc中的有源图案的第二二极管初始化源极区sa7-2。
107.垂直二极管初始化电压线144可以直接接触第m像素电路列pc中的有源图案的第二二极管初始化源极区sa7-2，第二连接图案146可以直接接触第(m 1)像素电路列pc中的
有源图案的第二二极管初始化源极区sa7-2，并且第m像素电路列pc中的有源图案的第二二极管初始化源极区sa7-2可以电连接到第(m 1)像素电路列pc中的有源图案的第一二极管初始化源极区sa7-1，使得二极管初始化电压线可以电连接到每个有源图案act的第一二极管初始化源极区sa7-1和第二二极管初始化源极区sa7-2。
108.在实施例中，第一有源图案act1的第二二极管初始化源极区sa7-2可以接触垂直二极管初始化电压线144，并且第一有源图案act1的第一二极管初始化源极区sa7-1可以接触与水平二极管初始化电压线132接触的第二连接图案(未示出)。此外，第二有源图案act2的第一二极管初始化源极区sa7-1可以接触垂直二极管初始化电压线144，并且第二有源图案act2的第二二极管初始化源极区sa7-2可以接触与水平二极管初始化电压线132接触的第二连接图案146。因此，二极管初始化电压vint2可以被共同地施加到第一有源图案act1的第一二极管初始化源极区sa7-1和第二二极管初始化源极区sa7-2以及第二有源图案act2的第一二极管初始化源极区sa7-1和第二二极管初始化源极区sa7-2。
109.第三连接图案147可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触有源层110，并且可以通过限定在绝缘中间层104和第二栅极绝缘层103中的接触孔来直接接触第一存储电极125。
110.第四连接图案148可以通过限定在绝缘中间层104、第二栅极绝缘层103以及第一栅极绝缘层102中的接触孔来直接接触有源层110。
111.平坦化层105可以设置在导电层140上。平坦化层105可以充分覆盖绝缘中间层104上的导电层140，并且可以具有基本上平坦的上表面而不在导电层140周围产生台阶。平坦化层105可以由诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷类树脂等的有机绝缘材料形成或者包括诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷类树脂等的有机绝缘材料。
112.第一电极150可以设置在平坦化层105上。第一电极150可以通过限定在平坦化层105中的接触孔来直接接触第四连接图案148。取决于显示装置1000如何发射光，第一电极150可以由反射材料或透射材料形成或者包括反射材料或透射材料。例如，第一电极150可以包括铝(al)、含铝(al)的合金、氮化铝(aln
x
)、银(g)、含银(ag)的合金、钨(w)、氮化钨(wn
x
)、铜(cu)、含铜(cu)的合金、镍(ni)、铬(cr)、氮化铬(crn
x
)、钼(mo)、含钼(mo)的合金、钛(ti)、氮化钛(tin
x
)、铂(pt)、钽(ta)、氮化钽(tan
x
)、钕(nd)、钪(sc)、氧化锌(zno
x
)、氧化铟锡(“ito”)、氧化锡(sno
x
)、氧化铟(ino
x
)、氧化镓(gao
x
)或氧化铟锌(“izo”)等。在实施例中，第一电极150可以形成为单层结构或者包括金属层、合金层、金属氮化物层、导电金属氧化物层和/或透明导电氧化物层的多层结构。
113.像素限定层106可以设置在第一电极150上。像素限定层106可以由有机绝缘材料或无机绝缘材料等形成或者包括有机绝缘材料或无机绝缘材料等。例如，像素限定层106可以由光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺树脂、丙烯酸树脂或硅酮化合物等形成或者包括光致抗蚀剂、聚丙烯酸树脂、聚酰亚胺树脂、丙烯酸树脂或硅酮化合物等。在实施例中，像素限定层106可以限定部分地暴露出第一电极150的开口。显示装置1000的发射区域和非发射区域可以通过像素限定层106的开口来限定。例如，发射区域可以对应于像素限定层106的开口所在的部分，并且非发射区域可以对应于像素限定层106的与所述开口相邻的部分。
114.发射层160可以设置在通过像素限定层106的开口暴露出的第一电极150上。此外，
发射层160可以在像素限定层106的开口的侧壁上延伸。在实施例中，发射层160可以具有包括有机发射层、空穴注入层、空穴传输层、电子传输层或电子注入层等的多层结构。
115.第二电极170可以设置在像素限定层106和发射层160上。取决于显示装置1000如何发射光，第二电极170可以由透射材料或反射材料形成或者包括透射材料或反射材料。例如，第二电极170可以包括铝(al)、含铝(al)的合金、氮化铝(aln
x
)、银(ag)、含银(ag)的合金、钨(w)、氮化钨(wn
x
)、铜(cu)、含铜(cu)的合金、镍(ni)、铬(cr)、氮化铬(crn
x
)、钼(mo)、含钼(mo)的合金、钛(ti)、氮化钛(tin
x
)、铂(pt)、钽(ta)、氮化钽(tan
x
)、钕(nd)、钪(sc)、氧化锌(zno
x
)、氧化铟锡(“ito”)、氧化锡(sno
x
)、氧化铟(ino
x
)、氧化镓(gao
x
)或氧化铟锌(“izo”)等。在实施例中，第二电极170可以形成为单层结构或者包括金属层、合金层、金属氮化物层、导电金属氧化物层和/或透明导电氧化物层的多层结构。
116.第一电极150、发射层160以及第二电极170可以形成发光二极管ld。在实施例中，第一电极150可以是发光二极管ld的阳极电极，并且第二电极170可以是发光二极管ld的阴极电极。
117.封装层180可以设置在第二电极170上。封装层180可以防止外部湿气和氧气的渗透。封装层180可以包括至少一个无机封装层和至少一个有机封装层。至少一个无机封装层和至少一个有机封装层可以彼此交替堆叠。
118.在实施例中，封装层180可以包括第一无机封装层、有机封装层以及第二无机封装层。第一无机封装层、有机封装层以及第二无机封装层可以顺序地堆叠在第二电极170上。
119.在本发明中，根据本发明的封装层180的元件不局限于上述实施例，并且在另一实施例中，封装层180可以包括能够保护发光二极管ld的另一元件。例如，封装层180可以形成为包括玻璃或塑料以保护发光二极管ld的基底类型。
120.在根据实施例的显示装置中，设置在一个像素电路行pr中的有源图案act(例如设置在第n像素电路行pr中的第一有源图案act1和第二有源图案act2)可以彼此连接，使得尽管在制造或使用显示装置1000的过程中引入了静电，但是静电可以被分散并且有源图案act可以不被损坏。因此，可以改善显示装置的显示质量。
121.图9是示出根据实施例的电子装置500的方框图。图10是示出图9中的电子装置500被实现为电视的示例的示图。图11是示出图9中的电子装置500被实现为智能电话的示例的示图。
122.参考图9、图10和图11，电子装置500可以包括处理器510、存储器装置520、存储装置530、输入/输出(“i/o”)装置540、电源550以及显示装置560。在这里，显示装置560可以对应于参考图1至图8描述的显示装置1000。电子装置500可以进一步包括用于与视频卡、声卡、存储卡、通用串行总线(“usb”)装置等进行通信的多个端口。在实施例中，如图10中所示，电子装置500可以被实现为电视。在另一实施例中，如图11中所示，电子装置500可以被实现为智能电话。然而，根据本发明的电子装置500不局限于此。在另一实施例中，电子装置500可以被实现为例如蜂窝电话、视频电话、智能平板计算机、智能手表、平板个人计算机(“pc”)、汽车导航系统、计算机显示器、膝上型计算机、头置式(例如头戴式)显示器(“hmd”)等。
123.处理器510可以执行各种计算功能。在实施例中，处理器510可以是例如微处理器、中央处理单元(“cpu”)、应用处理器(“ap”)等。在实施例中，处理器510可以例如经由地址总
线、控制总线、数据总线等耦接到其它组件。此外，处理器510可以耦接到诸如外围组件互连(“pci”)总线的扩展总线。
124.存储器装置520可以存储用于电子装置500的操作的数据。在实施例中，例如，存储器装置520可以包括诸如可擦除可编程只读存储器(“eprom”)装置、电可擦除可编程只读存储器(“eeprom”)装置、闪存装置、相变随机存取存储器(“pram”)装置，电阻随机存取存储器(“rram”)装置、纳米浮栅存储器(“nfgm”)装置、聚合物随机存取存储器(“poram”)装置、磁性随机存取存储器(“mram”)装置、铁电随机存取存储器(“fram”)装置等的至少一种非易失性存储器装置和/或诸如动态随机存取存储器(“dram”)装置、静态随机存取存储器(“sram”)装置、移动dram设备等的至少一种易失性存储器装置。
125.在实施例中，例如，存储装置530可以包括固态驱动器(“ssd”)装置、硬盘驱动器(“hdd”)装置、cd-rom装置等。在实施例中，i/o装置540可以包括诸如键盘、小型键盘、鼠标装置、触摸板、触摸屏等的输入装置以及诸如打印机、扬声器等的输出装置。
126.电源550可以为电子装置500的操作提供电力。显示装置560可以经由总线或其它通信链路耦接到其它组件。在实施例中，显示装置560可以被包括在i/o装置540中。
127.根据实施例的显示装置可以应用于被包括在计算机、笔记本计算机、移动电话、智能电话、智能平板计算机、pmp、pda或mp3播放器等中的显示装置。
128.尽管已经参考附图描述了根据实施例的显示装置，但是所示的实施例是示例，并且可以在不脱离在以下权利范围中所描述的技术精神的情况下由相关技术领域的普通技术人员做出修改和变化。