半导体器件及其形成方法与流程

1.本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其形成方法。


背景技术：

2.对于硅基的半导体器件(例如光电器件)而言，硅的表面反射率很高，如果对硅表面不进行任何处理，那么它对可见光的反射率可达40％以上，且对近红外光的反射率高达60％以上。晶体硅对光如此高的反射率，以至于采用晶体硅制备的相关光电器件的量子效率非常不理想，最终严重制约其光电产品的应用领域和使用性能。
3.光电类芯片应用的原理是材料对光的吸收。然而材料对光的吸收是有条件的。只有光波具有的能量大于禁带宽度，材料才能吸收光。从可见光到近红外光，晶体硅对光子的吸收效率是逐渐下降的，随着光波从可见光到近红外，硅对光子的吸收问题将变得越来越突出，且必须引起工程技术人员的关注和重视。通过增加硅的厚度可以提高材料对光子的吸收效率，但是硅厚度的增加将给半导体工艺带来非常巨大的挑战，其性价比不高。
4.人们常常在硅表面制备各种“绒面”结构，如金字塔阵列，这些结构可增加光在si表面的反射次数，从而来增强硅表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。这样制备出来的硅表面一般为黑色，通常称之为“黑硅”。
5.目前制备黑硅的方法，存在着较难进一步缩小关键尺寸(cd)，暗电流较大以及量子效率还有待提高等一些问题。


技术实现要素：

6.本发明的目的在于提供一种半导体器件及其形成方法，提高了半导体器件对光的吸收和转化效率，进一步缩小关键尺寸，有效地改善暗电流。
7.本发明提供一种半导体器件的形成方法，包括：
8.提供基底，所述基底的边缘设置有定位凹槽，所述基底的中心与所述定位凹槽的连线为基准方向，所述基底表面内围绕所述中心周期性分布有属于不同晶向族的第一晶向和第二晶向，所述基准方向平行于所述第一晶向或所述第二晶向；
9.在所述基底的表面形成图形化的掩膜层；所述图形化的掩膜层上的图案沿平行于所述第一晶向分布；
10.利用所述图形化的掩模层作为掩模对所述基底的表面进行湿法刻蚀，形成多个沟槽，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小。
11.进一步的，所述基底的表面为(100)晶面，所述第一晶向为《110》晶向族中的一个晶向，所述第二晶向为《100》晶向族中的一个晶向，所述(100)晶面内包括《110》晶向族中相互垂直的晶向一和晶向二。
12.进一步的，所述图形化的掩模层包括沿平行于所述晶向一间隔设置的第一组条形图案，和/或沿平行于所述晶向二间隔设置的第二组条形图案。
13.进一步的，所述图形化的硬掩模层包括：所述第一组条形图案和所述第二组条形图案，且在所述第一组条形图案两侧设置所述第二组条形图案；或者在所述第二组条形图案两侧设置所述第一组条形图案。
14.进一步的，所述图形化的硬掩模层中所述第一组条形图案和所述第二组条形图案交叉呈网格状图案。
15.进一步的，所述图形化的硬掩模层包括第一矩形环图案和设置在所述第一矩形环图案中的第二矩形环图案，所述第一矩形图案、所述第二矩形环图案的相邻的两边分别平行于所述晶向一和所述晶向二。
16.进一步的，所述湿法刻蚀采用tmah、氨水、koh和naoh溶液中的至少一种。
17.进一步的，所述沟槽呈倒四棱锥、倒四棱台或v型槽中的至少一种。
18.进一步的，所述倒四棱锥的侧面为{111}晶面族，表面开口为(100)晶面；或者所述倒四棱台的侧面为{111}晶面族，表面开口为(100)晶面。
19.进一步的，在所述基底的表面形成图形化的掩膜层具体包括：
20.在所述基底的表面依次形成硬掩模层和光阻层；对所述光阻层进行曝光并显影，利用图形化的光阻层作为掩模刻蚀所述硬掩模层，使所述硬掩模层图形化。
21.进一步的，还包括：
22.去除所述图形化的硬掩模层；以及
23.形成填充层，所述填充层填充所述沟槽。
24.本发明还提供一种半导体器件，包括：
25.基底，所述基底的边缘设置有定位凹槽，所述基底的中心与所述定位凹槽的连线为基准方向，所述基底表面内围绕中心周期性分布有属于不同晶向族的第一晶向和第二晶向，所述基准方向平行于所述第一晶向或所述第二晶向；
26.所述基底的表面形成有多个沟槽，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小。
27.进一步的，所述沟槽采用上述半导体器件的形成方法制作而成。
28.与现有技术相比，本发明具有如下有益效果：
29.本发明提供了一种半导体器件及其形成方法。本发明基底的基准方向平行于第一晶向或第二晶向，图形化的掩模层沿第一晶向分布；对于notch不同晶向的基底，通过图形化的掩模层匹配设计，利用所述图形化的掩模层作为掩模对所述基底的表面进行湿法刻蚀工艺相结合，形成多个沟槽，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小，提高了半导体器件对光的吸收和转化效率。本发明可进一步缩小关键尺寸(cd)，增加了设计的自由度。湿法刻蚀形成多个沟槽，避免了干法刻蚀损伤沟槽侧壁导致的暗电流增加，有效地改善暗电流。
附图说明
30.图1为本发明实施例一种半导体器件的形成方法流程示意图。
31.图2为本发明实施例半导体器件的形成方法图形化光阻层后的示意图；
32.图3为本发明实施例半导体器件的形成方法刻蚀硬掩模层后的示意图；
33.图4为本发明实施例半导体器件的形成方法湿法刻蚀形成沟槽后的示意图；
34.图5为常用晶面示意图；
35.图6为常用晶向示意图；
36.图7a为本发明第一实施例半导体器件基底notch为《100》晶向示意图；
37.图7b至图7e为第一实施例中不同示例的单个芯片示意图。
38.图8a为本发明第二实施例半导体器件基底notch为《110》晶向示意图；
39.图8b至图8f为第二实施例中不同示例的单个芯片示意图。
40.图9为本发明实施例半导体器件的形成方法去除硬掩膜层后的示意图；
41.图10为本发明实施例半导体器件的形成方法形成填充层后的示意图。
具体实施方式
42.如背景技术所述，目前制备黑硅的方法，存在着较难进一步缩小关键尺寸，暗电流较大以及量子效率还有待提高等一些问题。
43.具体的，在硅表面制制备“绒面”结构，例如制备密集分布的沟槽(上大下小)时，通常仅采用光阻作掩膜，光阻图形化能力有限，不能进一步缩小关键尺寸(cd)，限制了设计的自由度。采用干法刻蚀工艺形成沟槽时，因干法刻蚀较强轰击力，所以需要更厚的光阻层作掩膜，光阻层厚度增大的同时干法刻蚀过程中相应产生更多的一些不期望的副产物，同时干法刻蚀对形成于硅中的沟槽的侧壁有损伤，会导致暗电流增加；而且干法刻蚀形成的沟槽的侧壁与平行于硅表面的平面形成的夹角通常为70
°
～85
°
左右，不是量子效率最大化的期望角度54.7
°
，量子效率还有待提高。
44.基于上述研究，本发明实施例提供了一种半导体器件及其形成方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
45.为了便于描述，本技术一些实施例可以使用诸如“在
…
上方”、“在
…
之下”、“顶部”、“下方”等空间相对术语，以描述如实施例各附图所示的一个元件或部件与另一个(或另一些)元件或部件之间的关系。应当理解的是，除了附图中描述的方位之外，空间相对术语还旨在包括装置在使用或操作中的不同方位。例如若附图中的装置被翻转，则被描述为在其它元件或部件“下方”或“之下”的元件或部件，随后将被定位为在其它元件或部件“上方”或“之上”。下文中的术语“第一”、“第二”、等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。
46.本发明实施例提供了一种半导体器件的形成方法，如图1所示，包括：
47.提供基底，所述基底的边缘设置有定位凹槽，所述基底的中心与所述定位凹槽的连线为基准方向，所述基底表面内围绕所述中心周期性分布有属于不同晶向族的第一晶向和第二晶向，所述基准方向平行于所述第一晶向或所述第二晶向；
48.在所述基底的表面形成图形化的掩膜层，所述图形化的掩膜层上的图案沿所述第一晶向分布；
49.利用所述图形化的掩模层作为掩模对所述基底的表面进行湿法刻蚀，形成多个沟槽，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小。
50.下面结合图2至图10介绍本发明实施例的半导体器件的形成方法的各步骤。
51.如图2和图3所示，提供基底10，在所述基底10上依次形成硬掩模层20和光阻层30。半导体器件通常基于硅晶圆制造，可用的基底材料还可以包括锗、锗化硅、碳化硅、砷化镓、镓化铟或其它ⅲ、
ⅴ
族化合物等。基底还可以是绝缘体上硅(soi)基底等，也可以根据设计需求在基底中注入一定的掺杂离子以改变电学参数，例如具有n型掺杂。所述基底可以形成有外延层，此时基底的表面即指的是外延层的上表面。硬掩模层20例如包括氮化硅膜、硼硅酸盐玻璃(bsg)膜和teos(正硅酸乙酯)膜中的至少一种。硬掩模层20可通过化学气相沉积(cvd)工艺生长。硬掩模层20具有较高的台阶覆盖性，对化学溶液也具有较高的刻蚀阻抗。对所述光阻层30进行曝光并显影，利用图形化的光阻层30作为掩模刻蚀硬掩模层20，使所述硬掩模层20图形化；图形化的硬掩模层20上的图案沿第一晶向分布。如图4所示，利用所述图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽v。
52.图7a为本发明第一实施例半导体器件基底notch为《100》晶向示意图；
53.图7b为对应图7a中单个芯片示意图。如图7a和图7b所示，在第一示例中，基底10为(100)晶面，所述基底10的边缘设置有定位凹槽(notch)，所述基底10的中心o与所述定位凹槽的连线op0为notch对应的基准方向，所述基准方向为(100)晶面内的《100》晶向族中的一个晶向，例如[001]晶向，划片线沿《100》晶向族中相互垂直的两个晶向设置，则单个芯片s划片线的边沿平行于《100》晶向族中的晶向切割。所述基底10表面内围绕中心o周期性分布有属于不同晶向族的第一晶向《110》晶向和第二晶向《100》晶向。本文中，(100)晶面代表{100}晶面族中的一个晶面，{100}晶面族包括晶面(100)、晶面(010)和晶面(001)。[110]晶向代表《110》晶向族中的一个晶向，[100]晶向代表《100》晶向族中的一个晶向。依照晶圆的半径方向，在同一晶面内，沿圆周每隔90度出现一次《110》晶向族中的一个晶向，沿圆周每隔90度出现一次《100》晶向族中的一个晶向，《110》族中的一个晶向以顺时针或者逆时针旋转45度则为《100》晶向族中的一个晶向。
[0054]
本示例中，notch对应的基准方向为(100)晶面内的第二晶向《100》晶向族中的一个晶向。图5为常用晶面示意图，图6为常用晶向示意图；如图5和图6所示，按常规理解，(100)晶面(abfe平面)与[100]晶向(oe)垂直，[100]晶向不在(100)晶面内。本文中，(100)晶面按行业惯例代表{100}晶面族中的一个晶面，具体例如为(001)晶面(abcd平面)，在(001)晶面(abcd平面)内有《100》晶向族中的一个[100]晶向(da)。
[0055]
继续参照图7a和图7b所示，op3和op5为所述(100)晶面内《110》晶向族中相互垂直的晶向一和晶向二。
[0056]
在第一示例中，所述图形化的硬掩模层20包括：沿平行于晶向一(例如op3)间隔设置的第一组条形图案211，和/或沿平行于所述晶向二(例如op5)间隔设置的第二组条形图案212。示例性的，在所述第一组条形图案211两侧沿平行于op5设置的第二组条形图案212；或者，沿平行于op5间隔设置第二组条形图案，且在所述第二组条形图案两侧沿平行于op3间隔设置第一组条形图案。以该示例的图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽v，在垂直于基底的截面上，沟槽v呈倒三角形，所述沟槽的截面宽度从基底表面到基底内部逐渐减小。如此一来，根据斯涅耳定律，垂直于基底的入射光线照射至所述沟槽侧面上，经折射进入基底，接着在基底内部发生全反射。扩展了硅片内的光路长度，有效光程长度随着在基底中延长，增加了光的吸收效率。增加了光在基底内部的反
射次数，从而来增强基底表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。
[0057]
在第二示例中，所述图形化的硬掩模层(未示出)包括沿平行于op3平行设置的间隔的条形图案，或者沿op5平行设置的间隔的条形图案。本示例中在基底10整个表面内形成沿《110》晶向族中的晶向平行间隔的v形沟槽，同样提高器件对光的吸收和转化效率。
[0058]
继续参照图7a和图7c所示，在第三示例中，所述图形化的硬掩模层20呈网格状图案，由沿所述晶向一(例如op3)延伸的平行线条图案213和沿所述晶向二(例如op5)延伸的平行线条图案214交叉形成所述网格。以该示例的图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽v。多个沟槽v密集分布，形成绒面结构。这种结构也称之为单元区深沟槽隔离(cdti，cell deep trench isolation)，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小。在垂直于所述基底的截面上，所述沟槽的截面形状为倒梯形或倒三角形；示例性的，俯视方向看，所述沟槽呈倒四棱锥(倒金字塔)形状或倒四棱台形状。所述倒四棱锥的侧面为{111}晶面族，表面开口为(100)晶面；或者所述倒四棱台的侧面为{111}晶面族，表面开口为(100)晶面。俯视看，多个沟槽呈倒四棱锥(倒金字塔)阵列或倒四棱台阵列，本示例形成的cdti沟槽阵列增加了光在基底内部的反射次数，从而来增强基底表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。
[0059]
继续参照图7a、图7d(第四示例)和图7e(第五示例)所示，在第四示例和第五示例中，所述图形化的硬掩模层20包括第一矩形环图案和设置在所述第一矩形环图案中的第二矩形环图案，所述第一矩形图案、所述第二矩形环图案的相邻的两边均沿《110》晶向族中相互垂直的晶向设置。具体的，例如第一矩形图案的相邻的两边(例如215和216)分别平行于所述晶向一(例如op3)和所述晶向二(例如op5)。所述第二矩形环图案的相邻的两边(例如217和218)也分别平行于所述晶向一(例如op3)和所述晶向二(例如op5)。第四示例中，第一矩形环图案和第二矩形环图案的四条边相邻处可以断开(如图7d所示)；第五示例中，第一矩形环图案和第二矩形环图案的四条边相邻处也可以连接(如图7e所示)。以该示例的图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽。具体的，俯视方向看，第二矩形环图案内的沟槽呈倒四棱锥(倒金字塔)形状或倒四棱台形状。第一矩形环图案和第二矩形环图案之间形成平行矩形边的v形沟槽。例如第一矩形图案的边215与第二矩形环图案的边217之间形成沿平行于晶向一(例如op3)延伸的v形沟槽。第一矩形图案的边216与第二矩形环图案的边218之间形成沿平行于晶向二(例如op5)延伸的v形沟槽。本示例形成的沟槽形状为倒四棱锥形状与v形沟槽，或者倒四棱台形状与v形沟槽。本示例形成的沟槽增加了光在基底内部的反射次数，从而来增强基底表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。
[0060]
图7a至图7e示出了本发明第一实施例的各种不同示例，第一实施例中所述基准(notch)方向平行于《100》晶向族中的一个晶向，划片线可沿《100》晶向族中相互垂直的两个晶向设置，亦即单个芯片的边可沿《100》晶向族中相互垂直的两个晶向设置，本实施例中，图形化的硬掩模层中的条形图案的其中一条边与单个芯片划片线的一条边可成45
°
夹角。
[0061]
图8a为本发明第二实施例半导体器件基底notch为《110》族中的一个晶向示意图；
图8b为对应图8a中单个芯片示意图。如图8a所示，基底10为(100)晶面，单个芯片划片线可沿《110》晶向族中相互垂直的两个晶向设置，则单个芯片t划片线的边沿平行《110》晶向族中的晶向切割。所述基底10的边缘设置有定位凹槽(notch)，所述基底10的中心o与所述定位凹槽的连线ob0为notch对应的基准方向，所述基准方向为(100)晶面内的《110》晶向族中的一个晶向。所述基底10表面内围绕中心o周期性分布有属于不同晶向族的第一晶向《110》晶向和第二晶向《100》晶向。依照晶圆的半径方向，在同一晶面内，沿圆周每隔90度出现一次《110》晶向族中的一个晶向，沿圆周每隔90度出现一次《100》晶向族中的一个晶向，《110》晶向族中的一个晶向以顺时针或者逆时针旋转45度则为《100》族中的一个晶向。
[0062]
ob2和ob4为所述(100)晶面内《110》晶向族中相互垂直的晶向一和晶向二。
[0063]
如图8a和图8b所示，在第一示例中，所述图形化的硬掩模层包括沿晶向一(例如ob4)平行设置的间隔的条形图案220，或者沿所述晶向二(例如ob2)平行设置的间隔的条形图案。本示例中在基底10整个表面内形成沿《110》晶向族中的一个晶向平行间隔的v形沟槽，提高器件对光的吸收和转化效率。
[0064]
如图8a和图8c所示，在第二示例中，所述图形化的硬掩模层20包括：沿所述晶向一(例如ob4)平行设置的间隔的第一组条形图案221，且在所述第一组条形图案221两侧沿所述晶向二(例如ob2)设置的条形图案222；或者，沿所述晶向二平行设置的间隔的第二组条形图案，且在所述第二组条形图案两侧沿所述晶向一设置的条形图案。以该示例的图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽v。沟槽v沿晶向一(例如ob4)延伸，在沿晶向二(例如ob2)且垂直于基底的截面上，沟槽v呈倒三角形，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小。增加了光的吸收效率。增加了光在基底内部的反射次数，从而来增强基底表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。
[0065]
如图8a和图8d所示，在第三示例中，所述图形化的硬掩模层20呈网格状图案，由沿所述晶向一(例如ob4)延伸的平行线条图案223和沿所述晶向二(例如ob2)延伸的平行线条图案224交叉形成所述网格。以该示例的图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽v。多个沟槽v密集分布，形成绒面结构。这种结构也称之为单元区深沟槽隔离(cdti，cell deep trench isolation)，在垂直于所述基底的截面上，所述沟槽的截面宽度从顶部到底部逐渐减小。在垂直于所述基底的截面上，所述沟槽的截面形状为倒梯形或倒三角形；示例性的，俯视方向看，所述沟槽呈倒四棱锥(倒金字塔)形状或倒四棱台形状。所述倒四棱锥的侧面为{111}晶面族，表面开口为(100)晶面；或者所述倒四棱台的侧面为{111}晶面族，表面开口为(100)晶面。俯视看，多个沟槽呈倒四棱锥(倒金字塔)阵列或倒四棱台阵列。
[0066]
本示例形成的cdti沟槽阵列增加了光在基底内部的反射次数，从而来增强基底表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。
[0067]
如图8a、图8e(第四示例)和图8f(第五示例)所示，在第四示例和第五示例中，所述图形化的硬掩模层20包括第一矩形环图案和设置在所述第一矩形环图案中的第二矩形环图案，所述第一矩形图案、所述第二矩形环图案的相邻的两边分别平行于所述晶向一(例如ob4)和所述晶向二(例如ob2)。具体的，例如第一矩形图案的相邻的两边(例如225和226)分别平行于所述晶向一(例如ob4)和所述晶向二(例如ob2)。所述第二矩形环图案的相邻的两
边(例如227和228)也分别平行于所述晶向一(例如ob4)和所述晶向二(例如ob2)。第四示例中，第一矩形环图案和第二矩形环图案的四条边相邻处可以断开(如图8e所示)；第五示例中，第一矩形环图案和第二矩形环图案的四条边相邻处也可以连接(如图8f所示)。以该示例的图形化的硬掩模层20作为掩模对所述基底10的表面进行湿法刻蚀，形成多个沟槽。具体的，俯视方向看，第二矩形环图案内的沟槽呈倒四棱锥(倒金字塔)形状或倒四棱台形状。第一矩形环图案和第二矩形环图案之间形成平行矩形边的v形沟槽。例如第一矩形图案的边225与第二矩形环图案的边227之间形成沿晶向一(例如ob4)延伸的v形沟槽。第一矩形图案的边226与第二矩形环图案的边228之间形成沿第二个(例如ob2)延伸的v形沟槽。本示例形成的沟槽形状为倒四棱锥形状与v形沟槽，或者倒四棱台形状与v形沟槽。本示例形成的沟槽增加了光在基底内部的反射次数，从而来增强基底表面对入射光能的俘获能力，即减少光能反射损失,提高器件对光的吸收和转化效率。
[0068]
图8a至图8e示出了本发明第二实施例的各种不同示例，第二实施例中所述基准(notch)方向平行于《110》晶向族中的一个晶向，单个芯片划片线可沿《110》晶向族中相互垂直的两个晶向设置，亦即单个芯片划片线的边可沿《110》晶向族中相互垂直的两个晶向设置，本实施例中，图形化的硬掩模层中的条形图案的其中一条边与单个芯片划片线的边平行或垂直设置。
[0069]
本发明第一实施例和第二实施例中，基底的晶面均为(100)晶面，图形化的硬掩模层均沿第一晶向分布，利用各示例中图形化的硬掩模层作为掩模对所述基底的表面进行湿法刻蚀，形成多个沟槽。在一方案中，可采用四甲基氢氧化铵(tmah)溶液进行湿法刻蚀，所述tmah溶液质量浓度为20％～25％，所述湿法刻蚀时间为1min～12min，湿法刻蚀形成倒三角沟槽或倒梯形沟槽。多个倒三角沟槽在基底表面密集分布，形成“绒面”结构，cdti形状均匀性、工艺可控性均较好。在另一方案中，湿法刻蚀形成cdti沟槽，可将所述硅片置于碱溶液中并保持300秒～2500秒，温度设置在40℃～88℃。所述碱溶液包括tmah、氨水、koh和naoh溶液中的至少一种。所述碱溶液可为tmah和氨水的混合液。所述碱溶液还可包括质量分数为1％～3％的氢氧化钠水溶液或氢氧化钾水溶液。碱性溶液与硅片的各向异性反应特点对纳米级绒面进行修饰重构从而形成亚微米级别的金字塔结构。湿法刻蚀对基板表面进行各向异性刻蚀，在该腐蚀液中不同晶面的硅原子因为原子密度和激活能不相同而具有不同的腐蚀速度，其中{111}晶面族的腐蚀速度最慢，所以腐蚀最后将终止于硅(100)晶面上的四个{111}晶面族，最终在硅表面形成一些由四个{111}晶面族侧面和一个(100)顶面开口组成的倒金字塔(倒四棱锥)。该结构具有强衍射以及抗反射效果，从而扩展了硅片内的光路长度，有效光程长度随着在硅片中延长，增加了光的吸收效率。
[0070]
本发明基底的基准方向平行于所述第一晶向或所述第二晶向，图形化的硬掩模层沿所述第一晶向分布；对于notch不同晶向的基底，通过图形化的掩模层匹配设计，利用所述图形化的掩模层作为掩模对所述基底的表面进行湿法刻蚀工艺相结合，形成多个沟槽。本发明进一步缩小关键尺寸(cd)，增加了设计的自由度。湿法刻蚀形成多个沟槽，避免了干法刻蚀损伤沟槽侧壁导致的暗电流增加，有效地改善暗电流。
[0071]
进一步的，所述沟槽呈倒四棱锥(倒金字塔)形状或倒四棱台形状。所述倒四棱锥的侧面为{111}晶面族，顶面开口为(100)晶面；或者所述倒四棱台的侧面为{111}晶面族，顶面开口为(100)晶面。所述沟槽倒四棱锥的侧面与基底所在平面(100)晶面的夹角约为
54.7
°
，或者所述沟槽倒四棱台的侧面与基底所在平面(100)晶面的夹角约为54.7
°
，形成上大下小的倒三角形或倒梯形结构，这个夹角使垂直于基底的入射光线照射至所述沟槽侧面上，经折射进入基底，接着在基底内部发生全反射。扩展了硅片内的光路长度，有效光程长度随着在基底中延长，增加了光的吸收效率，可以明显地改善量子效率。相应的，该半导体器件制成的图像传感器或距离传感器也获得的量子效率也得到改善。
[0072]
如图9所示，去除图形化的硬掩模层，示例性的，可采用hf酸去除图形化的硬掩模层。
[0073]
如图10所示，形成填充层40，具体可采用化学气相沉积工艺形成填充层40，所述填充层40例如为氧化硅层，所述填充层填充所述沟槽并覆盖基底表面，之后通过化学机械研磨(cmp)工艺去除基底表面的氧化层，也可根据需要将基底表面的填充层40保留一定厚度。填充层40采用可透光的材质，不影响光路的同时，在基底绒面沟槽表面通过填充层形成平整的表面，以便于后续在基底上方形成需要的膜层结构；同时保护硅基板沟槽的表面，避免损伤、潮湿或灰尘等不良影响。
[0074]
本实施例还提供一种半导体器件，包括：
[0075]
基底，所述基底的边缘设置有定位凹槽，所述基底的中心与所述定位凹槽的连线为基准方向，所述基底表面内围绕中心周期性分布有属于不同晶向族的第一晶向和第二晶向，所述基准方向平行于所述第一晶向或所述第二晶向；
[0076]
所述基底的表面形成有多个沟槽，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小。
[0077]
具体的，所述基底的表面为(100)晶面，所述第一晶向为《110》晶向族中的一个晶向，所述第二晶向为《100》晶向族中的一个晶向。所述沟槽呈倒四棱锥、倒四棱台或v型槽中的至少一种。所述沟槽中形成有填充层。所述沟槽采用上述半导体器件的形成方法制作而成。
[0078]
综上所述，本发明提供了一种半导体器件及其形成方法。本发明基底的基准方向平行于第一晶向或第二晶向，图形化的掩模层沿第一晶向分布；对于notch不同晶向的基底，通过图形化的掩模层匹配设计，利用所述图形化的掩模层作为掩模对所述基底的表面进行湿法刻蚀工艺相结合，形成多个沟槽，在垂直于所述基底的截面上，所述沟槽的截面宽度从所述基底表面到所述基底内部逐渐减小，提高了半导体器件对光的吸收和转化效率。本发明可进一步缩小关键尺寸(cd)，增加了设计的自由度。湿法刻蚀形成多个沟槽，避免了干法刻蚀损伤沟槽侧壁导致的暗电流增加，有效地改善暗电流。
[0079]
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0080]
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。