光刻设备和静电夹具设计的制作方法

光刻设备和静电夹具设计
1.相关申请的交叉引用
2.本技术要求于2019年10月29日提交的美国临时专利申请号62/927,214的优先权，其通过引用全部并入本文。
技术领域
3.本公开涉及用于光刻设备中的静电夹具设计和电场减小的系统和方法。


背景技术：

4.光刻设备是将期望图案施加到衬底上(通常施加到衬底的目标部分上)的机器。光刻设备可以被用于例如集成电路(ic)的制造中。在该实例中，图案形成装置(备选地被称为掩模或掩模版)可以被用于生成要被形成在ic的单个层上的电路图案。该图案可以被转印到衬底(例如硅晶片)上的目标部分(例如包括部分管芯、一个或多个管芯)上。图案的转印通常经由成像到在衬底上提供的辐射敏感材料(抗蚀剂)层上。通常，单个衬底将包含被连续图案化的相邻目标部分的网络。已知的光刻设备包括所谓的步进器(其中每个目标部分通过将整个图案一次曝光到目标部分上来照射)以及所谓的扫描仪(其中每个目标部分通过在给定方向(“扫描”方向)上通过辐射束扫描图案来照射，同时同步扫描平行或反平行于该扫描方向的目标部分。也可以通过将图案压印到衬底上来将图案从图案形成装置转印到衬底。
5.光刻被广泛地识别为制造ic和其他装置和/或结构的关键步骤中的一个步骤。然而，随着使用光刻制造的特征尺寸变得更小，光刻正在成为使得微型ic或其他装置和/或结构能够被制造的更关键因素。
6.为了将图案投影到衬底上，光刻设备可以使用电磁辐射。该辐射的波长确定了可以被形成在衬底上的特征的最小尺寸。与使用例如波长为193nm的辐射的光刻设备相比，使用波长在4至20nm范围内(例如6.7nm或13.5nm)的极紫外(euv)辐射的光刻设备可以被用于在衬底上形成更小的特征。
7.使用euv辐射的光刻设备可能需要在光刻操作期间必须将euv辐射束路径或其至少重要部分保持在真空中。在光刻设备的这种真空区域中，静电夹具可以被用于分别将物体(诸如图案形成装置和/或衬底)夹持到光刻设备的结构(诸如图案形成装置台和/或衬底台)。
8.在一些情况下，静电夹具可以被用于将掩模版保持在光刻设备中的适当位置。静电夹具可以包括在夹具的顶表面处的电极，其中多个突节被设置在夹具的底表面上。当夹具被通电(例如使用夹持电压)并且拉动掩模版与突节接触时，导电突节顶部可能处于与掩模版背面不同的电位。在接触的时候，该电位差会引起放电机制，因为这两个电位是相等的。该放电机制可能会导致材料转移和颗粒生成，并且最终导致掩模版和/或夹具的损坏。
9.附加地，回填气体可以在静电夹具中的突节-掩模版界面处提供，以促进掩模版的冷却和热传导。在一些情况下，回填气体可能会充当掩模版上的附加力，这可能会导致掩模
版与静电夹具中的突节失去接触，从而导致掩模版和夹具之间出现间隙。为了抵消这个力，静电夹具的电压可以被增大。然而，电压的增大可能会导致突节和掩模版背面之间的电荷差异，并且可以生成可能会导致掩模版/和/或夹具损坏的放电。


技术实现要素：

10.因此，本公开提供了用于最小化静电夹具的突节和掩模版之间的接触点处的电场和放电的方法、装置和系统。
11.在一些实施例中，静电夹具包括夹具本体、设置在夹具本体的顶表面上的电极层以及从夹具本体的底表面突出的多个突节。电极层包括预定位置处的多个切口，该预定位置竖直地对应于夹具本体的底表面处的多个突节的位置。
12.在一些实施例中，一种增强静电夹具的方法包括：制造静电夹具，包括夹具本体、设置在夹具本体的顶表面上的电极层以及从夹具本体的底表面突出的多个突节，该多个突节被配置为接触掩模版的背面。该方法还包括：向静电夹具应用修改，以减小多个突节与掩模版之间的电场。
13.在实施例中，应用修改包括：减小多个突节的掩模版接触表面上的导电涂层的厚度，从而允许多个突节与掩模版之间的电压差减小。在另一实施例中，应用修改包括：在与每个突节的位置相对应的位置处移除电极层的预定部分，从而允许在电极层中具有多个切口。
14.在另一实施例中，应用修改包括：将多个突节中的每个突节连接在一起，以在静电夹具中提供虚拟接地。在另一实施例中，应用修改包括：将多个突节接地。在另一实施例中，应用修改包括：将导电涂层施加到多个突节的掩模版接触表面或者掩模版的背面，导电涂层包括氧化物、金刚石或者类金刚石碳(dlc)材料。
15.在一些实施例中，一种光刻设备包括照明系统、支撑结构、投影系统。照明系统调节辐射束。支撑结构被构造为支撑图案形成装置，该图案形成装置能够在其横截面中赋予辐射束图案以形成图案化的辐射束。投影系统被配置为将图案化的辐射束投影到衬底的目标部分上。支撑结构包括静电夹具。静电夹具包括夹具本体、设置在夹具本体的顶表面上的电极层以及从夹具本体的底表面突出的多个突节。电极层包括预定位置处的多个切口，该预定位置竖直地对应于夹具本体的底表面处的多个突节的位置。
16.本发明的其他特征和优点以及本发明的各种实施例的结构和操作在下面参照附图详细描述。要注意的是，本发明不被限于本文描述的具体实施例。这种实施例是仅出于说明性目的而在本文中呈现的。基于本文包含的教导，附加实施例对于(多个)相关领域的技术人员将是显而易见的。
附图说明
17.被并入到本文中并且形成说明书的一部分的附图图示了本发明，并且连同本描述进一步用于解释本发明的原理，并且使(多个)相关领域的技术人员能够进行和使用本发明。
18.图1是根据本公开的实施例的光刻设备的示意图。
19.图2是根据本公开的实施例的掩模版工作台的透视示意图。
20.图3是图2的掩模版工作台的俯视图。
21.图4a和4b是根据本公开的实施例的静电夹具的示意图。
22.图5是根据本公开的实施例的静电夹具的顶部的三维透视图。
23.图6a、6b和6c是根据本公开的实施例的静电夹具中的突节的仰视图的示意图。
24.图7是根据本公开的实施例的静电夹具中的突节-掩模版界面的示意图。
25.图8是根据本公开的实施例的静电夹具中的电连接突节的示意图。
26.图9是根据本公开的实施例的用于增强静电夹具的流程图的示意图。
27.当结合附图时，通过下面陈述的详细描述，本发明的特征和优点将变得更加明显，其中相同的附图标记始终标识对应的元素。在附图中，相同的附图标记通常指示相同的、功能类似和/或结构类似的元素。附加地，通常，附图标记的最左边的(多个)数字标识附图标记首次出现的附图。除非另有指示，否则本公开中提供的附图不应被解释为按比例绘制的附图。
具体实施方式
28.本说明书公开了并入本发明的特征的一个或多个实施例。所公开的(多个)实施例仅例示了本发明。本发明的范围不被限于所公开的(多个)实施例。本发明由所附权利要求限定。
29.所描述的(多个)实施例以及说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的(多个)实施例可以包括特定特征、结构或特点，但是每个实施例可能不一定包括该特定特征、结构或特点。而且，这种短语不一定指的是相同实施例。进一步地，当特定特征、结构或特点结合实施例描述时，要理解的是，无论是否被明确描述，它都在本领域技术人员的知识范围内，以结合其他实施例实现这种特征、结构或特点。
30.空间相关术语(诸如“之下”、“下方”、“下部”、“上方”、“之上”、“上部”等)可以在本文中为了方便描述而使用，以描述一个元素或特征与附图中图示的(多个)另一元素或(多个)特征的关系。除了附图中描绘的定向之外，空间相对术语旨在涵盖装置在使用或操作中的不同定向。该设备可以以其他方式定向(旋转90度或在其他定向上)，并且本文使用的空间相对描述符同样可以相应地解释。
31.如本文使用的，术语“大约”指示可以基于特定技术变化的给定量的值。基于特定技术，术语“大约”可以指示给定量的值，其在该值的例如10％至30％(例如值的
±
10％、
±
20％或
±
30％)内变化。
32.本公开的实施例可以被实施在硬件、固件、软件或其任何组合中。本公开的实施例还可以被实施为存储在机器可读介质上的指令，该指令可以由一个或多个处理器读取和执行。机器可读介质可以包括用于以由机器(例如计算装置)可读的形式存储或发送信息的任何机制。例如，机器可读介质可以包括只读存储器(rom)；随机存取存储器(ram)；磁盘存储介质；光学存储介质；闪存装置；电气、光学、声学或其他形式的传播信号(例如载波、红外信号、数字信号等)等。进一步地，固件、软件、例程和/或指令在本文中可以被描述为执行某些动作。然而，应该了解的是，这种描述仅仅是为了方便，并且这种动作事实上是由执行固件、软件、例程、指令等的计算装置、处理器、控制器或其他装置引起的。
33.然而，在更详细地描述这种实施例之前，提出本公开的实施例可以被实施的示例
环境是有益的。
34.示例光刻系统
35.图1示出了包括辐射源so和光刻设备la的光刻系统。辐射源so被配置为生成euv辐射束b，并且将euv辐射束b供应给光刻设备la。光刻设备la包括照明系统il、被配置为支撑图案形成装置ma(例如掩模)的支撑结构(例如掩模台)mt、投影系统ps和被配置为支撑衬底w的衬底台wt。
36.照明系统il被配置为在euv辐射束b被入射到图案形成装置ma上之前，调节euv辐射束b。其中，照明系统il可以包括琢面场反射镜装置10和琢面光瞳反射镜装置11。琢面场反射镜装置10和琢面光瞳反射镜装置11一起提供具有期望横截面形状和期望强度分布的euv辐射束b。除了琢面场反射镜装置10和琢面光瞳反射镜装置11之外或者代替它们，照明系统il可以包括其他反射镜或装置。
37.在被如此调节之后，euv辐射束b与图案形成装置ma相互作用。由于这种交互，图案化的euv辐射束b'被生成。投影系统ps被配置为将图案化的euv辐射束b'投影到衬底w上。出于此目的，投影系统ps可以包括多个反射镜13、14，其被配置为将图案化的euv辐射束b'投影到由衬底台wt保持的衬底w上。投影系统ps可以对图案化的euv辐射束b'应用缩减因子，从而形成特征小于图案形成装置ma上的对应特征的图像。例如，4或8的缩减因子可以被应用。虽然投影系统ps被图示为在图1中只有两个反射镜13、14，投影系统ps可以包括不同数量的反射镜(例如六个或八个反射镜)。
38.衬底w可以包括先前形成的图案。在这种情况下，光刻设备la将由图案化的euv辐射束b'形成的图像与先前形成在衬底w上的图案对准。
39.相对真空(即，压力远低于大气压的少量气体(例如氢气))可以被设置在辐射源so、照明系统il和/或投影系统ps中。
40.辐射源so可以是激光产生的等离子体(lpp)源、放电产生的等离子体(dpp)源、自由电子激光器(fel)或者能够生成euv辐射的任何其他辐射源。
41.示例性掩模版工作台
42.图2和3示出了根据一些实施例的示例性掩模版工作台200的示意图。掩模版工作台200可以包括顶部台面202、底部台面204、侧面台面206和夹具300。在一些实施例中，具有夹具300的掩模版工作台200可以被实现在光刻设备la中。例如，掩模版工作台200可以是光刻设备la中的支撑结构mt。在一些实施例中，夹具300可以被设置在顶部台面202上。例如，如图2所示，夹具300可以被设置在顶部台面202的中心，夹具正面302垂直地背离顶部台面202。
43.在一些光刻设备(例如光刻设备la)中，具有夹具300的掩模版工作台200可以被用于保持和定位掩模版以进行扫描或图案化操作。在一个示例中，掩模版工作台200可能需要大功率的驱动器、大的平衡质量和沉重的框架来支撑它。在一个示例中，掩模版工作台200可以具有大惯性，并且可以重达500kg以上以推动和定位重约0.5kg的掩模版。为了实现通常在光刻扫描或图案化操作中看到的掩模版的往复运动，加速和减速力可以由驱动掩模版工作台200的线性马达提供。
44.在一些实施例中，如图2和3所示，掩模版工作台200可以包括用于定位操作的第一编码器212和第二编码器214。例如，第一编码器212和第二编码器214可以是干涉仪。第一编
码器212可以沿着第一方向附接，例如掩模版工作台200的横向方向(即，x方向)。并且第二编码器214可以沿着第二方向附接，例如掩模版工作台200的纵向方向(即，y方向)。在一些实施例中，如图2和3所示，第一编码器212可以与第二编码器214正交。
45.如图2和3所示，掩模版工作台200可以包括夹具300。夹具300被配置成将掩模版保持在掩模版工作台200上的固定平面中。夹具300包括夹具正面302，并且可以被设置在顶部台面202上。在一些实施例中，夹具300可以使用静电夹持技术来保持和稳固物体。例如，夹具300可以是静电夹具，其可以被配置为在真空环境中静电夹持(即，保持)物体，诸如掩模版。由于euv辐射需要在真空环境中执行，真空夹具无法被用于夹持掩模或掩模版，相反静电夹具可以被使用。例如，夹具300可以包括电极、电极上的电阻层、电阻层上的介电层以及从介电层突出的突节。在使用中，电压可以向夹具300施加，例如几kv。并且电流可以流过电阻层，使得电阻层的上表面处的电压与电极的电压基本相同并且生成电场。而且，库仑力(即，带相反电荷的颗粒之间的吸引力)会将物体吸引到夹具300，并且将物体固定在适当的位置。在一些实施例中，夹具300可以是刚性材料，例如金属、电介质、陶瓷或其组合。
46.示例性静电夹具设计
47.图4a和4b分别图示了根据本公开的实施例的静电夹具400和410的侧视图的示意图。在一些实施例中，静电夹具400和410表示图2和3所示的夹具300的示例性实施例。图4a图示了静电夹具400，其包括夹具本体404、电极层406和多个突节408。电极层406被设置在静电夹具400的顶表面上，并且多个突节408从静电夹具400的底表面突出，其中夹具本体404将电极层400与突节408物理分离。
48.在一些实施例中，夹具本体404可以具有大约100微米的高度，并且可以包括玻璃、陶瓷和/或聚合物材料，诸如超低膨胀玻璃(ule)、锂铝硅酸盐玻璃陶瓷、硅化的碳化硅(sisic)、苯并环丁烯基聚合物(bcb)等。多个突节408包括导电涂层，并且被配置为接触掩模版409。在一些实施例中，多个突节可以具有大约10微米的高度。尽管出于说明性目的，多个突节408被示出为具有接触掩模版409的矩形表面，但是应该了解的是，多个突节408可以是具有圆形边缘或圆形表面或其他平面几何形状(例如方形、椭圆形、卵形等)的与掩模版409接触的圆柱形状。而且，虽然仅三个突节408在图4a中描绘，但是任何数量的突节408和跨夹具本体404的底表面的突节的任何布置(例如网格或随机分布)可以被使用。在一些实施例中，与掩模版接触的突节408的表面在本文中可以被称为突节顶部。在图4a所图示的，作为示例，掩模版409被示出为具有重力下垂，该重力下垂是由向下拉到掩模版409上的重力引起的。
49.在一些实施例中，电极层406包括连续层，并且可以由任何合适的导电材料制成，诸如金属或金属合金，例如铝、铬、铂、金或其任何组合。在一些实施例中，静电夹具400可以被通电，并且电压可以被施加到电极层406以生成电场(如图4a中的箭头所指示的)。电场可以在掩模版409的表面上感应出与突节408的电荷相反的电荷。突节408和掩模版409之间的吸引力可以使掩模版409保持与静电夹具400紧密接触。在一些实施例中，掩模版409的背面可以被涂覆有导电薄膜，这进一步允许静电夹具400经由突节408和掩模版409的导电表面之间的吸引力将掩模版409保持在适当位置。
50.在一些实施例中，100至5000v范围内的电压可以被施加至电极层406，以生成克服重力并且将掩模版409的背面吸引到静电夹具400的静电力。然而，作为静电夹具400的与掩
模版409背面接口连接的组件的突节408可能处于与掩模版409不同的电位。突节-掩模版界面处的电位差产生可能会导致潜在的材料转移、颗粒生成和/或损坏静电夹具和/或掩模版的放电。
51.在一些实施例中，图4b图示了静电夹具410，其使静电夹具和掩模版之间的接触点处的电场和放电最小化。
52.在一些实施例中，静电夹具410包括夹具本体414、电极层416和多个突节418。
53.在一些实施例中，电极层416包括多个切口417或间隙，其中的电极材料已经在夹具本体414的顶表面中的位置处移除。在一些实施例中，多个切口417在电极层416中的位置可以垂直地对应于夹具本体414的底表面中的突节418的位置。例如，切口417可以位于静电夹具414中的相应突节418的位置正上方。每个切口417可以包括圆形切口(或其他平面几何形状，诸如方形、椭圆形、卵形等)，其与相应突节418的位置同心，但位于夹具本体414的顶表面而不是在夹具本体414的底表面处。虽然仅三个突节418和三个切口417在图4b中描绘，任何数量的突节418和切口417以及跨夹具本体414的底表面和顶表面的任何布置可以被分别使用。在一些实施例中，通过在突节418附近用切口417中断电极层416，突节418处的电场可以被大大减小，以改进静电夹具410和掩模版419之间的接触点并且最小化放电。
54.图5是根据本公开的实施例的静电夹具410的顶部的三维透视图。例如，图5示出了在静电夹具410的顶表面处的电极层414。电极层414可以包括切口417或间隙，其中电极材料已经在夹具的顶表面中的位置处移除，该位置对应于突节418在夹具的底表面中的位置。在一些实施例中，电极层414的预定部分可以通过加工过程、蚀刻、激光烧蚀等移除，从而允许形成切口417。例如，蚀刻可以被用于剥离电极层414的预定部分，诸如通过在湿法或干法蚀刻技术中使用化学品。尽管具有圆形区域的仅两个切口417在图5中示出，应该了解的是，具有其他平面几何形状(例如方形、椭圆形、卵形等)的任何数量的切口417可以在电极层414中使用。在一些实施例中，每个切口417可以具有大约50至2000纳米(nm)的高度(例如厚度)和大约800至1400微米的直径。在一些实施例中，移除突节周围300um的预定电极面积可以将电极面积减小约7％。因此，可能需要更高的夹持力和夹持电压来解决这种面积减小。
55.图6a、6b和6c是根据本公开的实施例的静电夹具中的突节的仰视图的示意图。具体地，图6a示出了具有电极层606和突节608的静电夹具的配置600，其中电极层606是没有任何切口的连续层。在一些实施例中，电极层606和突节608可以分别表示电极层406和突节408的示例性实施例，如图4a所示。突节608和电极层606可以被静电夹具本体分离(如图4a中的夹具本体404所示)。在一些实施例中，突节608可以具有大约460微米的直径d，并且可以被配置为接触掩模版的背面。在一些示例中，突节608和掩模版之间的电位差可能会导致放电，这可能会导致掩模版和/或静电夹具的损坏。
56.图6b示出了具有电极层616、切口617和突节618的静电夹具的配置610。在一些实施例中，电极层616、切口617和突节618可以分别表示电极层416、切口417和突节418的示例性实施例，如图4b所示。在一些实施例中，切口617包括从电极层616移除的预定区域的一部分，以减小突节618处的电场。在一些实施例中，通过在电极层616中应用切口617，电极层616的面积可以被减小。在一些实施例中，面积的减小可能需要更高的夹持力来维持静电夹具和掩模版之间的接触。因此，可能需要更高的夹持电压来补偿电极面积的损失，并且提供足够的夹持力来维持夹具-掩模版界面处的接触。在一些实施例中，由于由掩模版刚度实现
的空间滤波，夹持力均匀性可以被维持。例如，空间滤波可能由于掩模版的厚度而发生。换言之，增大掩模版的厚度可能会导致掩模版背面的微小局部变化被“模糊”，并且从被印刷到正面中有效地过滤掉。
57.在一些实施例中，电极层616的一个或多个部分可以被移除，从而允许一个或多个切口617包括大约800微米的直径d。例如，通过移除电极层616的一个或多个部分(例如直径d为800um的切口617)，突节618处的电场可以被减小大约8.8倍，并且夹持电压可以被提高大约1.07倍以维持夹持力，从而获得大约8.2的增益因子。
58.图6c示出了根据实施例的具有电极层626、切口627和突节628的静电夹具的另一配置620。在一些实施例中，电极层626、切口627和突节628可以分别表示电极层416、切口417和突节418的示例性实施例，如图4b所示。在配置620中，电极层626的一个或多个部分可以被移除，从而允许一个或多个切口627包括大约1400微米的直径d。在一些实施例中，大约1400微米的切口直径d可以允许突节628处的电场被减小大约125倍。附加地，夹持电压可以被提高大约1.26倍以维持夹持力，导致增益因子约为99。
59.用于电场减小的示例性实施例
60.在一些实施例中，方法进一步增强静电夹具设计，以使电场最小化并且改进突节-掩模版界面。在一些实施例中，掩模版可能由于重力和/或回填气体而下垂，因此即使在掩模版阶段卸载和重新夹持期间夹持电压处于显著水平(例如大约数百伏)时也会失去接触。这种失去接触可能会导致夹具和掩模版之间的间隙中的微间隙放电(例如电弧或电弧放电)。而且，在一些实施例中，仅当在装载(和重新夹持的重新接触部分)期间夹持电压为数百伏时，才能在突节顶部(例如与掩模版接触的突节的表面)和掩模版背面之间进行接触。附加地，突节顶部通常可能仍会以与先前夹持事件相反的极性充电(当以相反极性充电时)。例如，该电荷可能具有大约10至100微微库仑(pc)的值。
61.在一些实施例中，这种电荷差异不仅可以导致微间隙放电，而且还可以导致电流流过突节顶部的粗糙面和/或穿过绝缘掩模版涂层氧化物顶部层的粗糙面。例如，这可能会导致局部温度大于10,000k，以及材料(金属和氧化物)的局部熔化或蒸发、不可避免的材料转移和/或微焊接。电荷差异还可能会导致最终用户的掩模版粘附和覆盖问题。
62.图7是根据本公开的实施例的静电夹具中的突节-掩模版界面700的示意图。突节-掩模版界面700包括静电夹具710、突节715、突节顶部720和掩模版730。虽然仅一个突节715在图7中示出，静电夹具710中可以有任何数量的突节715。
63.在一些实施例中，突节-掩模版界面700可以本质上位于势垒层击穿的边缘，针对2kv夹持电压，突节顶部的名义值大于90v/um，并且在场放大的某些地方甚至更高，诸如沟脊。例如，势垒层击穿可以被称为熔结，其可能发生在100v/um数量级的内部场中。在一些实施例中，电场在突节顶部720上方本质上高于相邻突节715之间的位置，因为突节715是介电的(例如110微米，介电常数εr～5)，没有10um的真空间隙。虽然针对2kv夹持电压，突节间的电场(在真空间隙中)约为70v/um，但突节上的电场大于80v/um，如图7所示。在一些实施例中，当机械剪切损害势垒层完整性时，该势垒击穿阈值可能偏移到较低的场值，正如在实际夹持中所预期的那样。
64.因此，本公开的一些实施例提供了用于通过优化静电夹具来改进突节-掩模版界面以减小电场的方法和装置。在一些实施例中，静电夹具可以被优化，以通过对夹具应用各
种修改来减小突节-掩模版界面处的电场。可以被应用的修改的一个示例是减小静电夹具的多个突节的掩模版接触表面(例如突节顶部)上的导电涂层的厚度。例如，突节顶部的导电层或涂层包括氮化钛(tin)，并且针对约100nm突节顶部，突节和掩模版之间的电压差可以被估计为大于10v的数量级。在一些实施例中，可能期望将该电压差最小化到小于1v，这可以通过将突节顶部的导电层的厚度减小到小于10nm来实现。因此，突节顶部和掩模版之间的局部场可以通过在突节顶部施加更薄的导电层来减小，使得突节顶部的电压更接近在接触之前的掩模版背面的电压，其中多个突节与掩模版之间的电压差被减小。
65.在一些实施例中，修改包括通过将多个突节中的每个突节连接在一起以在静电夹具中提供虚拟接地来最小化局部场。例如，突节可以被电连接以有效地组合为一个电表面。这种修改可以将突节顶部保持在虚拟接地，使得突节与掩模版背面的电压大致相同(例如在电极公差的限制范围内，在该上下文中，电极公差很小，针对2kv小于约1％或大约20v)。
66.在一些实施例中，虚拟接地可能比完全接地更容易实施，因为不需要外部界面，并且在虚拟接地中不存在接地环路的任何风险。
67.在一些实施例中，静电夹具中的多个突节顶部可以被物理接地以最小化突节-掩模版界面处的局部场。这种修改可以将突节顶部保持在大约0v的接地，使得突节与被虚拟接地的掩模版背面具有相同的电压。
68.图8是根据本公开的实施例的静电夹具中的电连接突节的示意图。具体地，图8示出了多个突节805、突节顶部810、涂层815和电极e 820。在一些实施例中，静电夹具可以包括四个电极820，其中两个电极820在正电压下操作，而其他两个电极820在负电压下操作。多个突节805可以包括铬(cr)或氮化铬(crn)，并且突节顶部810可以包括氮化钛(tin)，而静电夹具的夹具本体可以包括玻璃、陶瓷和/或聚合物材料，诸如超低膨胀玻璃(ule)、锂铝硅酸盐玻璃陶瓷、硅化的碳化硅(sisic)、苯并环丁烯基聚合物(bcb)等。
69.在一些实施例中，突节顶部810可以被电连接以建立虚拟接地。例如，突节顶部810的电连接可以在涂层815下方，其中涂层815是可以导电或不导电的耐磨涂层。在另一示例中，突节顶部810的电连接可以在涂层815的侧面上，其中涂层815可以是导电的。
70.在一些实施例中，通过将正电极820上方的突节顶部810与负电极820上方的突节顶部810互连，虚拟接地可以被实现。在一些实施例中，所有突节顶部810可以处于0v(例如取决于电极的精确平衡)。因此，突节顶部可能与掩模版背面具有相同的电位，这可以防止在掩模版和突节接触时发生熔结和放电的风险。在一些实施例中，图8所示的配置可以包括接地连接，以建立适当的零电压用于突节顶部810。
71.修改静电夹具以增强突节-掩模版界面的一些实施例可以包括优化掩模版涂层、突节和操作条件。在一些实施例中，优化掩模版涂层可以包括：将导电涂层施加到多个突节的掩模版接触表面或者掩模版的背面，其中导电涂层包括氧化物、金刚石或者类金刚石碳(dlc)材料。例如，掩模版背面涂层或顶部层可以通过使用形成导电氧化物的材料来优化，以防止在制造、存储和/或清洁期间发生氧化的情况下形成介电势垒。在一些实施例中，半导体氧化物可以被考虑用于涂层，诸如二氧化钛(tiox)、氧化钒(vox)等。
72.在一些实施例中，掩模版背面涂层上的厚而稳健的顶部层也可以被用于将熔结效应的限制推到更高的电压，并且使掩模版在夹持或使用期间不易受到机械变形的影响。在一些实施例中，掩模版涂层可能需要兼容的清洁过程以维持层的质量和厚度。
73.在一些实施例中，熔结涉及绝缘势垒，诸如由大多数金属氧化物形成的绝缘势垒。某些金属氧化物(诸如二氧化钼(moo2)、氧化钌(iv)(ruo2)等)可以保持导电性，同时仍然呈现耐磨的顶部层，因此这些可能不会导致熔结。类似地，耐磨的非金属层(诸如dlc或(纳米)金刚石)可以通过设计一些导电性来保护，例如通过掺杂硼(b)。
74.在一些实施例中，静电夹具的突节也可以被优化以最小化突节-掩模版界面处的电场。在一些实施例中，导电突节顶部材料可以由全介电的突节顶部材料更换，以防止电荷在突节顶部的积累以及突节-掩模版界面处的场放大。在一些实施例中，非导电或介电的突节顶部可能易受摩擦起电效应(或接触充电)的影响；然而，鉴于导电掩模版背面涂层(与圆片夹持相反)，这不被认为是一个问题。
75.在一些实施例中，导电突节顶部材料可以用导电性差的突节顶部材料替换，诸如具有非常高的薄层电阻的材料。使用导电性差的材料制作突节顶部可以减小熔结电流以及极性切换后的电荷均衡电流，以保持足够低的瞬时温度以防止局部熔化和电化学迁移。在一些实施例中，场放大还可以通过避免靠近突节-掩模版界面的尖锐特征、边缘和三相点来防止，包括尖锐的几何台阶，诸如沟脊。在一些实施例中，突节顶部材料可以被选择，使得突节材料被转移到掩模版(例如包含au/pt/ag的合金)。
76.在一些实施例中，静电夹具的操作条件可以被优化以减小在突节-掩模版界面处的电场。例如，回填气体压力可以在重新夹持和卸载掩模版期间(例如当掩模版与突节顶部接触时)移除。这可能会导致低得多的推离力和低得多的夹持电压，在该电压下，突节-掩模版接触被破坏并且重新建立。回填气体压力的移除也可能指示突节顶部的残留电荷减少；因此，当接触在切换极性(例如在重新夹持或卸载-装载序列)后重新建立时，需要均衡的电流可能会更少。在一些实施例中，回填气体可以通过供应管线主动泵出以避免或最小化吞吐量影响。例如，等待回填气体通过泄漏密封件泄漏出来可能需要很长时间。因此，供应管线可以兼作抽空管线以主动移除回填气体。
77.在一些实施例中，来自具有相反极性的突节顶部的残留电荷可以在卸载和装载之间通过暴露于电离气体(例如通过euv感应等离子体或通过专用电离器进行电离)移除。在一些实施例中，专用电离器可以非常接近或集成到静电夹具中(例如氢气供应点)。在一些实施例中，导电介质或电离气体(例如等离子体)可以被施加到突节-掩模版界面，而掩模版存在于静电夹具中，以便使突节顶部和掩模版放电并且维持均匀的电位。
78.在一些实施例中，操作条件可以被修改，并且掩模版背面可以在装载/夹持之前进行除湿以防止残留的吸收水以减少熔结。在一些实施例中，如果突节的粗糙面与这种弱点相匹配，则突节和掩模版之间的干界面可以仅通过氧化物势垒层中的弱点传送电流；这可能具有有限的概率。潮湿的表面可能会在掩模版上创建表面导电性，这意味着粗糙面和弱点之间的上述对准可能只需要近似即可通过氧化物势垒弱点创建熔结电流；这增加了熔结的可能性。因此，对掩模版背面进行除湿将有助于减少熔结。
79.在一些实施例中，掩模版背面涂层可以在装载/夹持之前调节，以加强或重新加强顶部层(例如氧化物)以最小化熔结风险和/或剪切损坏。这种掩模版调节可以作为掩模版清洁和/或存储要求期间的步骤来实施。
80.在一些实施例中，通过对本文描述的静电夹具应用这些不同的修改，静电夹具可以被增强以减少突节和掩模版之间的电场，从而防止掩模版的粘附或粘合，并且移除由掩
模版材料通过重新夹持形成的粒子引起的高阶漂移。其他益处包括改进了掩模版装载网格并且增加了处理掩模版加热的设计自由度(例如来自更频繁的重新夹持)。
81.示例操作方法
82.图9是根据本公开的实施例的用于增强静电夹具的示例性方法900的流程图。在一些实施例中，方法900可以描述静电夹具的制造和修改，诸如上面参照图2至8讨论的静电夹具400、410和/或710。应该理解的是，方法900所示的操作不是详尽的，并且其他操作也可以在任何所图示的操作之前、之后或之间执行。在本公开的各种实施例中，方法900的操作可以以不同顺序执行和/或变化。
83.在操作902中，静电夹具被制造。静电夹具被制造，以包括夹具本体、设置在夹具本体的顶表面上的电极层以及从夹具本体的底表面突出的多个突节，该多个突节被配置为接触掩模版的背面。在一些实施例中，静电夹具可以通过将电极层沉积到绝缘衬底上来制造。绝缘衬底可以包括玻璃、陶瓷等。绝缘层然后被放置并且结合到电极层(或沉积在电极层的顶部)。在一些实施例中，多个突节可以被形成以从绝缘衬底(例如夹具本体)的底表面突出。例如，多个突节可以通过光刻过程形成，其中掩模被施加到夹具表面，并且未掩蔽的材料(例如未被掩模覆盖的夹具表面的部分)被蚀刻掉，产生多个突节。在其他实施例中，多个突节可以通过膜沉积过程形成。在一些实施例中，多个突节可以用预定材料涂覆，并且该涂层可以用于将掩模版接地和/或在突节和掩模版之间提供耐磨界面。
84.在操作904中，修改向静电夹具应用，以减小多个突节与掩模版之间的电场。应用修改可以包括减小多个突节的掩模版接触表面上的导电涂层的厚度，从而允许多个突节和掩模版之间的电压差减小和/或移除电极层在与每个突节的位置相对应的位置处的预定部分，从而允许电极层中具有多个切口。
85.在一些实施例中，应用修改还可以包括将多个突节中的每个突节连接在一起以在静电夹具中提供虚拟接地，将多个突节接地，和/或将导电涂层施加到多个突节中的掩模版接触表面或者掩模版的背面，导电涂层包括氧化物、金刚石或类金刚石碳(dlc)材料。
86.本发明的其他方面在以下带编号的条款中陈述。
87.1.一种静电夹具，包括：
88.夹具本体；
89.电极层，被设置在夹具本体的顶表面上；以及
90.多个突节，从夹具本体的底表面突出，
91.其中电极层包括预定位置处的多个切口，该预定位置竖直地对应于夹具本体的底表面处的多个突节的位置。
92.2.根据条款1的静电夹具，其中多个突节包括静电夹具与掩模版之间的接触点。
93.3.根据条款1的静电夹具，其中多个切口包括电极层中的间隙，该间隙减小在多个突节周围生成的电场。
94.4.根据条款1的静电夹具，其中多个突节被配置为接触掩模版的背面。
95.5.根据条款4的静电夹具，其中掩模版包括导电涂层。
96.6.根据条款1的静电夹具，其中多个突节中的每个突节包括导电涂层。
97.7.根据条款1的静电夹具，其中多个切口中的每个切口具有大约300至1400微米的直径。
98.8.一种增强静电夹具的方法，该方法包括：
99.制造静电夹具，包括夹具本体、设置在夹具本体的顶表面上的电极层以及从夹具本体的底表面突出的多个突节，该多个突节被配置为接触掩模版的背面；以及
100.向静电夹具应用修改，以减小多个突节与掩模版之间的电场。
101.9.根据条款8的方法，其中应用包括：减小多个突节的掩模版接触表面上的导电涂层的厚度，从而允许多个突节与掩模版之间的电压差减小。
102.10.根据条款8的方法，其中应用包括：在与每个突节的位置相对应的位置处移除电极层的预定部分，从而允许在电极层中具有多个切口。
103.11.根据条款8的方法，其中应用包括：将多个突节中的每个突节连接在一起，以在静电夹具中提供虚拟接地。
104.12.根据条款8的方法，其中向静电夹具应用修改包括：将多个突节接地。
105.13.根据条款8的方法，其中向静电夹具应用修改包括：将导电涂层施加到多个突节的掩模版接触表面或者掩模版的背面，导电涂层包括氧化物、金刚石或者类金刚石碳(dlc)材料。
106.14.一种光刻设备，包括：
107.照明系统，被配置为调节辐射束；
108.支撑结构，被构造为支撑图案形成装置，该图案形成装置能够在其横截面中赋予辐射束图案以形成图案化的辐射束；以及
109.投影系统，被配置为将图案化的辐射束投影到衬底的目标部分上，
110.支撑结构包括静电夹具，包括：
111.夹具本体；
112.电极层，被设置在夹具本体的顶表面上；以及
113.多个突节，从夹具本体的底表面突出，
114.其中电极层包括预定位置处的多个切口，该预定位置竖直地对应于夹具本体的底表面处的多个突节的位置。
115.15.根据条款14的光刻设备，其中多个突节包括静电夹具与图案形成装置之间的接触点。
116.16.根据条款14的光刻设备，其中多个切口包括电极层中的间隙，该间隙减小在多个突节周围生成的电场。
117.17.根据条款14的光刻设备，其中：
118.图案形成装置包括掩模版；并且
119.多个突节被配置为接触掩模版的背面。
120.18.根据条款17的光刻设备，其中掩模版包括导电涂层。
121.19.根据条款14的光刻设备，其中多个突节中的每个突节包括导电涂层。
122.20.根据条款14的光刻设备，其中多个切口中的每个切口具有大约300至1400微米的直径。
123.最终备注
124.尽管在本文中可以具体引用“掩模版”，但应该理解的是，这只是图案形成装置的一个示例，并且本文描述的实施例可以适用于任何类型的图案形成装置。附加地，本文描述
的实施例可以被用于为任何物体提供安全支撑，以确保夹持故障不会导致物体掉落并且损坏其自身或其他装置。
125.尽管在本文中可以具体引用光刻设备在ic的制造中的使用，但应该理解的是，本文描述的光刻设备可以具有其他应用，诸如制造集成光学系统、磁畴存储器、平板显示器、lcd、薄膜磁头等的引导和检测图案。技术人员将了解到，在这种替代应用的上下文中，本文的术语“晶片”或“管芯”的任何使用都可以被认为分别与更通用的术语“衬底”或“目标部分”同义。本文引用的衬底可以在曝光之前或之后处理，例如在轨道单元(通常将抗蚀剂层施加到衬底并且对已曝光的抗蚀剂进行显影的工具)、计量单元和/或检查工具中。在适用情况下，本文的本公开可以被应用于这种和其他衬底处理工具。进一步地，衬底可以被处理一次以上，例如以创建多层ic，使得本文使用的术语衬底也可以指已经包含多个已处理层的衬底。
126.尽管上面可能已经在光学光刻的上下文中具体引用了本发明的实施例的使用，但是要了解的是，本发明可以被用于其他应用中，例如压印光刻，并且在上下文允许的情况下，不被限于光学光刻。在压印光刻中，图案形成装置中的形貌限定在衬底上创建的图案。图案形成装置的形貌可以被压入供应到衬底的抗蚀剂层中，因此抗蚀剂通过施加电磁辐射、热量、压力或其组合来固化。在抗蚀剂被固化之后，图案形成装置被移出抗蚀剂，从而在其中留下图案。
127.要理解的是，本文的措辞和术语是为了描述起见而非限制，使得本公开的措辞或术语是由(多个)相关领域的技术人员鉴于本文的教导而解释的。
128.如本文使用的，术语“衬底”描述了材料层被添加的材料。在一些实施例中，衬底本身可以被图案化，并且在其上方添加的材料也可以被图案化，或者可以保持而没有图案化。
129.虽然在本文中可以具体引用根据本发明的设备和/或系统在ic的制造中的使用，但是应该明确理解的是，这种设备和/或系统具有许多其他可能的应用。例如，它可以被用于制造集成光学系统、磁畴存储器、lcd面板、薄膜磁头等的引导和检测图案。本领域技术人员将了解，在这种替代应用的上下文中，术语“掩模版”、“晶片”或“管芯”在本文中的任何使用应该被认为分别由更通用的术语“掩模”、“衬底”和“目标部分”更换。
130.尽管本发明的具体实施例已经在上面描述，但是要了解的是，本发明可以以不同于所描述的方式来实践。本描述并不旨在限制本发明。
131.要了解的是，详细描述章节而非发明内容和摘要章节旨在被用于解释权利要求。发明内容和摘要章节可以陈述(多个)本发明人所设想的本发明的一个或多个但非所有示例性实施例，因此，并不旨在以任何方式限制本发明和所附权利要求。
132.借助于图示了指定功能及其关系的实施方式的功能构建块，本发明已经在上面描述。为了方便描述，这些功能构建块的边界在本文中被任意地定义。交替边界可以被定义为只要指定功能及其关系被适当地执行即可。
133.具体实施例的前述描述将充分展现本发明的一般性，通过应用技术领域内的知识，在未过度实验，未脱离本发明的一般概念的情况下，其他人可以容易地修改和/或适应这种具体实施例的各种应用。因此，基于本文提出的教导和引导，这种适应和修改旨在与所公开的实施例等效的含义和范围内。
134.本发明的广度和范围不应该受到任何上述示例性实施例的限制，而应该只根据以
下权利要求及其等效物来定义。