用于形成具有自对准互连件的微电子装置的方法及相关装置及系统与流程

用于形成具有自对准互连件的微电子装置的方法及相关装置及系统
1.优先权主张
2.本技术案主张在2019年10月15日申请的序列号为16/653,442的美国专利申请案的申请日期的权利。
技术领域
3.本公开的实施例涉及微电子装置设计及制作的领域。更特定来说，本公开涉及用于形成具有在下导电结构与上导电结构之间的自对准互连件的微电子装置(例如，存储器装置)的方法。本公开还涉及并有此类自对准互连件的装置及系统。


背景技术：

4.集成电路(ic)(数千个电子系统中的关键组件)一般包含在共同基础或衬底上制作的电组件(例如，半导体装置)的互连网络。半导体装置可包含电容器、电阻器、晶体管、二极管或其它装置，且所述装置可布置于由一个衬底支撑的不同层级中。互连结构(在本文中简称为“互连件”)是电连接不同层级的半导体装置的一种手段。互连件一般包含形成于经放置而电连通的半导体装置或半导体装置的其它部分之间的导电材料区。互连件提供用于在经电连接的装置或区之间传递电流的导管。特定类型的互连件包含通路、插塞、经填充沟槽、局部互连件及埋藏接触件。
5.通过互连件的充分电连接大体上取决于互连件与互连件提供其间的电连通的结构或区之间的充分物理接触。在形成ic的下层级与上层级之间的互连件时，确保充分物理接触可具挑战性。制作多层级结构一般在从下到上依序形成每一层级的材料的情况下是最简单的。因此，第一导电结构可形成在下层级处，互连件可形成在第一导电结构上的中间层级处且与第一导电结构接触，且接着第二导电结构可形成在互连件上的上层级处且与互连件接触。然而，此制作方法可在确保互连件的确物理接触第一及第二导电结构方面存在挑战。
6.互连件制作挑战还受互连件的导电材料、互连件本身的影响。毕竟，互连件不仅需要充分物理接触经电互连的下导电结构及上导电结构，而且互连件的材料通常必须满足足够性能特性，例如低电阻率。曾经，铝(al)是用于根据常规工艺制作的互连件的有利导电材料。即，铝一般适用于其中可将材料层图案化为所要互连结构的制作工艺。然而，随着ic按比例调整到越来越小的尺寸，铜(cu)的较低电阻率使铜成为比铝(al)更受欢迎的互连件选择。然而，铜(cu)一般难以图案化，因此用于由al制作互连件的相同形成接着蚀刻方法一般不利于由cu制作互连件。开发所谓的“镶嵌”工艺，凭借所述工艺，可通过将互连件的导电材料基本上沉积到“模具”(例如，由形成于第一导电结构上的另一材料界定的负空间)中而在第一导电结构上形成互连件的导电材料(例如，cu)。因此，在负空间中形成导电材料之前，将在包括第一导电结构的下层级上形成另一材料，且接着将通过减成蚀刻图案化所述另一材料以界定负空间。此后，将在互连件上形成包括第二导电结构的上层级。
7.开发“双镶嵌”制作工艺用于由难以蚀刻的材料(例如，cu)形成互连件，其具有形成在下导电结构与上导电结构之间具有充分物理接触的互连件的增强的可靠性。通过双镶嵌工艺，结合形成(例如，沉积)互连件提供与其电连通的第二导电结构的导电材料一起形成(例如，沉积)互连件的导电材料。即，在包括第一导电结构的下层级上方形成另一材料的双层，在一或多个阶段中蚀刻另一材料的双层以界定双层负空间而界定用于互连件及第二导电结构两者的结构，且接着针对互连件及第二导电结构两者用导电材料填充双层负空间。通过此双镶嵌制作，第二导电结构及互连件经“自对准”，例如，经形成以确保所述两个结构之间的物理接触。然而，双镶嵌制作工艺一般不确保互连件与第一导电结构之间的充分对准(例如，物理接触及电接触)。因此，制作具有互连件与相关联的下导电结构及上导电结构之间的可靠物理接触的互连件仍是挑战。


技术实现要素：

8.公开一种形成微电子装置的方法。所述方法包括图案化第一导电材料及第一牺牲材料以形成包括第一导电结构的至少一个第一特征部。形成邻近所述至少一个第一特征部的电介质材料。在所述第一牺牲材料及所述电介质材料上形成另一电介质材料。形成穿过所述另一电介质材料的至少一个开口以暴露所述第一牺牲材料的至少一个部分。在所述另一电介质材料及由所述至少一个开口暴露的所述第一牺牲材料的所述至少一个部分上形成第二牺牲材料。图案化所述第二牺牲材料以形成至少一个第二特征部。形成邻近所述至少一个第二特征部的额外电介质材料。移除所述第二牺牲材料及所述第一牺牲材料的所述至少一个部分以形成在其中暴露所述第一导电材料的至少一个部分的延伸开口。用第二导电材料填充所述延伸开口以在所述延伸开口中的每一者中形成至少一个互连件。
9.还公开一种微电子装置。所述微电子装置包括在下导电结构与上导电结构之间的互连件。所述互连件仅占据所述下导电结构与所述上导电结构之间所述下导电结构及所述上导电结构彼此竖直重叠的体积。所述微电子装置还包括电介质材料，所述互连件延伸穿过所述电介质材料。
10.此外，公开一种形成微电子装置的方法。所述方法包括在第一导电结构上减成形成包括第一牺牲材料的细长特征部。在所述第一牺牲材料上形成电介质材料。形成穿过所述电介质材料的至少一个开口以暴露所述第一牺牲材料的一部分。在所述第一开口中所述第一牺牲材料的所述部分上形成第二牺牲材料。图案化所述第二牺牲材料以形成另一细长特征部。形成邻近所述另一细长特征部的另一电介质材料。移除所述第二牺牲材料及所述第一牺牲材料的所述部分以形成暴露所述第一导电结构的一部分的第二开口。在所述第二开口中所述第一导电结构的所述部分上加成形成至少一个第二导电材料，以形成与物理接触所述第一导电结构的互连件一体形成的第二导电结构。
11.还公开一种微电子装置。所述微电子装置包括与第二导电结构竖直重叠的第一导电结构。互连件与所述第二导电结构成一体且直接安置于所述第一导电结构与所述第二导电结构之间。所述互连件包括与所述第一导电结构的至少一个竖直侧壁共面的至少一个竖直侧壁。所述互连件还包括与所述第二导电结构的至少一个竖直侧壁共面的至少另一竖直侧壁。电介质材料在所述第一导电结构与所述第二导电结构之间。所述电介质材料界定至少一个开口，所述互连件延伸穿过所述至少一个开口。
12.此外，公开一种系统，所述系统包括至少一个微电子装置、至少一个处理器及至少一个外围装置。所述至少一个微电子装置包括在下导电结构与上导电结构之间的至少一个互连件。所述至少一个互连件延伸穿过电介质材料中的离散开口。所述互连件的水平截面区域是其中所述上导电结构与所述下导电结构竖直重叠的区域。所述至少一个处理器与所述至少一个微电子装置可操作地通信。所述至少一个外围装置与所述至少一个处理器可操作地通信。
附图说明
13.图1到图14是在用于制作微电子装置结构的各个处理阶段期间的截面等角示意说明，所述微电子装置结构包含与指向相交方向的导电结构自对准的互连件。
14.图14是包含指向相交方向的导电结构之间的自对准互连件的微电子装置结构的截面等角示意说明。
15.图15到图21是在结合图1到图14中所说明的阶段且在所述阶段之后的用于制作微电子装置结构的各个处理阶段期间的截面等角示意说明，所述微电子装置结构包含与指向相交方向的导电结构自对准的互连件的多个层级。
16.图21是包含与指向相交方向的导电结构自对准的互连件的多个层级的微电子装置结构的截面等角示意说明。
17.图22到图25是在制作微电子装置结构的各个处理阶段期间的截面等角示意说明，所述微电子装置结构包含与指向共线方向的导电结构自对准的互连件。
18.图25是包含与指向共线方向的导电结构自对准的互连件的微电子装置结构的截面等角示意说明。
19.图26展示根据本公开的实施例的包含微电子装置的电子系统的框图。
具体实施方式
20.根据本公开的实施例的用于形成具有互连件的结构(例如，微电子装置结构)的方法确保互连件与下导电结构及上导电结构两者自对准。互连件的第一横向尺寸(例如，宽度)及其高度的至少一部分是在图案化下导电结构以及第一牺牲材料时界定。在第一牺牲材料上形成阻挡材料，且在阻挡材料中形成开口而暴露待形成互连件之处的第一牺牲材料。在阻挡材料上且在开口中形成第二牺牲材料。图案化第二牺牲材料以界定上导电结构。移除且用导电材料替换第二牺牲材料及在开口内暴露的第一牺牲材料的部分，以形成互连件及上导电结构。因此，互连件的第二横向尺寸(例如，长度)是由上导电结构的宽度界定(例如，在其中下导电结构及上导电结构在相交方向上形成的实施例中)，或是由阻挡材料中的开口的长度界定(例如，在其中下导电结构及上导电结构在共线方向上形成的实施例中)。阻挡材料还可界定互连件的高度的其余部分。所得互连件与上导电结构及下导电结构两者自对准，从而实现通过互连件的可靠物理接触及电连接。
21.如本文中所使用，术语“相交方向”在指代结构的方向时意味着且包含结构各自沿着方向界定长度(例如，最长水平长度)，使得如果在相同平面中绘制此类方向，那么所述结构中的至少一者的方向将与所述结构中的至少另一者的方向相交(例如，不完全平行)。例如，“相交方向”包含但不限于垂直方向，其中至少一个结构沿着x轴指向且至少另一结构沿
着y轴指向，但所述结构可在装置结构的不同层级中。
22.如本文中所使用，术语“共线方向”在指代结构的方向时意味着且包含结构各自沿着方向界定长度(例如，最长水平尺度)，使得在相同平面中绘制此类方向的情况下所述结构中的每一者的方向将完全重叠(例如，彼此不偏离，彼此不相交，且彼此不完全平行)。例如，“共线方向”包含但不限于在装置结构的一个层级中的一个结构沿着x轴指向，且在装置结构的至少另一层级中的至少另一结构还沿着x轴指向。
23.如本文中所使用，术语“开口”意味着延伸穿过至少一个结构或至少一个材料而在所述至少一个结构或至少一个材料中留下间隙的体积，或延伸于结构或材料之间而在结构或材料之间留下间隙的体积。除非另有描述，否则“开口”不一定没有材料。即，“开口”不一定为空隙空间。形成于结构或材料中或之间的“开口”可包括除其中或其间形成开口的结构或材料之外的结构或材料。而且，在开口内“暴露”的结构或材料不一定与气氛或非固体环境接触。在开口内“暴露”的结构或材料可邻近安置于开口内的其它结构或其它材料或与安置于开口内的其它结构或其它材料接触。
24.如本文中所使用，术语“牺牲材料”意味着且包含在制作工艺期间形成及/或采用，但随后在制作工艺完成之前完全或部分被移除的材料。“部分牺牲”材料意味着且包含在制作工艺完成之前，仅从其移除一或多个部分的牺牲材料。“完全牺牲”材料意味着且包含在制作工艺完成之前大体上被完全移除的牺牲材料。
25.如本文中所使用，术语“衬底”意味着且包含在其上形成组件(例如微电子装置内的组件)的基底材料或其它构造。衬底可为半导体衬底、支撑结构上的基底半导体材料、金属电极或其上形成有一或多个材料、结构或区的半导体衬底。衬底可为常规硅衬底或包含半导电材料的其它块体衬底。如本文中所使用，术语“块体衬底”不仅意味着且包含硅晶圆，而且意味着且包含绝缘体上硅(“soi”)衬底(例如蓝宝石上硅(“sos”)衬底或玻璃上硅(“sog”)衬底、基底半导体基础上的硅的外延层)，或其它半导体或光电子材料(例如硅锗(si
1-x
ge
x
，其中x是例如在0.2与0.8之间的摩尔分率)、锗(ge)、砷化镓(gaas)、氮化镓(gan)或磷化铟(inp)，等等)。此外，当在下文描述中引用“衬底”时，先前工艺阶段可已被用于形成基底半导体结构或基础中的材料、结构或结。
26.如本文中所使用，术语“水平”或“横向”意味着且包含平行于所提及材料或结构定位于其上的衬底的主表面的方向。相应材料或结构的宽度及长度可定义为在水平面中的尺寸。
27.如本文中所使用，术语“竖直”或“纵向”意味着且包含垂直于所提及材料或结构定位于其上的衬底的主表面的方向。相应材料或结构的高度可定义为在竖直平面中的尺寸。
28.如本文中所使用，术语“厚度”、“薄度”或“高度”意味着且包含在法向于紧邻材料或结构的最接近表面的直线方向上的尺寸，所述紧邻材料或结构具有不同组合物或可以其它方式区别于论述其厚度、薄度或高度的结构或材料。
29.如本文中所使用，术语“在
……
之间”是用于描述一个材料、结构或子结构相对于至少两个其它材料、结构或子结构的相对安置的空间相对术语。术语“在
……
之间”可涵盖一个材料、结构或子结构直接邻近其它材料、结构或子结构的安置，及一个材料、结构或子结构间接邻近于其它材料、结构或子结构的安置。
30.如本文中所使用，术语“靠近”是用于描述一个材料、结构或子结构接近另一材料、
结构或子结构的安置的空间相对术语。术语“靠近”包含间接邻近于、直接邻近于及在内部的安置。
31.如本文中所使用，术语“相邻”在指代材料或结构时意味着且指代具有经识别组合物或特性的接下来最靠近的材料或结构。具有除经识别组合物或特性之外的组合物或特性的材料或结构可安置于一个材料或结构与具有经识别组合物或特性的其“相邻”材料或结构之间。例如，与材料y的结构“相邻”的材料x的结构是例如多个材料x结构的接下来最靠近材料y的特定结构的第一材料x结构。“相邻”材料或结构可直接或间接靠近具有经识别组合物或特性的结构或材料。
32.如本文中所使用，术语“约”及“大约”中的任一者在关于特定参数的数值使用时包含所述数值，且所属领域的一般技术人员将理解的与所述数值的差异程度在所述特定参数的可接受公差内。例如，关于数值，“约”或“大约”可包含在从所述数值的90.0％到110.0％的范围内(例如在从所述数值的95.0％到105.0％的范围内，在从所述数值的97.5％到102.5％的范围内，在从所述数值的99.0％到101.0％的范围内，在从所述数值的99.5％到100.5％的范围内，在从所述数值的99.9％到100.1％的范围内)的额外数值。
33.如本文中所使用，术语“大体上”在指代参数、性质或状况时意味着且包含所述参数、性质或状况等于给定值或在与给定值的差异程度内，使得所属领域的一般技术人员会将此给定值理解为可接受地满足，例如在可接受制造公差内。通过实例，取决于大体上满足的特定参数、性质或状况，当至少90.0％满足、至少95.0％满足、至少99.0％满足或甚至至少99.9％满足给定值时，所述参数、性质或状况可“大体上”为所述值。
34.如本文所使用，将元件称为在另一元件“上”或“上方”意味着且包含所述元件直接在所述另一元件的顶部上、邻近于(例如，横向邻近于、竖直邻近于)所述另一元件、在所述另一元件下面或与所述另一元件直接接触。其还包含所述元件间接在所述另一元件的顶部上、邻近于(例如，横向邻近于、竖直邻近于)所述另一元件、在所述另一元件下面或附近，其中其它元件存在于其间。相比之下，当元件被称为“直接在
……
上”或“直接邻近于”另一元件时，不存在中介元件。
35.如本文中所使用，为便于描述，例如“下方”、“下”、“底部”、“上方”、“上”、“顶部”及类似者的空间相对术语可用于描述如图中所说明的一个元件或特征与另一(些)元件或特征的关系。除非另有指定，否则空间相对术语除涵盖图中所描绘的定向之外还希望涵盖材料的不同定向。例如，如果图中的材料倒转，那么被描述为在其它元件或特征“下方”或“下面”或“底部”的元件将被定向为在所述其它元件或特征“上方”或“顶部上”。因此，术语“下方”可涵盖上方及下方的定向两者，此取决于使用所述术语的上下文，如所属领域的一般技术人员将明白。材料可以其它方式定向(旋转90度、倒转等)且相应地解释本文中所使用的空间相对描述符。
36.如本文中所使用，术语“层级”及“高度”是用于描述如图中所说明的一个元件或特征与另一(些)元件或特征的关系的空间相对术语，其使用参考材料或衬底定位于其上的衬底的主表面作为参考点。如本文中所使用，“层级”及“高度”各自是由平行于主表面的水平面界定。“较低层级”及“较低高度”更接近衬底的主表面，而“较高层级”及“较高高度”更远离主表面。除非另有指定，否则这些空间相对术语除涵盖图中所描绘的定向之外还希望涵盖材料的不同定向。例如，图中的材料可倒转、旋转等而空间相对“高度”描述符保持恒定，
这是因为参考主表面还将同样分别重新定向。
37.如本文中所使用，术语“包括”(comprises/comprising)及/或“包含”(includes/including)指定存在所陈述的特征、结构、阶段、操作、元件、材料、组件及/或群组，但不排除存在或添加一或多个其它特征、结构、阶段、操作、元件、材料、组件及/或其群组。
38.如本文中所使用，“及/或”包含相关联列出项中的一或多者的任何及所有组合。
39.如本文中所使用，除非上下文另有清楚指示，否则单数形式”一”及“所述”希望还包含复数形式。
40.如本文中所使用，术语“经配置”及“配置”意味着且指代所提及材料、结构、组合件或设备的大小、形状、材料组合物、定向及布置，以依预定方式促进所提及材料、结构、组合件或设备的所提及操作或性质。
41.本文中所呈现的说明并不意味着任何特定材料、结构、子结构、区、子区、装置、系统或制作阶段的实际视图，而是仅为用于描述本公开的实施例的理想化表示。
42.本文中参考截面说明描述实施例，所述截面说明是示意说明。因此，预期由于例如制造技术及/或公差所致的从说明的形状的变化。因此，本文中所描述的实施例不应被解释为受限于如所说明的特定形状或结构，而是可包含由例如制造技术引起的形状偏差。例如，被说明或描述为盒形的结构可具有粗糙及/或非线性特征。此外，所说明的锐角可经修圆。因此，图中所说明的材料、特征及结构本质上为示意性的，且其形状不希望说明材料、特征或结构的精确形状且不限制本权利要求的范围。
43.下文描述提供例如材料类型及处理状况的特定细节以提供所公开设备(例如，装置、系统)及方法的实施例的透彻描述。然而，所属领域的一般技术人员将了解，可在不采用这些特定细节的情况下实践设备及方法的实施例。实际上，可结合业界所采用的常规半导体制作技术来实践设备及方法的实施例。
44.本文中所描述的制作工艺并未形成用于处理设备(例如，装置、系统)或其结构的完整工艺流程。工艺流程的其余部分为所属领域的一般技术人员所知。因此，本文中仅描述理解本公开设备(例如，装置、系统)及方法的实施例所需的方法及结构。
45.除非上下文另有指示，否则本文中所描述的材料可通过任何合适技术来形成，包括但不限于旋涂、毯覆式涂布、化学气相沉积(“cvd”)、原子层沉积(“ald”)、等离子体增强型ald、物理气相沉积(“pvd”)(例如，溅镀)或外延生长。取决于待形成的特定材料，所属领域的一般技术人员可选择用于沉积或生长材料的技术。
46.除非上下文另有指示，否则本文中所描述的材料的移除可通过任何合适技术来完成，包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、蒸气蚀刻)、离子铣削、磨料平坦化、化学机械抛光(“cmp”)或其它已知方法。
47.现在将参考图式，其中在各处，相同元件符号指代相同组件。图式不一定按比例绘制。
48.图1到图14说明用于形成微电子装置结构的方法的各个阶段，所述微电子装置结构包含与指向相交方向的导电结构自对准的互连件。材料堆叠可经形成具有衬底102，第一导电材料104、第一牺牲材料106及硬掩模108可依序形成(例如，沉积)于衬底102上。
49.第一导电材料104可为可经减成图案化(patterned subtractively)的导电材料(例如，在移除所述材料的选择部分之前，最初形成为整块结构(monolithic structure))。
第一导电材料104可包含钨(w)、铝(al)或其它可减成图案化的导电材料或由钨(w)、铝(al)或其它可减成图案化的导电材料组成。在一些实施例中，第一导电材料104可不含铜(cu)。在其它实施例中，第一导电材料104可包含铜或由铜组成。
50.在一些实施例中，第一牺牲材料106可包含电介质材料(例如，氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、碳氮化硅、氧碳氮化硅)、另一种硅材料(例如，多晶硅(polysilicon/polycrystalline silicon)、非晶硅)、碳及/或金属氮化物中的一或多者，或由其一或多者组成。第一牺牲材料106可为一部分牺牲材料。
51.在一些实施例中，第一牺牲材料106可形成到约等于待形成的互连件的所要高度的厚度(例如，高度)。可根据设计寄生需求来定制高度，例如足够大的高度使得第一导电结构与第二导电结构之间存在足够空间以避免电容问题，但具有足够短的高度以实现互连件中的低电阻。例如，第一牺牲材料106的高度可在从约250埃(约25nm)到约1000埃(约100nm)的范围内，但考虑更矮或更高的高度。
52.硬掩模108可包含电介质材料(例如，氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、碳氮化硅、氧碳氮化硅)、金属、金属氧化物(例如，氧化铝、氧化钛)、金属氮化物或其组合，或由电介质材料(例如，氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、碳氮化硅、氧碳氮化硅)、金属、金属氧化物(例如，氧化铝、氧化钛)、金属氮化物或其组合组成。硬掩模108可经选择以具有不同于第一牺牲材料106的组合物。即，第一牺牲材料106及硬掩模108的组合物可经选择使得随后可选择性地移除硬掩模108，而大体上不移除第一牺牲材料106。
53.参考图2，接着可对第一导电材料104、第一牺牲材料106及硬掩模108进行减成图案化。减成图案化可采用至少一个材料移除工艺，其可包含光刻图案化及蚀刻动作。在一些此类实施例中，减成图案化实现节距倍增(例如，单倍节距倍增、双倍节距倍增、大于两倍的节距倍增)。在其它实施例中，可对材料进行离子铣削或(例如，如果第一导电材料104包括铜(cu)或由铜(cu)组成)通过高温减成蚀刻进行图案化。
54.图案化可形成包含第一导电结构204的细长特征部202，第一导电结构204中的每一者可界定宽度w1。细长特征部202中的每一者的第一牺牲材料106还具有宽度w1。
55.可根据设计需求来定制细长特征部202的数目及相对安置及间距。在一些实施例中，可形成离散特征部而非细长特征部。
56.接着，如图3中所说明，可用电绝缘的填充材料302填充由图2的图案化形成的开口(例如，沟槽)。填充材料302可包括选自电介质材料(例如，氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、碳氮化硅、氧碳氮化硅)及聚合材料(例如，烃基材料、含硅-碳-氧-氢的材料(silicon-carbon-oxygen-hydrogen-containing material)、氢甲基(hydrogen methyl)材料、氢倍半硅氧烷(hydrogen silsesquioxane)、甲基倍半硅氧烷(methyl silsesquionane))的材料，或由所述材料组成。填充材料302可经选择以具有不同于第一牺牲材料106的化学组合物，使得随后可选择性地移除第一牺牲材料106而大体上不移除填充材料302。
57.可通过例如沉积(例如，ald；cvd，例如等离子体增强型化学气相沉积(pe-cvd)；其组合)来形成填充材料302。在一些实施例中，使用材料的单次(例如，仅一次)沉积来形成填充材料302。在其它实施例中，使用材料的多次(例如，一次以上)沉积或不同材料的多次沉积来形成填充材料302。
58.填充材料302可经平坦化(例如，通过cmp)以提供与硬掩模108的上表面共面的填充材料302的上表面，如图3中所说明。因此，填充材料302可经形成以最初过度填充(overfill)图2的细长特征部202之间的开口(例如，沟槽)。在其中使用材料的单次(例如，仅一次)沉积形成填充材料302的实施例中，可还使用单一(例如，仅一个)平坦化动作来平坦化填充材料302。在其中使用材料的多次(例如，一次以上)沉积或不同材料的多次沉积形成填充材料302的实施例中，可使用一或多个平坦化动作来平坦化填充材料302以提供图3的结构。
59.接着，如图4中所说明，可移除硬掩模108以暴露第一牺牲材料106。可(例如，通过平坦化，例如cmp)移除硬掩模108。一些第一牺牲材料106可连同硬掩模108一起被移除。然而，无论第一牺牲材料106未与108一起被移除还是一些第一牺牲材料106与108一起被移除，仍留下足够量的第一牺牲材料以界定互连件的第一高度部分h1(i)。在一些实施例中，第一高度部分h1(i)可为互连件的最终高度的大部分。剩余第一牺牲材料106可具有与剩余填充材料302的上表面共面的上表面。
60.参考图5，接着，在第一牺牲材料106及填充材料302上(例如，直接)形成(例如，沉积)阻挡材料502。阻挡材料502包括电介质材料或由所述电介质材料组成，所述电介质材料具有经定制以允许随后移除阻挡材料502而大体上不移除第一牺牲材料106或填充材料302中的任一者的组合物。例如，阻挡材料502可包括碳化物(例如，碳化硅)及/或非晶碳或由碳化物(例如，碳化硅)及/或非晶碳组成。
61.阻挡材料502可经形成以完全覆盖图4的结构的上表面。接着，如图6中所说明，一或多个开口602经形成穿过阻挡材料502，而暴露待形成互连件之处的第一牺牲材料106的一部分。可通过在阻挡材料502上形成掩模604，且使用光刻选择性地移除在待形成互连件之处的区域中的阻挡材料502的部分而形成开口602。掩模604可仅包括光致抗蚀剂材料。在其它实施例中，掩模604可为多层硬掩模，其包括例如碳化物材料、电介质抗反射涂层(darc)材料及光致抗蚀剂材料。
62.开口602可为离散开口。如本文中所使用，术语“离散开口”意味着且包含其水平外围由另一材料(例如，另外一种材料)完全界定的开口。开口602可为其水平外围由阻挡材料502完全界定的离散开口。应认识到，在图式中将开口602说明为不具有由阻挡材料502界定的完全包围外围的情况下，这些说明是剖视截面图，其中为了原本在说明中不容易看见的材料及结构的可见性而未说明包含开口602的结构的部分。
63.阻挡材料502所形成到的厚度h2(i)可结合第一牺牲材料106的高度h1(i)一起界定待形成的互连件的总高度h(i)。在一些实施例中，阻挡材料502的厚度h2(i)可为最小的，使得第一牺牲材料106的高度h1(i)大体上界定待形成的互连件的高度。在一些实施例中，阻挡材料502可形成到实质高度，而使厚度h2(i)成为互连件的总高度h(i)的实质部分。因此，第一牺牲材料106的厚度(例如，高度h1(i))及阻挡材料502的厚度(例如，厚度h2(i))可经定制以实现互连件的所要高度。
64.开口602可经形成具有一或多个横向尺寸(例如，宽度w(b)及长度l(b))，其大于待形成的互连件的一或多个对应横向尺寸。例如，开口602可经形成具有宽度w(b)，其大于宽度w1(第一导电结构204及待形成的互连件的至少下部分两者的宽度)。在一些实施例中，开口602可暴露在第一牺牲材料106的经暴露部分旁边的一些填充材料302。因此，开口602不
必以严格精度形成，但所得互连件可与相应的第一导电结构204精确对准。
65.虽然图6中仅说明两个开口602，但可形成开口602的仅一者(例如，如果仅待形成一个互连件)，或可形成两个以上开口602，其中开口602的数目等于待形成的互连件的数目。在一些实施例中，开口602中的一或多者可与一个以上第一导电结构204重叠，使得互连件将形成为与一个以上第一导电结构204电连接。因此，可根据将由所制作的互连件提供的所要电连接来定制开口602的大小及安置。
66.掩模604可经完全移除(例如，剥离)而留下如图7中所说明的结构，其具有通过阻挡材料502的选择区的开口602，而通过开口602暴露第一牺牲材料106的选择部分。因此，如上文所论述，掩模604(图6)的组合物可经选择或以其它方式定制，以能够相对于第一牺牲材料106及填充材料302选择性地移除掩模604。
67.参考图8，接着，在阻挡材料502上方形成(例如，连续沉积)第二牺牲材料802及另一硬掩模804，从而填充及覆盖开口602。第二牺牲材料802可与由开口602暴露的第一牺牲材料106部分直接物理接触。可在形成另一硬掩模804之前平坦化第二牺牲材料802的上表面。
68.第二牺牲材料802可选自与第一牺牲材料106可选自的材料相同的材料；然而，第二牺牲材料802可选择为所述材料中不同于经选择用于第一牺牲材料106的材料的材料，其中进行选择以能够移除第二牺牲材料802而不移除第一牺牲材料106。例如，如果第一牺牲材料106是由多晶硅形成，那么第二牺牲材料802可由氧化硅形成。
69.虽然第一牺牲材料106可为一部分牺牲材料使得第一牺牲材料106的部分可保留在最终结构中，但第二牺牲材料802可为完全牺牲材料而使最终结构中未留下其任何部分(或大体上未留下其任何部分)。
70.另一硬掩模804可选自上文针对硬掩模108(图1)论述的相同材料。
71.接着，如图9中所说明，(例如，通过使用另一硬掩模804各向异性蚀刻)图案化第二牺牲材料802及另一硬掩模804以界定细长结构902，其中细长结构902中的至少一者对应于开口602中的每一者且具有宽度w2，宽度w2将界定且因此类于待形成的上第二导电结构的宽度。与在开口602内暴露的第一牺牲材料106物理接触的第二牺牲材料802的横向尺寸(例如，宽度)将界定且因此类于待形成的互连件的长度l(i)。因此，如果细长结构902经形成使得第二牺牲材料802的整个宽度w2在开口602中的相应者的横向宽度内，那么待形成的互连件的长度l(i)将等于在图案化之后第二牺牲材料802的宽度w2。但是，即使细长结构902的图案在某种程度上未理想对准，开口602的宽仍将提供实现第二牺牲材料802与第一牺牲材料106之间的充分物理接触(及因此，后续的上导电结构与待形成的互连件之间的充分物理接触)的处理裕度(processing margin)，此处理裕度大于待形成的互连件的长度l(i)。
72.细长结构902的实际长度及宽度可经定制以满足设计需求。因此，虽然图9将细长结构902说明为在纵向上沿着线y
‑‑
y终止，但在其它实施例中，细长结构902的长度可继续直到其终止而与填充材料302、阻挡材料502或其它下层材料共面。
73.为便于说明本公开的实施例的后续处理阶段，沿着图9的分段线(segment line)x
‑‑
x及y
‑‑
y截取后续处理阶段说明。因此，图10的说明是沿着图9的分段线x
‑‑
x及y
‑‑
y切割的图9的剖视图。分段线x
‑‑
x及y
‑‑
y沿着细长结构902的第二牺牲材料802的侧壁或末端通过开口602中的相应者。因此，图10说明相对于图9的此另一截面视图，但未说明来自图9中
所说明的阶段的额外制作处理。后续的图11到图21同样维持相同x
‑‑
x及y
‑‑
y剖视截面图，但说明额外制作处理，如下文论述。
74.在具有图案化到细长结构902中的第二牺牲材料802及另一硬掩模804的情况下，接着可用填充材料1102填充细长结构902之间的空间，如图11中所说明。填充材料1102可包括上文关于邻近第一导电结构204的填充材料302描述的填充材料的任何者或由所述填充材料的任何者组成，且填充材料1102可如上文关于邻近第一导电结构204的填充材料302描述般形成(例如，通过沉积及平坦化)。因此，填充材料1102的上表面与另一硬掩模804的上表面共面。在一些实施例中，填充材料1102可经选择以具有不同于邻近第一导电结构204的填充材料302的化学组合物。在其它实施例中，填充材料1102及填充材料302可具有相同化学组合物。
75.填充细长结构902之间的空间可包括：在一或多个材料沉积工艺中沉积填充材料1102。
76.接着，如图12中所说明，另一硬掩模804经移除(例如，通过平坦化，例如cmp或干式蚀刻)而使第二牺牲材料802及填充材料1102暴露。
77.接着，第二牺牲材料802(如上文所论述，其可为完全牺牲材料)可连同移除(例如，剥蚀(exhuming))由开口602暴露的第一牺牲材料106的部分一起被完全移除(例如，被剥蚀)，而形成延伸开口1302，如图13中所说明。延伸开口1302暴露填充材料1102的细长填充结构1304之间的第一导电结构204的第一导电材料104的上表面。延伸开口1302及第一导电材料104的经暴露部分包含第一导电结构204的整个宽度w1，这是因为第一牺牲材料106及第一导电结构204在一起被图案化。邻近延伸开口1302的口，延伸开口1302具有等于开口602的宽度w(b)(图6)的宽度。然而，延伸开口1302的口并未共享开口602的长度l(b)(图6)，这是因为延伸开口1302的长度l(i)是由第二牺牲材料802的细长结构902(图9)所界定的宽度w2界定且等于宽度w2。最后，延伸开口1302具有深度h，深度h等于待形成的互连件的高度外加待形成的上导电结构的高度。
78.延伸开口1302有效地界定负空间模具，如图14中所说明，将一或多个其它导电材料1402形成(例如，沉积)于所述负空间模具中以制作第二导电结构1404及互连件1406。因此，其它导电材料1402可通过双镶嵌工艺形成，但其它导电材料1402延伸到连同第一导电结构204的第一导电材料104一起图案化的较低材料层级中。互连件1406具有等于或大体上等于第一牺牲材料106的高度h1(i)(图6)外加阻挡材料502的厚度h2(i)(图6)的总高度h(i)。
79.在一些实施例中，其它导电材料1402可以一或多个导电材料的一个沉积动作形成，所述一或多个导电材料可相同于或不同于第一导电结构204的第一导电材料104的导电材料。然而，因为其它导电材料1402是通过双镶嵌工艺形成，所以甚至难以图案化的导电材料(例如铜(cu))还可包含于其它导电材料1402中。
80.其它导电材料1402可经形成以过度填充延伸开口1302且接着可经受平坦化(例如，cmp)以平坦化微电子装置结构1400的上表面，而使其它导电材料1402的上表面与填充材料1102的上表面共面，且形成穿过细长填充结构1304的填充材料1102彼此间隔的第二导电结构1404。
81.在一些实施例中，在形成其它导电材料1402的主导电材料之前，可在延伸开口
1302(图13)内保形地形成势垒、晶种及/或成核材料。因此，其它导电材料1402可包含势垒材料及/或晶种材料。例如，在一些实施例中，其它导电材料1402包括铜(cu)作为主(例如，大部分)导电材料，在铜(cu)经形成以填充延伸开口1302的其余部分之前，可沿着界定延伸开口1302(图13)的表面保形地形成(例如，沉积)势垒材料(例如，氮化物，例如氮化钽、氮化钛及/或氮化钨；含硅的势垒材料；或此类势垒材料的组合，例如不同势垒材料的双层)。此势垒材料还可用作晶种材料而促进在晶种材料上保形地生长铜(cu)以填充延伸开口1302。作为另一实例，在一些实施例中，其它导电材料1402可包括钨作为主导电材料，其具有首先形成的成核层以促进钨的附着。
82.形成其它导电材料1402以填充延伸开口1302(图13)一体地形成第二导电结构1404与互连件1406；因此，互连件1406与第二导电结构1404自对准。第二导电结构1404还与第一导电结构204自对准，这是因为互连件1406的至少一个横向尺寸(例如，宽度w(i))是通过以宽度w1(其于w(i))形成第一导电结构204的减成图案化来界定。即，互连件1406仅形成于第一导电结构204与第二导电结构1404的重叠区域之间的体积内。因此，互连件1406中的每一者的水平截面区域与其中第一导电结构204及第二导电结构1404彼此重叠(例如，竖直重叠)的区域相同。因此，如图14中可见，互连件1406的每一对竖直侧壁可与第一导电结构204及第二导电结构1404的一对对应竖直侧壁对准(例如，与其共面)。例如，与x轴(在图14中通过箭头x指示)相交的互连件1406的竖直侧壁同与x轴相交的第一导电结构204的竖直侧壁共面；而且，与y轴(在图14中通过箭头y指示)相交的互连件1406的竖直侧壁同与y轴相交的第二导电结构1404的竖直侧壁共面。因为，互连件1406可特性化为与第一导电结构204及第二导电结构1404“完美对准”，因为互连件1406可未悬伸或横向延伸超过第一导电结构204的侧壁，且可未悬伸或横向延伸超过第二导电结构1404的侧壁。
83.因此，本公开公开一种形成微电子装置结构的方法。所述方法包括图案化第一导电材料及第一牺牲材料以形成包括第一导电结构的至少一个第一特征部。形成邻近所述至少一个第一特征部的电介质材料。在所述第一牺牲材料及所述电介质材料上形成另一电介质材料。形成穿过所述另一电介质材料的至少一个开口以暴露所述第一牺牲材料的至少一个部分。在所述另一电介质材料及由所述至少一个开口暴露的所述第一牺牲材料的所述至少一个部分上形成第二牺牲材料。图案化所述第二牺牲材料以形成至少一个第二特征部。形成邻近所述至少一个第二特征部的额外电介质材料。移除所述第二牺牲材料及所述第一牺牲材料的所述至少一个部分以形成在其中暴露所述第一导电材料的至少一个部分的延伸开口。接着，用第二导电材料填充所述延伸开口以在所述延伸开口中的每一者中形成至少一个互连件。
84.图14还说明包含与下导电结构(例如，第一导电结构204)及上导电结构(例如，第二导电结构1404)两者自对准的互连件1406的微电子装置结构1400，其中经互连的导电结构指向相交方向。例如，第一导电结构204被说明为沿着y轴(通过箭头y指示)指向，而第二导电结构1404被说明为沿着x轴(通过箭头x指示)指向。换句话说，相应导电结构的细长长度是非共线的。通过使用上文所论述的方法形成微电子装置结构1400，可仅在第一导电结构204及第二导电结构1404彼此竖直重叠之处形成互连件1406，如果此重叠区与阻挡材料502中的开口602(图6)中的一者重合。在阻挡材料502介入于第一导电结构204及第二导电结构1404的重叠区之间之处，未形成互连件。因此，阻挡材料502的图案化实现互连件1406
的位置的选择，且前述制作方法实现互连件1406与第一导电结构204及第二导电结构1404两者的自对准。
85.在微电子装置结构1400中，互连件1406中的每一者的下部分安置于第一牺牲材料106的剩余部分的段之间，所述段界定与第一导电结构204相同的宽度w1。
86.在一些实施例中，微电子装置结构1400在第一导电材料104与其它导电材料1402的重叠部分之间(例如，在垂直方向上在其间)，至少在不存在互连件1406中的一者之处包含阻挡材料502及第一牺牲材料106的至少一部分。在第一牺牲材料106与第一导电材料104重叠之处，材料可具有共面的竖直侧壁。
87.因此，本公开公开一种包括在下导电结构与上导电结构之间的互连件的微电子装置。所述互连件仅占据所述下导电结构与所述上导电结构之间所述下导电结构及所述上导电结构彼此竖直重叠的体积。所述互连件延伸穿过电介质材料。
88.虽然图14的微电子装置结构1400仅说明经互连导电结构的两个层级(例如，第一导电结构204的下导电结构及第二导电结构1404的上导电结构)，但本公开的方法还可经调适以形成具有经互连导电结构的两个以上层级的微电子装置结构，其包含与上方及下方的一对相应第二导电结构自对准的多个互连件。此方法可通过移除(例如，通过蚀刻)其它导电材料1402的一部分以使其它导电材料1402相对于填充材料1102凹入(如图15中所说明)而从图14中所说明的制作阶段而继续。在凹入细长特征部1502中结构化剩余的其它导电材料1402使其具有在其它导电材料1402上方及填充材料1102的侧壁之间的凹部1504。
89.接着，可通过形成(例如，沉积)额外量的第一牺牲材料106(或上文关于第一导电材料104上的第一牺牲材料106论述的材料的另一部分牺牲材料，只要所述选定牺牲材料经调配以可相对于填充材料1102选择性地移除)而填充凹部1504。在一些实施例中，额外量的第一牺牲材料106可经形成以最初过度填充凹部1504，且接着经平坦化(例如，通过cmp)以暴露通过第一牺牲材料106的填充材料1102。图16中所说明的所得结构基本上提供与图3的处理阶段类似的处理阶段，其中额外量的第一牺牲材料106界定匹配第一牺牲材料106形成于其上的第二导电结构1602的其它导电材料1402的图案的图案。然而，虽然第一导电结构204上的第一牺牲材料106是连同第一导电材料104一起减成图案化，但第二导电结构1062上的第一牺牲材料106是加成形成(例如，通过双镶嵌工艺)于由凹部1504界定的负空间内。
90.参考图17且类似于图5到图7的处理阶段，接着，阻挡材料502的另一结构可形成于图16的结构上，而覆盖第二导电结构1602上的第一牺牲材料106且覆盖第二导电结构1602之间的填充材料1102。接着，一或多个额外开口602可在待形成额外互连件之处经形成(例如，经蚀刻)通过阻挡材料502。一或多个额外开口602暴露第一牺牲材料106的至少一个部分及视情况填充材料1102的部分。正如形成于第一导电结构204(图7)上方的开口602，在一些实施例中，如果期望通过互连件到一个以上的第二导电结构1602的电连接，那么形成于第二导电结构1602上方的开口602可经定大小且经定位以形成连接到一个以上的第二导电结构1602的互连件。因此，开口602的大小及定位(无论在第一导电结构204上方还是在第二导电结构1602上方等)可经定制以视需要在一个在上方且一个在下方的对导电结构之间；在下方的一个导电结构与上方的多个导电结构之间；在下方的多个导电结构与上方的一个导电结构之间；或在下方的多个导电结构与上方的多个导电结构之间提供电连接。
91.参考图18且类似于图8到图10的处理阶段，接着，额外量的第二牺牲材料802(或上
文关于第二牺牲材料802论述的材料的另一完全牺牲材料，其稍后通过第二导电结构1602的其它导电材料1402取代)及另一硬掩模804的另一部分可经形成(例如，经沉积)且经图案化以界定宽度w3，宽度w3界定且因此类于待形成的额外互连件的宽度w(i2)。第二牺牲材料802可与一或多个开口602中的第一牺牲材料106直接物理接触。
92.参考图19且类似于图11及图12的处理阶段，额外量的填充材料302(或上文关于邻近第一导电结构204的填充材料302论述的材料的另一填充材料)可经形成(例如，经沉积且经平坦化)以填充邻近经图案化第二牺牲材料802的空间。
93.参考图20且类似于图13的处理阶段，第二牺牲材料802可经移除(例如，经蚀刻)而留下延伸开口1302，延伸开口1302暴露其它导电材料1402的上表面的一部分以及开口602的一部分及阻挡材料502的一部分。
94.参考图21且类似于图14的处理阶段，接着，可用其它导电材料1402(其可具有与第二导电结构1602的其它导电材料1402大体上相同的材料组合物或不同于其材料组合物)填充延伸开口1302(图20)，以形成与额外互连件2104一体形成的第三导电结构2102，额外互连件2104与由图20的延伸开口1302暴露的第二导电结构1602的其它导电材料1402的部分物理接触。
95.额外互连件2104与第二导电结构1602及第三导电结构2102两者自对准。额外互连件2104具有：宽度w(i2)，其是由额外互连件2104的宽度w3界定且等于宽度w3；长度l(i)，其是由第二导电结构1602的宽度w2界定且等于宽度w2；及高度h(i2)，其是由形成于图15的凹部1504中的第一牺牲材料106的厚度外加形成于第二导电结构1602上(例如，上方)的阻挡材料502的厚度界定且等于形成于图15的凹部1504中的第一牺牲材料106的厚度外加形成于第二导电结构1602上(例如，上方)的阻挡材料502的厚度。额外互连件2104具有与第二导电结构1602及第三导电结构2102的对应竖直侧壁对共面的竖直侧壁对，而不具有悬伸部分。
96.因此，本公开公开一种形成微电子装置结构的方法。减成形成细长特征部，且所述细长特征部包括在第一导电结构上的第一牺牲材料。在所述第一牺牲材料上形成电介质材料。形成穿过所述电介质材料的开口以暴露所述第一牺牲材料的一部分。在所述开口中所述第一牺牲材料的所述部分上形成第二牺牲材料。图案化所述第二牺牲材料以形成另一细长特征部。形成邻近所述另一细长特征部的另一电介质材料。移除所述第二牺牲材料及所述第一牺牲材料的所述部分以形成暴露所述第一导电结构的一部分的另一开口。在所述另一开口中所述第一导电结构的所述部分上加成形成至少一个第二导电材料，以形成与物理接触所述第一导电结构的互连件一体形成的第二导电结构。
97.图21还说明包含与导电结构的多个层级自对准的多个互连件的微电子装置结构2100，其中每一层级布置在与至少另一层级的导电结构的方向相交的方向上。例如，如图21中所说明，第一导电结构204及第三导电结构2102沿着y轴(通过箭头y指示)指向，而第二导电结构1602沿着x轴(通过箭头x指示)指向。虽然图21的相交方向被说明为大体上垂直，但在其它实施例中，如果在x-y平面上界定，那么相交方向可成锐角或钝角。但是，互连件1406及额外互连件2104是通过本公开的实施例以其与上方及下方的导电结构自对准的方式形成，而仅形成于导电结构竖直重叠之处，且只要阻挡材料502未介入(例如，归因于选择性形成的开口602)即可。
98.本公开的实施例还可用于形成具有与指向共线方向的导电结构自对准的互连件的微电子装置。例如，参考图22，第一导电材料104及第一牺牲材料106可经形成且经减成图案化以形成至少一个导电结构2202、形成于第一导电材料104的相邻特征部之间的空间中的填充材料302，及经形成且经选择性地蚀刻以在想要互连件之处形成开口602的阻挡材料502(类似于图1到图7的制作阶段)。
99.参考图23，可在阻挡材料502上方及开口602中形成第二牺牲材料802，且接着在用填充材料1102填充空的空间之前图案化第二牺牲材料802(类似于图8到图12的制作阶段)。然而，在此实施例中，第二牺牲材料802经图案化以界定与第一牺牲材料106及第一导电材料104的长度的方向共线指向的长度。例如，第一导电材料104、第一牺牲材料106及第二牺牲材料802可全部经图案化以形成沿着y轴指向的细长结构。
100.正如上文所论述的实施例，第一牺牲材料106的厚度及阻挡材料502的厚度h2(i)界定待形成的互连件的高度h(i)。
101.类似于图13的制作阶段，如图24中所说明，接着，可连同由一或多个开口602暴露的第一牺牲材料106的部分一起完全移除(例如，剥蚀)第二牺牲材料802，而留下暴露第一导电材料104的一部分的延伸开口2402。延伸开口2402具有由第一导电材料104(及第一牺牲材料106)的宽度界定且等于所述宽度的宽度w1，宽度w1还界定待形成的互连件的宽度w(i)。延伸开口2402具有界定且等于待形成的互连件的高度的深度h(i)。
102.接着，如图25中所说明(且类似于图14的制作阶段)，可由其它导电材料1402填充延伸开口2402以一体地形成第二导电结构2502与互连件2504。
103.如图25中所说明，微电子装置结构2500包含共线指向的导电结构之间的互连件2504。互连件2504的宽度w(i)是由与一或多个开口602中的每一者内的第一牺牲材料106竖直重叠的第二牺牲材料802的宽度界定。在其中第二牺牲材料802经图案化以与开口602中的相应者内的第一牺牲材料106(及第一导电材料104)的图案完美对准(例如图23中所说明)的实施例中，互连件2504的宽度w(i)等于第一导电材料104及第二导电结构2502两者的宽度w1。然而，如果第二牺牲材料802的图案已从第一牺牲材料106(及第一导电材料104)的图案稍微偏移，那么互连件2504的宽度w(i)将更窄，但尽管如此仍与第一导电材料104及第二导电结构2502自对准。
104.归因于第一导电材料104及第二导电结构2502是共线地指向，在此实施例中，互连件2504的长度l(i)不仅由第一导电材料104或第二导电结构2502中的任一者的长度或宽度界定，而且由开口602中的相应者的长度界定。因此，所形成的开口602越长，那么第一导电结构2202将越宽。因此，可根据互连件2504的长度l(i)的设计需求来定制开口602的长度。
105.因此，本公开还公开一种微电子装置结构。所述微电子装置结构包括与第二导电结构竖直重叠的第一导电结构。互连件与所述第二导电结构成一体且直接安置于所述第一导电结构与所述第二导电结构之间。所述互连件包括与所述第一导电结构的至少一个竖直侧壁共面的至少一个竖直侧壁。所述互连件的至少另一竖直侧壁与所述第二导电结构的至少一个竖直侧壁共面。电介质材料在所述第一导电结构与所述第二导电结构之间。所述电介质材料界定至少一个开口，所述互连件延伸穿过所述至少一个开口。
106.图26展示根据本公开的实施例的系统2600的框图，系统2600包含存储器2602，存储器2602包含电互连的导电结构的多个层级。存储器2602的架构及结构可包含根据本公开
的实施例的图14的微电子装置结构1400、图21的微电子装置结构2100及/或图25的微电子装置结构2500，且可根据上文参考图1到图25描述的方法中的一或多者制作。
107.系统2600可包含可操作地耦合到存储器2602的控制器2604。系统2600还可包含另一电子设备2606及一或多个外围装置2608。在一些实施例中，另一电子设备2606可包含根据本公开的实施例的图14的微电子装置结构1400、图21的微电子装置结构2100及/或图25的微电子装置结构2500中的一或多者，且可根据上文所描述的方法中的一或多者制作。控制器2604、存储器2602、另一电子设备2606及外围装置2608中的一或多者可呈一或多个集成圈(ic)的形式。
108.总线2610提供系统2600的各种组件之间及/或当中的导电性及可操作通信。总线2610可包含各自独立配置的地址总线、数据总线及控制总线。替代地，总线2610可使用导电线来提供可通过控制器2604调节其使用的地址、数据或控制中的一或多者。控制器2604可呈一或多个处理器的形式。
109.另一电子设备2606可包含额外存储器(例如，具有根据本公开的实施例的图14的微电子装置结构1400、图21的微电子装置结构2100及/或图25的微电子装置结构2500中的一或多者，且可根据上文所描述的方法中的一或多者制作)存储器2602及/或另一电子设备2606的其它存储器结构可配置为例如3d nand、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、同步图形随机存取存储器(sgram)、双倍数据速率动态ram(ddr)、双倍数据速率sdram及/或基于磁性的存储器(例如，自旋转移力矩磁性ram(stt-mram))的架构。
110.外围装置2608可包含可结合控制器2604一起操作的显示器、成像装置、打印装置、无线装置、额外存储存储器及/或控制装置。
111.系统2600可包含例如光纤系统或装置、电光系统或装置、光学系统或装置、成像系统或装置及信息处置系统或装置(例如，无线系统或装置、电信系统或装置及计算机)。
112.因此，公开一种系统，其包括至少一个微电子装置结构、至少一个处理器及至少一个外围装置。所述至少一个微电子装置结构包括在下导电结构与上导电结构之间的至少一个互连件。所述至少一个互连件延伸穿过电介质材料中的离散开口。所述互连件的水平截面区域是其中所述上导电结构与所述下导电结构竖直重叠的区域。所述至少一个处理器与所述至少一个微电子装置结构可操作地通信。所述至少一个外围装置与所述至少一个处理器可操作地通信。
113.非限制性实例实施例可包含单独或组合的以下实施例：
114.实施例1：一种形成微电子装置的方法，所述方法包括：图案化第一导电材料及第一牺牲材料以形成包括第一导电结构的至少一个第一特征部；形成邻近所述至少一个第一特征部的电介质材料；在所述第一牺牲材料及所述电介质材料上形成另一电介质材料；形成穿过所述另一电介质材料的至少一个开口以暴露所述第一牺牲材料的至少一个部分；在所述另一电介质材料及由所述至少一个开口暴露的所述第一牺牲材料的所述至少一个部分上形成第二牺牲材料；图案化所述第二牺牲材料以形成至少一个第二特征部；形成邻近所述至少一个第二特征部的额外电介质材料；移除所述第二牺牲材料及所述第一牺牲材料的所述至少一个部分以形成在其中暴露所述第一导电材料的至少一个部分的延伸开口；及用第二导电材料填充所述延伸开口以在所述延伸开口中的每一者中形成至少一个互连件。
115.实施例2：根据实施例1所述的方法，其中移除所述第二牺牲材料及所述第一牺牲材料的所述至少一个部分包括：完全移除所述第二牺牲材料；及移除所述第一牺牲材料的所述至少一个部分同时留下邻近所述另一电介质材料的所述第一牺牲材料的至少另一部分。
116.实施例3：根据实施例1及2中任一实施例所述的方法，其中图案化所述第一导电材料及所述第一牺牲材料包括：形成沿着第一轴指向的细长特征部。
117.实施例4：根据实施例3所述的方法，其中图案化所述第二牺牲材料包括：形成沿着与所述第一轴非共线的第二轴指向的另一细长特征部。
118.实施例5：根据实施例3所述的方法，其中图案化所述第二牺牲材料包括：形成沿着与所述第一轴共线的第二轴指向的另一细长特征部。
119.实施例6：根据实施例1到5中任一实施例所述的方法，其进一步包括将所述至少一个互连件形成到等于所述第一牺牲材料的高度外加所述另一电介质材料的厚度的高度。
120.实施例7：根据实施例1到6中任一实施例所述的方法，其中形成穿过所述另一电介质材料的至少一个开口包括：形成穿过所述另一电介质材料的至少一个离散开口。
121.实施例8：根据实施例1到7中任一实施例所述的方法，其中用所述第二导电材料填充所述延伸开口包括：形成所述第二导电材料以包括：势垒材料、晶种材料及成核材料中的一或多者；及在所述势垒材料、所述晶种材料及所述成核材料中的一或多者上的至少另一导电材料。
122.实施例9：根据实施例及1到8中任一实施例所述的方法，其进一步包括在图案化所述第一导电材料及所述第一牺牲材料之前，形成所述第一导电材料的区以覆盖衬底，所述第一导电材料不含铜。
123.实施例10：根据实施例9所述的方法，其中形成所述第二导电材料以填充所述延伸开口包括：在所述延伸开口内形成铜。
124.实施例11：一种微电子装置，其包括：互连件，其在下导电结构与上导电结构之间，所述互连件仅占据所述下导电结构与所述上导电结构之间所述下导电结构及所述上导电结构彼此竖直重叠的体积；及电介质材料，所述互连件延伸穿过所述电介质材料。
125.实施例12：根据实施例11所述的微电子装置，其中所述互连件与所述上导电结构一体地形成。
126.实施例13：根据实施例11及12中任一实施例所述的微电子装置，其中所述互连件的下部分安置于具有等于所述下导电结构的宽度的宽度的一部分牺牲材料的段之间。
127.实施例14：根据实施例11到13中任一实施例所述的微电子装置，其中所述互连件延伸穿过形成于所述电介质材料中的离散开口。
128.实施例15：根据实施例14所述的微电子装置，其中所述离散开口的宽度大于所述互连件的宽度。
129.实施例16：根据实施例14及15中任一实施例所述的微电子装置，其中所述离散开口的长度大于所述互连件的长度。
130.实施例17：根据实施例14及15中任一实施例所述的微电子装置，其中所述离散开口的长度等于所述互连件的长度。
131.实施例18：一种形成微电子装置的方法，所述方法包括：在第一导电结构上减成形
成包括第一牺牲材料的细长特征部；在所述第一牺牲材料上形成电介质材料；形成穿过所述电介质材料的第一开口以暴露所述第一牺牲材料的一部分；在所述第一开口中所述第一牺牲材料的所述部分上形成第二牺牲材料；图案化所述第二牺牲材料以形成另一细长特征部；形成邻近所述另一细长特征部的另一电介质材料；移除所述第二牺牲材料及所述第一牺牲材料的所述部分以形成暴露所述第一导电结构的一部分的第二开口；及在所述第二开口中所述第一导电结构的所述部分上加成形成至少一个第二导电材料，以形成与物理接触所述第一导电结构的互连件一体形成的第二导电结构。
132.实施例19：根据实施例18所述的方法，其进一步包括：使所述第二导电材料相对于所述另一电介质材料凹入以形成凹部；及在所述凹部中形成第三牺牲材料。
133.实施例20：根据实施例19所述的方法，其进一步包括：在所述第三牺牲材料上形成所述电介质材料；形成穿过所述电介质材料的第三开口以暴露所述第三牺牲材料的一部分；在所述第三开口中所述第三牺牲材料的所述部分上形成第四牺牲材料；图案化所述第四牺牲材料以形成额外细长特征部；形成邻近所述额外细长特征部的所述另一电介质材料；移除所述第四牺牲材料及所述第三牺牲材料的所述部分以形成暴露所述第二导电结构的一部分的第四开口；及在所述第四开口中所述第二导电结构的所述部分上加成形成至少一个第三导电材料，以形成与物理接触所述第二导电结构的另一互连件一体形成的第三导电结构。
134.实施例21：一种微电子装置，其包括：第一导电结构，其与第二导电结构竖直重叠；互连件，其与所述第二导电结构成一体且直接安置于所述第一导电结构与所述第二导电结构之间，所述互连件包括：与所述第一导电结构的至少一个竖直侧壁共面的至少一个竖直侧壁；及与所述第二导电结构的至少一个竖直侧壁共面的至少另一竖直侧壁；及电介质材料，其在所述第一导电结构与所述第二导电结构之间，所述电介质材料界定至少一个开口，所述互连件延伸穿过所述至少一个开口。
135.实施例22：根据实施例21所述的微电子装置，其进一步包括：第三导电结构，其与所述第二导电结构竖直重叠；另一互连件，其与所述第三导电结构成一体且直接安置于所述第二导电结构与所述第三导电结构之间，所述另一互连件仅安置于其中所述第三导电结构与所述第二导电结构重叠的区域中；及另一电介质材料，其在所述第二导电结构与所述第三导电结构之间，所述另一电介质材料界定至少另一开口，所述另一互连件延伸穿过所述至少另一开口。
136.实施例23：根据实施例22所述的微电子装置，其中所述第三导电结构与所述第一导电结构共线地指向，但未与所述第二导电结构共线地指向。
137.实施例24：一种系统，其包括：至少一个微电子装置，其包括在下导电结构与上导电结构之间且延伸穿过电介质材料中的离散开口的至少一个互连件，所述互连件的水平截面区域是其中所述上导电结构与所述下导电结构竖直重叠的区域；至少一个处理器，其与所述至少一个微电子装置可操作地通信；及至少一个外围装置，其与所述至少一个处理器可操作地通信。
138.实施例25：根据实施例24所述的系统，其中：所述上导电结构与所述下导电结构完全重叠，所述互连件具有等于所述上导电结构的宽度及所述下导电结构的宽度的宽度，及所述互连件的所述水平截面区域具有所述离散开口的长度，所述互连件具有等于所述离散
开口的所述长度的长度。
139.实施例26：根据实施例24所述的系统，其中所述上导电结构与所述下导电结构部分重叠，所述离散开口具有大于所述互连件的所述水平截面区域的区域。
140.虽然所公开的结构、设备、系统及方法易有其实施方案中的各种修改及替代形式，但已在图式中通过实例展示且已在本文中详细描述特定实施例。然而，本公开并不希望限于所公开的特定形式。而是，本公开涵盖落在如由下文所附权利要求书及其合法等效物定义的本公开的范围内的所有修改、组合、等效物、变化及替代例。