一种CWD时频分析实现方法

一种cwd时频分析实现方法
技术领域
1.本发明属于信号分析技术领域，适用于对雷达信号等非平稳信号的时频分析，更具体地，涉及一种cwd时频分析实现方法。


背景技术：

2.为了提高对雷达信号等非平稳信号的分析能力，目前主流的做法是采用基于时频分布的分析方法，使用时间和频率的联合分布函数来描述非平稳信号频率和时间之间的变化关系。现有的时频分析方法主要分为两类：线性法和非线性法。线性法的典型代表有短时傅里变换(stft)、小波分析(wf)等。非线性法的典型代表有wigner-ville分布(wvd)和choi-williams分布(cwd)。其中cwd时频分析在所有未经处理的cohen类分布中，具有交叉项干扰最小的特点，对像雷达信号等非平稳信号具有较强的分析能力，因此在很多应用场景中都使用cwd时频分析的方法来获取非平稳信号的时频分布。
3.虽然cwd时频分析方法能够提高对非平稳信号的分析能力，但是需要对非平稳信号进行二维的分布计算，计算量庞大，当使用软件对其进行计算时，耗时较长。对于在实时性要求不高的场景下没有问题，但是像在电子侦察中，对雷达信号的分析，计算时长就显得至关重要。因此为了缩短计算时间，提高计算速度，有必要发明一种cwd时频分析实现方法来加快计算速度。


技术实现要素：

4.针对cwd时频分析方法，软件计算时间较长的问题，本发明提供了一种cwd时频分析实现方法，在fpga中搭建数字电路，使用硬件电路完成cwd时频分析的计算，提高计算速度，缩短计算时间，满足对实时性要求较高的应用场景时的需求。
5.为了实现上述目的，采用以下技术方案：
6.一种cwd时频分析实现方法，其特征在于，包括步骤：
7.1)获取输入信号，对输入信号进行缓存；
8.2)把把缓存的信号进行串并转换；
9.3)对串并转换后的数据进行预处理；
10.4)对预处理后的数据进行离散傅里叶变换dft；
11.其中，优选地，信号缓存采用以下方法：
12.把信号缓存的输入信号记为x(t)，把输入信号x(t)的长度记为i，输入信号x(i)的位宽记为n，利用fpga中block ram(随机存储器：random access memory)资源，建立1个位宽为n且深度为i的ram用于对输入信号x(t)的缓存。
13.其中，优选地，串并转换采用以下方法：
14.根据cwd时频变化算法的需求，计算一次dft运算时，数据预处理需要用到输入信号x(t)中的数据个数记为l，数据预处理需要同时对l中的多个数据进行同时读取；利用fpga中的触发器资源，生成1个位宽为n且长度为l的移位寄存器，共需要n*l个触发器；将
fpga中ram内的数据串行依次输入到移位寄存器中，实现串并转换，实现同时对多个数据进行读取。
15.优选地，数据预处理采用公式(1)：
[0016][0017]
其中，为预处理的核函数，wm(μ)和wn(τ)是长度分别为m和n的窗函数；在fpga中，对式(1)计算时，将核函数、wm(μ)和wm(τ)窗函数的值存入到rom内，计算过程中，通过查找rom来获取相应的值。
[0018]
为了节省空间，数据预处理时，先将核函数和wm(μ)窗函数预先在软件上进行计算，然后对其结果进行量化，把量化后的值存入只读储存器rom(read-only memory)中。式(1)中的其它运算，例如复乘、取共轭和累加等在fpga中完成。并且，为了加快计算速度，对式(1)在fpga中做多路并行运算。
[0019]
优选地，所述dft采用公式(2)：
[0020][0021]
其中s(t,n)为采用公式(1)数据预处理后的结果。
[0022]
由式(2)可知，对公式(1)数据预处理后的结果做dft，并对dft的运算结果在频域做2倍的收缩即可得到信号x(t)在t时刻的瞬时频率，进而获得x(t)在整个分析时间段的时频分布情况。
[0023]
进一步地，fpga实现时，dft可以使用快速算法快速傅里叶变换fft(fast fourier transform)，并调用fft ip核进行运算。且根据实际需要，可以使用多个fft ip核(intellectual property core)来并行实现dft，进一步提高cwd时频分析的运算速度。
[0024]
由式(2)可知，计算一次dft，需要预先计算n次s(t,n)，而又由式(1)可知，当n＝-n
′
时，其中n
′
为(0，n/2]内的整数，s(t,n)＝s
*
(t,n
′
)，其中s
*
(t,n
′
)表示s(t,n
′
)的复共轭。因此，数据预处理计算次数可以减少1倍，达到数据预处理简化运算的目的，提高运算速度。
[0025]
本发明所述cwd时频分析实现方法，提供了一种使用fpga硬件来计算雷达信号等非平稳信号时频分布的计算方法。与软件计算的方式相比，本发明在计算速度上有明显的优势，在单个fft ip核运算的情况下，对长度i为2048的x(t)非平稳信号做时频分析，只需要2048*2048个系统时钟周期，当系统频率为245.76mhz时，总耗时为0.0171秒，大大提高了计算速度。
[0026]
本发明适用于电子侦察等其他对实时性要求较高，且需要获取非平稳信号时频分布的嵌入式系统中。
附图说明
[0027]
图1是本发明实施例的cwd时频分析实现方法流程图；
[0028]
图2是本发明实施例的串并转换电路图；
[0029]
图3是本发明实施例的数据预处理电路图；
具体实施方式
[0030]
为了充分阐述本发明的目的、技术内容及优点，以下结合附图及实施例，对本发明进行详细的介绍和说明。应当理解，此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。
[0031]
本发明提供一种cwd时频分析实现方法，用于解决软件计算非平稳信号时频分布耗时长的问题，提高时频分析算法的实时性，满足电子侦察等其他对实时性要求较高，且需要获取非平稳信号时频分布场景下的需求。
[0032]
参考图1，本发明实施例提供的cwd时频分析实现方法包括信号缓存、串并转换、数据预处理和dft，共4个步骤。各个步骤的优选实现方法如下：
[0033]
(1)信号缓存的实现方法：
[0034]
为了便于后续的计算，需要先把输入信号在fpga中进行缓存。把信号缓存的输入信号记为x(t)，把输入信号x(t)的长度记为i，输入信号x(i)的位宽记为n，利用fpga中块ram资源，建立1个位宽为n且深度为i的ram用于对输入信号x(t)的缓存。
[0035]
为了更好的阐述本发明，在本发明实施例中，输入信号x(t)的长度i取2048，输入信号x(i)的位宽记n取16，因此在fpga中例化了一个大小为32k的ram，用于信号缓存。
[0036]
(2)串并转换的实现方法：
[0037]
根据cwd时频变化算法的需求，计算一次dft运算时，数据预处理需要用到输入信号x(t)中的数据个数记为l，数据预处理需要同时对l中的多个数据进行同时读取。利用fpga中的触发器资源，生成1个位宽为n且长度为l的移位寄存器，共需要n*l个触发器。将上述信号缓存中ram内的数据串行依次输入到移位寄存器中，实现串并转换，可实现同时对多个数据进行读取。
[0038]
为了更好的阐述本发明，在本发明实施例中，根据预先设定的参数，l取171，n取16。串并转换电路图如图2所示。
[0039]
(3)数据预处理的实现方法：
[0040][0041]
上式(1)为数据预处理的计算公式。其中：为预处理的核函数，wm(μ)和wn(τ)是长度分别为m和n的窗函数。在fpga中，对式(1)计算时，将核函数、wm(μ)和wn(τ)窗函数的值存入到rom内，计算过程中，通过查找rom来获取相应的值。并为了节省空间，实现时，先将核函数和wm(μ)窗函数预先在软件上进行计算，然后对其结果进行量化，把量化后的值存入rom中。式(5)中的其他运算，例如复乘、取共轭和累加等在fpga中完成。并且为了加快计算速度，可利用发明内容中提到的数据预处理简化运算方法对数据预处理计算进行加速，还可对式(1)在fpga中做多路并行运算，再一次的提高计算速度。
[0042]
为了更好的阐述本发明，在本发明实施例中，wm(μ)和wn(τ)窗函数选取的都为海明窗，窗长分别为m＝51,n＝121，缩放因子σ为2.5，且rom内的值量化位宽为7bit，并且为了加快计算速度，利用发明内容中提到的数据预处理简化运算方法对数据预处理计算进行加速，还对式(1)在fpga中做2路并行运算，进一步提高计算速度。数据预处理计算电路如图3所示。
[0043]
(4)dft的实现方法：
[0044][0045]
上式(2)为dft的计算公式。其中s(t,n)为上述数据预处理后的结果。由式(2)可知，对数据预处理后的结果做dft，并对dft的运算结果在频域做2倍的收缩即可得到信号x(t)在t时刻的瞬时频率，进而获得x(t)在整个分析时间段的时频分布情况。fpga实现时，dft可以使用快速算法fft，并调用fft ip核进行运算。且根据实际需要，可以使用多个fft ip核来并行实现dft，进一步提高cwd时频分析的运算速度。在本发明实施例中，只使用了1个fft ip核来实现dft。
[0046]
需要说明的是，以上所述具体实施例只是本发明的一个举例而已，目的是为了更进一步的阐述本发明的目的、技术内容及优点，让大家更容易理解本发明的内容，并不用于限制本发明。本发明的保护范围阐明于所附权利要求书中，凡是在本发明的宗旨之内做的任何显而易见的修改、等同替换和改进等，均应归于本发明的保护范围之内。