超级结沟槽栅MOSFET及其制备方法与流程

超级结沟槽栅mosfet及其制备方法
技术领域
1.本技术涉及mosfet器件的制造技术领域，具体涉及一种超级结沟槽栅mosfet及其制备方法。


背景技术：

2.沟槽栅mosfet器件广泛用于功率转换电路，常用于功率开关器件。沟槽栅的导通电阻(rsp)和击穿电压(bv)是其重要的参数指标之一，获得更高的击穿电压，更低的rsp可以提高产品的竞争力。为了改善中高压(50v～200v)沟槽栅的导通电阻，超级结-沟槽栅mosfet概念被提了出来。
3.以n沟道沟槽栅为例，高掺杂衬底上形成有外延层，外延层中形成有沟槽栅，沟槽栅和外延层之间形成有栅介质层，沟槽栅两侧形成有辅助漂移区耗尽的p型离子注入区(p-pillar)，为了改善超级结-沟槽栅mosfet器件的特性，目前会将所述p-pillar的底端尽可能得靠近高掺杂的衬底，这样可使得整个外延层的浓度提高。
4.但是通过离子注入工艺形成的p-pillar，由于高能p型离子注入需要很厚(3000kev的p型离子需要5um)的光刻胶/硬质掩膜，因此对于小尺寸的原胞(cell)，高能注入会被深宽比限制，同时也使得p-pillar过度靠近栅介质层，使得器件的积累区电阻明显增大，导致器件的导通电阻增大。


技术实现要素：

5.本技术提供了一种超级结沟槽栅mosfet及其制备方法，可以解决沟槽栅mosfet器件中，p-pillar过度靠近栅介质层导致器件的导通电阻增大的问题。
6.一方面，本发明提供了一种超级结沟槽栅mosfet的制备方法，包括：
7.提供一衬底，所述衬底的正面形成有外延层，所述外延层中形成有沟槽，所述沟槽中形成有栅介质层和沟槽栅，所述栅介质层覆盖所述沟槽的底壁和侧壁，所述沟槽栅覆盖所述栅介质层并填充所述沟槽，所述外延层中还形成有体区，所述体区的上表面与所述外延层的上表面齐平；
8.依次形成第一氧化硅层和氮化硅层，所述第一氧化硅层覆盖所述体区、所述栅介质层和所述沟槽栅，所述氮化硅层覆盖所述第一氧化硅层；
9.形成掩膜结构，所述掩膜结构位于所述沟槽栅上方的所述氮化硅层上；
10.采用离子注入工艺在所述掩膜结构两侧的所述外延层中形成两个高能量注入区，所述高能量注入区靠近所述外延层的下表面；
11.去除部分厚度的所述掩膜结构并形成第三氧化硅层，所述第三氧化硅层覆盖剩余厚度的所述掩膜结构和所述氮化硅层；
12.采用离子注入工艺在剩余厚度的所述掩膜结构两侧的所述外延层、所述体区中形成两个低能量注入区，所述低能量注入区位于所述高能量注入区上；
13.去除所述第三氧化硅层、剩余厚度的所述掩膜结构和所述氮化硅层；
14.采用离子注入工艺在所述体区中形成重掺杂区；
15.形成层间介质层，所述层间介质层覆盖所述栅介质层、所述沟槽栅和所述重掺杂区的部分表面；以及，
16.形成源端金属层和漏端金属层，所述源端金属层覆盖所述层间介质层和所述重掺杂区的剩余表面，所述漏端金属层覆盖所述衬底的背面；
17.其中，各所述低能量注入区与所述栅介质层之间的距离大于各所述高能量注入区与所述栅介质层之间的距离。
18.可选的，在所述超级结沟槽栅mosfet的制备方法中，所述第三氧化硅层的厚度为
19.可选的，在所述超级结沟槽栅mosfet的制备方法中，以所述第三氧化硅层的厚度和所述高能量注入区的离子注入开口为依据，自对准形成所述低能量注入区的离子注入开口。
20.可选的，在所述超级结沟槽栅mosfet的制备方法中，各所述低能量注入区与所述栅介质层之间的距离和各所述高能量注入区与所述栅介质层之间的距离的差值等于所述第三氧化硅层的厚度。
21.可选的，在所述超级结沟槽栅mosfet的制备方法中，采用p型杂质注入工艺在所述沟槽侧的所述外延层中形成两个对称的所述高能量注入区，其中，所述高能量注入区的离子注入浓度为2e12atoms/cm2～2e13atoms/cm2，注入能量大于或者等于1000kev～3000kev。
22.可选的，在所述超级结沟槽栅mosfet的制备方法中，采用p型杂质注入工艺在所述沟槽侧的所述外延层、所述体区中形成两个对称的所述低能量注入区，其中，所述低能量注入区的离子注入浓度为2e12atoms/cm2～2e13atoms/cm2，注入能量小于或者等于200kev～2500kev。
23.可选的，在所述超级结沟槽栅mosfet的制备方法中，所述形成掩膜结构，所述掩膜结构位于所述沟槽栅上方的所述氮化硅层上的步骤包括：
24.形成第二氧化硅层，所述第二氧化硅层覆盖所述氮化硅层；
25.形成光刻胶层，所述光刻胶层覆盖所述第二氧化硅层；以及，
26.利用光刻工艺、刻蚀工艺去除所述体区上方的所述光刻胶层和所述第二氧化硅层以得到所述掩膜结构。
27.可选的，在所述超级结沟槽栅mosfet的制备方法中，所述第二氧化硅层的厚度为2μm～5μm，所述光刻胶层的厚度为0.5μm～3μm。
28.可选的，在所述超级结沟槽栅mosfet的制备方法中，在采用离子注入工艺在所述体区中形成所述重掺杂区之后、在形成所述层间介质层之前，所述超级结沟槽栅mosfet的制备方法还包括：
29.利用图案化的光刻胶层刻蚀所述重掺杂区和部分厚度的所述体区以得到接触孔；
30.以图案化的光刻胶层为掩膜，采用离子注入工艺在所述体区中形成扩散区，所述扩散区位于所述接触孔的底端；
31.对所述扩散区、所述高能量注入区和所述低能量注入区进行热退火工艺以激活所述扩散区、所述高能量注入区和所述低能量注入区；以及
32.在所述接触孔中填充金属以得到金属插塞。
33.可选的，在所述超级结沟槽栅mosfet的制备方法中，所述第一氧化硅层的厚度为所述氮化硅层的厚度为
34.可选的，在所述超级结沟槽栅mosfet的制备方法中，所述衬底的掺杂离子的导电类型为n型。
35.另一方面，本发明还提供一种超级结沟槽栅mosfet，包括：
36.衬底，所述衬底的正面形成有外延层，所述外延层中形成有沟槽，所述沟槽中形成有栅介质层和沟槽栅，所述栅介质层覆盖所述沟槽的底壁和侧壁，所述沟槽栅覆盖所述栅介质层并填充所述沟槽，所述外延层中还形成有体区，所述体区的上表面与所述外延层的上表面齐平；
37.两个高能量注入区，所述高能量注入区分别位于沟槽两侧的所述外延层中并且靠近所述外延层的下表面；
38.两个低能量注入区，所述低能量注入区分别位于沟槽两侧的所述外延层、所述体区中并且位于所述高能量注入区上；
39.重掺杂区，所述重掺杂区位于所述体区中；
40.层间介质层，所述层间介质层覆盖所述栅介质层、所述沟槽栅和所述重掺杂区的部分表面；以及，
41.源端金属层和漏端金属层，所述源端金属层覆盖所述层间介质层和所述重掺杂区的剩余表面，所述漏端金属层覆盖所述衬底的背面；
42.其中，各所述低能量注入区与所述栅介质层之间的距离大于各所述高能量注入区与所述栅介质层之间的距离。
43.本技术技术方案，至少包括如下优点：
44.本发明提供一种超级结沟槽栅mosfet及其制备方法，其中方法包括：采用硬质掩膜加光刻胶掩膜的结构作为掩膜形成高能量注入区，并采用剩余厚度的硬质掩膜结构和第三氧化硅层作为掩膜形成低能量注入区，且高能量注入区和低能量注入区的注入自对准形成，其中，各所述低能量注入区与所述栅介质层之间的距离大于各所述高能量注入区与所述栅介质层之间的距离。本技术通过在高能量注入区注入完成后，利用剩余厚度的掩膜结构和第三氧化硅层作为掩膜注入形成低能量注入区，使得低能量注入区的注入的开口减小，使得所述低能量注入区相较于所述高能量注入区更加远离栅介质层，这样可以改善积累区(沟槽栅与体区下方的外延层的交叠处)的导通电阻，从而降低了器件的导通电阻，提高了器件的可靠性和安全性。
附图说明
45.为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
46.图1是本发明实施例的超级结沟槽栅mosfet的制备方法的流程图；
47.图2-图11是本发明实施例的制备超级结沟槽栅mosfet的各工艺步骤中的半导体结构示意图；
48.其中，附图标记说明如下：
49.101-衬底，102-外延层，103-1-高能量注入区，103-2-低能量注入区，104-栅介质层，105-沟槽栅，106-体区，108-重掺杂区，107-扩散区，109-接触孔，110-层间介质层，111-源端金属层，112-漏端金属层；
50.201-第一氧化硅层，202-氮化硅层，203-第二氧化硅层，204-光刻胶层，205-第三氧化硅层。
具体实施方式
51.下面将结合附图，对本技术中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本技术保护的范围。
52.在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
53.在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
54.此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
55.本技术实施例提供了一种超级结沟槽栅mosfet的制备方法，请参考图1，图1是本发明实施例的超级结沟槽栅mosfet的制备方法的流程图，所述超级结沟槽栅mosfet的制备方法包括：
56.s10：提供一衬底，所述衬底的正面形成有外延层，所述外延层中形成有沟槽，所述沟槽中形成有栅介质层和沟槽栅，所述栅介质层覆盖所述沟槽的底壁和侧壁，所述沟槽栅覆盖所述栅介质层并填充所述沟槽，所述外延层中还形成有体区，所述体区的上表面与所述外延层的上表面齐平；
57.s20：依次形成第一氧化硅层和氮化硅层，所述第一氧化硅层覆盖所述体区、所述栅介质层和所述沟槽栅，所述氮化硅层覆盖所述第一氧化硅层；
58.s30：形成掩膜结构，所述掩膜结构位于所述沟槽栅上方的所述氮化硅层上；
59.s40：采用离子注入工艺在所述掩膜结构两侧的所述外延层中形成两个高能量注入区，所述高能量注入区靠近所述外延层的下表面；
60.s50：去除部分厚度的所述掩膜结构并形成第三氧化硅层，所述第三氧化硅层覆盖剩余厚度的所述掩膜结构和所述氮化硅层；
61.s60：采用离子注入工艺在剩余厚度的所述掩膜结构两侧的所述外延层、所述体区
中形成两个低能量注入区，所述低能量注入区位于所述高能量注入区上；
62.s70：去除所述第三氧化硅层、剩余厚度的所述掩膜结构和所述氮化硅层；
63.s80：采用离子注入工艺在所述体区中形成重掺杂区；
64.s90：形成层间介质层，所述层间介质层覆盖所述栅介质层、所述沟槽栅和所述重掺杂区的部分表面；以及，
65.s100：形成源端金属层和漏端金属层，所述源端金属层覆盖所述层间介质层和所述重掺杂区的剩余表面，所述漏端金属层覆盖所述衬底的背面；
66.其中，各所述低能量注入区与所述栅介质层之间的距离大于各所述高能量注入区与所述栅介质层之间的距离。
67.具体的，请参考图2-图11，图2-图11是本发明实施例的制备超级结沟槽栅mosfet的各工艺步骤中的半导体结构示意图。本实施例以n型沟道的sj-tgmosfet为例，详细阐述超级结沟槽栅mosfet的制备方法。
68.首先，如图2所示，提供一衬底101，所述衬底101的正面形成有外延层102，所述外延层102中形成有沟槽，所述沟槽中形成有栅介质层104和沟槽栅105，所述栅介质层104覆盖所述沟槽的底壁和侧壁，所述沟槽栅105覆盖所述栅介质层104并填充所述沟槽，所述外延层102中还形成有体区106，所述体区106的上表面与所述外延层102的上表面齐平。具体的，所述衬底的掺杂离子的导电类型为n型，较佳的，所述衬底101为高掺杂n型衬底，所述外延层102可以为n型外延层，也可以称为n型漂移区，其中n型杂质的掺杂浓度可以为5e15atoms/cm3～1e17 atoms/cm3。
69.然后，如图3所示，依次形成第一氧化硅层201和氮化硅层202，所述第一氧化硅层201覆盖所述体区106、所述栅介质层104和所述沟槽栅105，所述氮化硅层202覆盖所述第一氧化硅层201。具体的，所述第一氧化硅层201的厚度为所述氮化硅层202的厚度为
70.接着，如图4所示，形成掩膜结构，所述掩膜结构位于所述沟槽栅105上方的所述氮化硅层202上。具体的，所述形成掩膜结构，所述掩膜结构位于所述沟槽栅105上方的所述氮化硅层202的步骤包括：
71.步骤一：形成第二氧化硅层203，所述第二氧化硅层203覆盖所述氮化硅层202。具体的，所述第二氧化硅层203的厚度可以为2μm～5μm。
72.步骤二：形成光刻胶层204，所述光刻胶层204覆盖所述第二氧化硅层203。具体的，所述光刻胶层204的厚度可以为0.5μm～3μm。
73.步骤三：利用光刻工艺、刻蚀工艺去除所述体区106上方的所述光刻胶层204和所述第二氧化硅层203，保留所述沟槽栅105上方的所述氮化硅层202上的剩余的所述光刻胶层204和所述第二氧化硅层203以得到所述掩膜结构。
74.进一步的，如图5所示，采用离子注入工艺在所述掩膜结构(剩余的所述光刻胶层204和所述第二氧化硅层203)两侧的所述外延层201中形成两个高能量注入区103-1，所述高能量注入区103-1靠近所述外延层102的下表面。具体的，采用p型杂质(例如硼离子)注入工艺在所述沟槽侧的所述外延层102中形成两个对称的所述高能量注入区103-1，其中，所述高能量注入区103-1的离子注入浓度可以为2e12atoms/cm2～2e13atoms/cm2，注入能量大于或者等于1000kev～3000kev。
75.接着，如图6所示，去除部分厚度的所述掩膜结构并形成第三氧化硅层205，所述第三氧化硅层205覆盖剩余厚度的所述掩膜结构和所述氮化硅层202。具体的，去除所述光刻胶层204，并在所述氮化硅层202表面和所述第二氧化硅层203表面淀积所述第三氧化硅层205。其中，所述第三氧化硅层205的厚度为
76.进一步的，如图7所示，采用离子注入工艺在剩余厚度的所述掩膜结构两侧的所述外延层102、所述体区106中形成两个低能量注入区103-2，所述低能量注入区103-2位于所述高能量注入区103-1上。具体的，各所述低能量注入区103-2与所述栅介质层104之间的距离大于各所述高能量注入区103-1与所述栅介质层104之间的距离。采用p型杂质(例如硼离子)注入工艺在所述沟槽侧的所述外延层、所述体区中形成两个对称的所述低能量注入区，其中，所述低能量注入区的离子注入浓度为2e12atoms/cm2～2e13atoms/cm2，注入能量小于或者等于200kev～2500kev。
77.在本实施例中，以所述第三氧化硅层205的厚度和所述高能量注入区103-1的离子注入开口为依据，自对准形成所述低能量注入区103-2的离子注入开口，可以看出，各所述低能量注入区103-2与所述栅介质层104之间的距离和各所述高能量注入区103-1与所述栅介质层104之间的距离的差值等于所述第三氧化硅层205的厚度。
78.接着，如图8所示，去除所述第三氧化硅层205、剩余厚度的所述掩膜结构(所述第二氧化硅层203)和所述氮化硅层202。具体的，首先以所述氮化硅层202为刻蚀阻挡层，刻蚀去除所述第三氧化硅层205、剩余厚度的所述掩膜结构(所述第二氧化硅层203)，然后再刻蚀去除所述氮化硅层202。
79.进一步的，如图8所示，采用离子注入工艺在所述体区106中形成n型重掺杂区108。接着，如图9所示，在采用离子注入工艺在所述体区106中形成所述重掺杂区108之后，所述超级结沟槽栅mosfet的制备方法还可以包括：
80.步骤(1)：利用图案化的光刻胶层(未图示)刻蚀所述重掺杂区108和部分厚度的所述体区106以得到接触孔109；
81.步骤(2)：以图案化的光刻胶层为掩膜，采用离子注入工艺在所述体区106中形成扩散区107，所述扩散区107位于所述接触孔109的底端；
82.步骤(3)：对所述扩散区107、所述高能量注入区103-1和所述低能量注入区103-2进行热退火工艺以激活所述扩散区107、所述高能量注入区103-1和所述低能量注入区103-2；
83.步骤(4)：在所述接触孔109中填充金属以得到金属插塞，该金属插塞可以将所述重掺杂区108和所述扩散区107引出。
84.接着，如图10所示，形成层间介质层110，所述层间介质层110覆盖所述栅介质层104、所述沟槽栅105和所述重掺杂区108的部分表面。
85.最后，如图11所示，形成源端金属层111和漏端金属层112，所述源端金属层111覆盖所述层间介质层110和所述重掺杂区108的剩余表面和金属插塞(接触孔109)的表面，所述漏端金属层112覆盖所述衬底101的背面。
86.本技术通过在所述高能量注入区103-1注入完成后，利用剩余厚度的掩膜结构(所述第二氧化硅层203)和第三氧化硅层205作为掩膜注入形成低能量注入区103-2，使得所述低能量注入区103-2的注入的开口减小，使得所述低能量注入区103-2相较于所述高能量注
入区103-1更加远离栅介质层104，这样可以改善积累区(沟槽栅与外延层的交叠处，可以理解为所述沟槽栅105的下半部分结构)的导通电阻，从而降低了器件的导通电阻，提高了器件的可靠性和安全性。
87.基于同一发明构思，本实施例还提供一种超级结沟槽栅mosfet，如图11所示，所述超级结沟槽栅mosfet包括：
88.衬底101，所述衬底101的正面形成有外延层102，所述外延层102中形成有沟槽，所述沟槽中形成有栅介质层104和沟槽栅105，所述栅介质层104覆盖所述沟槽的底壁和侧壁，所述沟槽栅105覆盖所述栅介质层104并填充所述沟槽，所述外延层102中还形成有体区106，所述体区106的上表面与所述外延层的102上表面齐平；
89.两个高能量注入区103-1，所述高能量注入区103-1分别位于沟槽两侧的所述外延层102中并且靠近所述外延层102的下表面；
90.两个低能量注入区103-2，所述低能量注入区103-2分别位于沟槽两侧的所述外延层102、所述体区106中并且位于所述高能量注入区103-1上；
91.重掺杂区108，所述重掺杂区108位于所述体区106中；
92.层间介质层110，所述层间介质层110覆盖所述栅介质层104、所述沟槽栅105和所述重掺杂区108的部分表面；以及，
93.源端金属层111和漏端金属层112，所述源端金属层111覆盖所述层间介质层110和所述重掺杂区108的剩余表面，所述漏端金属层112覆盖所述衬底101的背面；
94.其中，各所述低能量注入区103-2与所述栅介质层104之间的距离大于各所述高能量注入区103-1与所述栅介质层104之间的距离。
95.较佳的，所述超级结沟槽栅mosfet还可以包括：接触孔109和扩散区107，所述接触孔109位于所述重掺杂区108和部分厚度的所述体区106中，所述扩散区107位于所述接触孔109的底端。进一步的，所述接触孔109中需要填充金属以得到将所述重掺杂区108和所述扩散区107引出的金属插塞。
96.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本技术创造的保护范围之中。