衬底通孔及制造衬底通孔的方法与流程

衬底通孔及制造衬底通孔的方法
1.本发明涉及一种开放式衬底通孔和一种制造开放式衬底通孔的方法。
2.为了使半导体器件的集成电路或半导体器件的另一部分电接触，常用的方法是通过器件的衬底形成衬底通孔tsv。因此，在衬底中形成沟槽。沟槽至少部分地填充有导电接触材料并且该接触材料与衬底电绝缘。可以布置在衬底的电路侧的集成电路能够通过tsv电接触。通过焊料凸块，tsv能够在衬底的背离衬底的电路侧的接触侧处被电接触。这样，器件或集成电路能够从衬底的接触侧被电接触。
3.为了实现上述tsv结构，采用不同的材料层。通常为金属的导电接触材料与通常为硅衬底的衬底之间的电绝缘通过诸如二氧化硅层的绝缘层来实现。此外，可以采用覆盖层以保护tsv的某些部分和/或半导体器件的其余部分。
4.然而，所采用的不同材料可能具有明显不同的材料特性，诸如不同的杨氏模量值。这又可能导致不同层之间的大的应力梯度，这可能导致最终器件中的不希望的应变，从而增加开裂的可能性。常规方法采用高应力绝缘层以补偿在其余层中形成的任何应力。然而，这种方法可能会导致tsv的沟槽内的开裂概率增加。
5.本发明的目的是提供一种用于tsv结构的具有增加的应力补偿的改进的构思。该目的通过独立权利要求的主题来实现。在从属权利要求中描述了进一步的改进方案和实施例。
6.改进的构思基于在tsv制造过程中将绝缘层和/或覆盖层沉积为子层的思想。这些子层具有不同的内应力，从而防止了最终器件的任何不希望的显著应变，同时保持了特别是在最终器件的tsv区域中的不显著的开裂概率。
7.根据改进构思的开放式tsv包括基本上平坦的衬底主体，该衬底主体包括半导体部分和与半导体部分相邻设置的层间电介质部分，其中半导体部分具有表面。tsv还包括从表面至少延伸穿过半导体部分的沟槽，其中沟槽的特征在于侧壁和底壁。tsv还包括与侧壁的至少部分和表面相邻设置的绝缘层、与绝缘层的至少部分以及底壁的至少部分相邻设置的金属化层、以及与金属化层的至少部分和绝缘层的与表面相邻设置的部分相邻设置的再分布层。tsv还包括与金属化层的至少部分以及与再分布层的至少部分相邻设置的覆盖层。
8.绝缘层和/或覆盖层包括在材料特性方面彼此不同的子层。子层中的第一层与侧壁的至少部分以及与表面的至少部分相邻设置。子层中的第二层与表面的至少部分相邻设置。
9.衬底主体例如包括半导体衬底来作为半导体部分。半导体衬底例如是硅衬底。层间电介质部分例如包括金属层，这些金属层通过诸如氧化物的层间电介质彼此绝缘并且形成例如集成电路的有源电路。层间电介质部分设置在半导体部分的衬底表面上。例如，层间电介质部分设置在半导体部分的经处理的表面上，该经处理的表面可以被称为硅衬底的顶侧。通过首先形成沟槽来实现tsv，该沟槽从衬底主体的背离层间电介质部分的表面延伸，至少穿过半导体部分，并且可选地在垂直方向或基本垂直方向上部分地穿过层间电介质部分。半导体部分的表面可以称为衬底的底表面。在本文中，“垂直”是指垂直于衬底主体的所述表面的方向。沟槽的特征在于垂直或基本垂直于表面定向的侧壁和平行或基本平行于表
面的底壁。
10.绝缘层与侧壁的至少部分以及表面相邻设置。例如，绝缘层是覆盖沟槽的侧壁的至少部分或可选地整个侧壁的共形类型层。绝缘层可以与侧壁紧邻设置，即与侧壁直接接触。或者，可以在沟槽的侧壁与绝缘层的覆盖侧壁的部分之间设置附加层。此外，绝缘层覆盖表面的至少部分。类似于绝缘层的覆盖侧壁的部分，绝缘层的覆盖表面的部分可以与表面紧邻设置，即与表面直接接触，或者附加层可以布置在表面与绝缘层的所述部分之间。
11.金属化层与底壁以及与绝缘层的与侧壁相邻设置的部分相邻设置。这意味着金属化层被设置在沟槽内。类似于上述绝缘层的布置，相邻可以表示紧邻的布置，或者替代地，表示绝缘层与金属化层之间的附加层的布置。金属化层由诸如金属的导电材料制成。
12.与金属化层一样，再分布层也由导电材料制成。例如，金属化层的材料与再分布层的材料相同。再分布层紧邻金属化层的至少部分并且与绝缘层的与表面相邻的部分相邻设置。特别地，金属化层与金属化层的所述部分电接触并且因此可以部分地延伸到沟槽中。在一些实施例中，金属化层和再分布层设置为例如诸如共形金属层的单个层。
13.例如，覆盖层设置成使得在沟槽的区域中，金属化层和再分布层被所述覆盖层覆盖。覆盖层可以由与绝缘层的材料相同的材料制成。覆盖层可以用作保护层和/或用作应力补偿层，该应力补偿层对在其余层内和/或横跨其余层形成的应力进行补偿。
14.绝缘层和/或覆盖层包括子层。这意味着绝缘层和/或覆盖层通过沉积至少两个子层来形成。例如，绝缘层和/或覆盖层包括子层中的第一层和第二层，其中第一层可以是与侧壁的部分以及与表面的部分相邻设置的共形层，而第二层可以是与第一子层的与表面的所述部分相邻设置的部分相邻设置的非共形层。
15.子层在材料特性方面彼此不同。例如，子层由不同的材料制成，或者它们由同一材料制成但具有不同的材料特性，这些特性来自于例如不同的成分和/或沉积方法。例如，子层中的第一层和第二层在内应力、材料成分和/或微结构方面彼此不同。
16.由于沟槽内的大量内应力是不期望的——因为它可能导致开裂概率增加——所以子层中的第二层可以是如上所述的非共形层，并且可以具有比子层中的第一层的内应力大的内应力，子层中的第一层可以是共形层。这样，通过tsv的其他层(即，在tsv的其他层内部或跨tsv的其他层)形成的内应力可以被补偿，使得防止最终tsv中的显著应变，同时避免在tsv的沟槽内的显著的内应力。
17.在一些实施例中，绝缘层包括第一绝缘子层和第二绝缘子层，其中第一绝缘层与侧壁的至少部分以及与表面的至少部分相邻设置。此外，第二绝缘子层紧邻第一绝缘子层并且与表面的至少部分相邻设置。
18.在这些实施例中，第一绝缘子层对应于子层中的第一层，而第二绝缘子层对应于子层中的第二层。
19.在一些实施例中，覆盖层包括第一覆盖子层和第二覆盖子层，其中第一覆盖子层与侧壁的至少部分以及与表面的至少部分相邻设置。此外，第二覆盖子层紧邻第一覆盖子层并且与表面的至少部分相邻设置。
20.在这些实施例中，第一覆盖子层对应于子层中的第一层，而第二覆盖子层对应于子层中的第二层。
21.根据制造工艺，绝缘层或覆盖层可以如上所述通过沉积子层来形成。或者，绝缘层
和覆盖层都可以通过沉积相应的子层来形成。
22.在一些实施例中，子层中的第一层布置在表面与子层中的第二层之间。在一些替代实施例中，子层中的第二层布置在表面与子层中的第一层之间。
23.根据制造工艺，子层中的第二层可以在子层中的第一层之前或之后沉积。这意味着与可以是共形层的子层中的第一层相比，可以是非共形层的子层中的第二层被布置在距衬底主体的表面较大或较小的距离处。
24.在一些实施例中，子层中的第一层具有拉伸型或压缩型的内应力，并且子层中的第二层具有相应其他类型的内应力。
25.在一些替代实施例中，子层中的第一层的特征在于拉伸型或压缩型的内应力，并且子层中的第二层的特征在于与子层中的第一层的内应力相应类型相同但大小不同的内应力。
26.取决于其余层表现出的内应力类型，子层可以是压缩型或拉伸型二者，或者它们具有不同类型的应力。例如，子层中的第一层是延伸到沟槽中并且具有压缩型的内应力的共形层。然而，该应力可以选择为小于所需的应力，以补偿由其余层产生的内应力，从而降低沟槽内的开裂概率。在该示例中，可以是非共形层的子层中的第二层可以具有比子层中的第一层大的压缩型的内应力，以补偿由其余层产生的所述内应力。如果由其余层产生的所述内应力是压缩型的，则子层中的第一层仍然可以选择为具有压缩型内应力，而子层中的第二层具有拉伸型的内应力，以补偿在子层中的第一层和其余层内或横跨子层中的第一层和其余层形成的应力。这种情况适用于在tsv的沟槽内需要整体较小的压缩应力以进一步降低开裂概率的情况。
27.在一些实施例中，沟槽至少部分地延伸到电介质部分中。
28.接触层可以掩埋在电介质部分内。为了使tsv电接触这些接触层，这些实施例中的沟槽需要部分地延伸到电介质部分中。
29.在一些实施例中，绝缘层和/或覆盖层是由诸如氧化物的电介质材料制成。
30.诸如二氧化硅或氮化硅的电介质材料是用于在实现电绝缘的同时保持整个制造过程简单的合适材料。此外，绝缘层和覆盖层可以由同一材料制成。
31.在一些实施例中，子层中的第一层由基于四乙氧基硅烷teos前体的材料制成，子层中的第二层由基于不同于teos的硅烷前体的材料制成。
32.为了获得具有不同内应力类型和/或值的子层，子层可以由不同的前体形成。例如，子层中的第一层由teos前体形成，而子层中的第二层由不同的硅烷前体形成。
33.在一些实施例中，金属化层和再分布层布置在绝缘层与覆盖层之间。
34.该目的还通过包括根据上述实施例之一的开放式tsv的半导体器件来解决。该半导体器件可以是采用开放式tsv以提供集成电路通过衬底的电连接的任何类型的器件。此类器件的示例包括通常在传感器(例如环境传感器和图像传感器)中使用的asic。
35.该目的还通过一种制造开放式衬底通孔tsv的方法来解决，其中该方法包括提供基本上平坦的衬底主体，该衬底主体包括半导体部分和与半导体部分相邻设置的层间电介质部分，其中半导体部分具有表面。该方法还包括形成沟槽，该沟槽从表面延伸至少穿过半导体部分且特征在于侧壁和底壁、将绝缘层沉积到侧壁的至少部分上并且沉积到表面的至少部分上、以及将金属化层沉积到绝缘层的与侧壁相邻设置的至少部分上并且沉积到底壁
的至少部分上。该方法还包括将再分布层沉积到金属化层的至少部分上并且沉积到绝缘层的与表面相邻设置的至少部分上。该方法还包括将覆盖层沉积到金属化层的至少部分上并且沉积到再分布层的至少部分上。绝缘层和/或覆盖层被沉积为在材料特性方面彼此不同的子层。子层中的第一层与侧壁的至少部分以及与表面的至少部分相邻地沉积。子层中的第二层与表面的至少部分相邻地沉积。
36.根据上述开放式衬底通孔的实施例，该方法的其他实施例对本领域技术人员变得显而易见。
37.示例性实施例的附图的以下描述可以进一步说明和解释改进构思的方面。具有相同结构和相同效果的开放式tsv的部件和部分分别以等效的附图标记表示。就开放式tsv在不同的图中按其功能相互对应的部件和部分而言，针对以下附图中的每个不重复对其描述。
38.图1至图3示出了根据改进构思的开放式tsv的示例性实施例的横截面图。
39.图1示出了根据改进构思的开放式tsv 1的示例性实施例。在本实施例中，绝缘层20包括第一子层21和第二子层22。
40.详细地，所示实施例包括具有半导体部分11和层间电介质部分12的衬底主体10。例如，半导体部分11是硅衬底。半导体部分11包括表面13，该表面设置在半导体部分11的背离层间电介质部分12的一侧。例如，表面13是诸如抛光表面的加工表面。通常，该表面13被称为半导体部分11的背面。
41.层间电介质部分12与半导体部分11的背离表面13的另一表面相邻设置，该另一表面通常是被称为半导体部分11的顶部表面的加工表面。例如，层间电介质部分12与半导体部分11紧邻设置，即层间电介质部分12与半导体部分11直接接触。例如，层间电介质部分12包括金属接触层60，该金属接触层通过诸如氧化物的层间电介质彼此绝缘，并形成集成电路的有源电路。出于说明目的，图1仅显示了单个接触层60。
42.tsv 1还包括沟槽14，该沟槽从表面13至少延伸穿过半导体部分11，并且可选地，如这里所示，部分地穿过层间电介质部分12。沟槽14的特征在于：垂直(即在垂直于表面13的方向上)延伸的侧壁15，以及水平(即在平行于表面13的方向上)延伸的底壁16。沟槽14可以被配置为使被布置在层间电介质层12内的接触层60的接触表面暴露。
43.表面13和侧壁15由绝缘层20覆盖。为此，在本实施例中，绝缘层20包括子层21、22，它们可以称为第一绝缘子层和第二绝缘子层。本实施例中的子层中的第一个21是延伸到沟槽14中的共形层，即它以基本一致的厚度覆盖表面13的至少部分和侧壁15的至少部分。厚度是在相对于表面13和侧壁15的垂直方向上测量的。本实施例中的子层的第二层22是非共形层，即它覆盖表面13的至少部分而没有延伸到沟槽14中。
44.子层中的第一层21和子层中的第二层22在诸如内应力的材料特性方面彼此不同。例如，子层中的第一层21基于四乙氧基硅烷(teos)前体，而子层中的第二层22基于不同的硅烷前体。这样，子层中的第一层21的特征可以在于一定的内应力，而子层中的第二层22的内应力大于子层中的第一层21的内应力。因此，沟槽14内的整体内应力被限制在开裂概率不显著的水平上。在沟槽14之外，本实施例中的子层中的第二层22用于补偿在衬底主体10和其余层30、40、50内或横跨它们形成的内应力。由于子层21、22具有显著不同的蚀刻速率，因此通过短氢氟酸蚀刻能够区分和/或识别它们。
45.本实施例中的绝缘层20与衬底主体10紧邻设置。在替代实施例中，附加层可以布置在绝缘层20与衬底主体10之间。这种附加层的示例包括粘合促进层。此外，在替代实施例中，子层中的第一层21可以是非共形层，而子层中的第二层22可以是延伸到沟槽14中的共形层。
46.绝缘层20被金属化层30和再分布层40覆盖。金属化层30被配置为覆盖绝缘层20的与侧壁15以及与底壁16相邻设置的至少部分。可选地，金属化层30与接触层60紧邻设置，即与该接触层接触。再分布层40被配置为覆盖金属化层30的至少部分和绝缘层20的与表面13相邻设置的至少部分。在该实施例中，金属化层30与底壁16和绝缘层20(即子层中的第一层21)紧邻设置。在未示出的替代实施例中，附加层可以布置在绝缘层20与金属化层30之间。
47.再分布层40紧邻金属化层30布置，即所述层彼此直接接触。为此，再分布层至少部分地延伸到沟槽14中。金属化层30和再分布层40是诸如金属的导电材料。例如，金属化层30和再分布层40是诸如钨的相同材料。同样，接触层60是导电材料，使得金属化层30提供在接触层60与再分布层40之间的导电连接，其中再分布层可以与接触垫电接触。或者，再分布层40可以至少部分地暴露以形成接触垫。
48.覆盖层50与金属化层30的至少部分以及与再分布层40的至少部分相邻设置。覆盖层50可以用作保护层和/或用于应力补偿并且可以是诸如氧化物的半导体材料。例如，覆盖层50的材料对应于绝缘层20的材料。在该实施例中，覆盖层50与金属化层30以及与再分布层40紧邻设置。在未示出的替代实施例中，附加层可以布置在覆盖层50与金属化层30和再分布层40之间。
49.选择子层中的第一层21和子层中的第二层22中的内应力，使得防止tsv 1的整体应变。例如，选择子层中的第一层21的内应力，使得由衬底主体10和沟槽14内的所有层20、30、40、50产生的总应力基本上为零。金属化层30例如具有拉伸型应力(这对于钨来说是典型的)，使得子层中的第一层21的材料被选择为具有基本相同大小但为压缩型的内应力。为了补偿整体压缩或拉伸应力，子层的第二层22因此被选择为具有用于所期望的补偿所需的应力。例如，子层的第二层22的内应力是压缩或拉伸的，其大小大于子层中的第一层21的内应力。例如，内应力在相应子层的沉积期间被控制。
50.图2示出了开放式tsv 1的替代示例性实施例。在该实施例中，绝缘层20是延伸到沟槽14中以覆盖表面13和侧壁15两者的单个层。例如，本实施例中的绝缘层20是共形层。然而，绝缘层20的与表面13相邻设置的部分的厚度可以不同于绝缘层20的与侧壁15相邻设置的部分的厚度。例如，后者的厚度小于前者的厚度，以便使沟槽14内的总应力保持在低水平。
51.与图1所示的实施例相比，在该实施例中，覆盖层50包括子层51、52。与图1的实施例类似，在本实施例中，可称为第一覆盖子层的子层中的第一层51为覆盖表面13并延伸到沟槽14中以覆盖侧壁15及底壁16的共形层。本实施例中的子层中的第一层51与再分布层40以及与金属化层30紧邻设置。在未示出的替代实施例中，附加层可以布置在所述层之间。
52.在该实施例中，可以称为第二覆盖子层的子层中的第二层52是覆盖表面13但不延伸到沟槽14中的非共形层。在该实施例中的子层中的第二层52与子层中的第一层51紧邻设置。在未示出的替代实施例中，子层中的第二层52可以布置在再分布层40与子层中的第一层51之间。换句话说，在所述替代实施例中，子层中最靠近表面13设置的一层可以是非共形
层，而子层中相应的另一个子层是共形层。
53.在该实施例中，类似于图1所示实施例的子层21、22，覆盖层50的子层51、52起到应力补偿的目的。例如，类似于图1所示的实施例，子层中的第一层51基于teos前体，而子层中的第二层52基于不同的硅烷前体。在该实施例中，覆盖层50的材料例如对应于绝缘层20的材料。
54.图3示出了开放式tsv 1的替代示例性实施例。该实施例结合了图1和图2中所示实施例的子层选项。详细地，绝缘层20和覆盖层50二者都包括根据上述实施例的子层21、22、51、52。由子层21、22、51、52形成绝缘层20和覆盖层50二者可以起到补偿由衬底主体10和其余层30、40形成的相当大的总应力的目的。
55.例如，第一覆盖子层51的材料对应于第一绝缘子层21的材料，而第二覆盖子层52的材料对应于第二绝缘子层22的材料。或者，所有子层21、22、51、52例如是基于不同前体的不同材料。
56.如所述的，图1至图3中所示的实施例代表tsv 1的示例性实施例，因此它们不构成根据改进构思的所有实施例的完整列表。例如，实际的tsv构造可能在形状、尺寸和材料方面与所示实施例不同。
57.根据所示实施例之一的tsv 1可以方便地用在需要低水平的整体应力的半导体器件中，以防止由所述应力形成的应变引起的开裂。可能的应用包括其中采用根据改进构思的tsv来提供集成电路穿过衬底的电连接的半导体器件。此类器件的示例包括通常在诸如环境传感器和图像传感器的传感器中使用的asic。
58.附图标记
[0059]1ꢀꢀ
tsv
[0060]
10 衬底主体
[0061]
11 半导体部分
[0062]
12 层间介质部分
[0063]
13 表面
[0064]
14 沟槽
[0065]
15 侧壁
[0066]
16 底壁
[0067]
20 绝缘层
[0068]
21 第一绝缘子层
[0069]
22 第二绝缘子层
[0070]
30 金属化层
[0071]
40 再分布层
[0072]
50 覆盖层
[0073]
51 第一覆盖子层
[0074]
52 第二覆盖子层
[0075]
60 接触层