一种薄膜型垂直结构的场效应功率晶体管的制作方法

1.本发明涉及半导体领域的一种薄膜型垂直结构的场效应功率晶体管。


背景技术：

2.场效应管是集成电路器件的基础，按照结构划分包括：金属氧化物半导体场效应晶体管(mosfet)和金属半导体场效应晶体管(mesfet)。先前，基于mosfet击穿电压高、电流密度大的特点，多应用于大功率器件；相比之下，mesfet寄生效应低，多应用于高频领域。随着材料学的发展，特别是iii-v族薄膜型半导体材料的应用，mesfet需要兼备大功率、高载流子迁移率和良好的导热性。功率型晶体管是电力电子的核心元器件，可以实现大功率电力的电压、频率变换，包括dc-dc,ac-dc,ac-ac等变换形式和传输控制。
3.功率型晶体管通常工作在大电流、高电压工作状态下，有两项核心技术指标：1)导通电阻；2)最大击穿电压。在大电流工作条件下，导通电阻决定功率晶体管的热损耗，进而决定整个电力变换和控制系统的效率；导通电阻还决定功率晶体管的开关速度，提高开关速度可以进一步所以现在电力电路中被动器件(电容和电感)的体积，进而实现电力电路模块的小型化和微型化。在相同器件尺寸条件下，导通电阻由半导体材料的电子迁移率(u)决定，通常半导体禁带宽度(eg)越小，u值越大；最大击穿电压决定功率型晶体管的工作电压范围，在相同器件尺寸条件下由半导体材料的能够承受的最大电场强度(ec)决定，通常半导体材料的禁带宽度(eg)越大，ec值越高。最后从电源的电压、频率变化和传输等实际应用需要考虑，需要功率晶体管在常关模式(即没有外加控制电压条件下是开路，enhanced mode)
4.基于上述基本规律，目前比较成熟的功率型晶体管有硅基绝缘栅双极型晶体管(igbt，insulated gate bipolar transistor)，igbt具有驱动功率小而饱和压降低，非常适合应用于直流电压为600v及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。但是因为硅材料本身禁带宽度小(eg＝1.1ev)，材料承受的最大电场值ec较低(只有0.2mv/cm)，需要通过增加尺寸来提供高的工作电压。
5.gan基的场效应晶体管(fet)是新一代功率型晶体管，利用gan半导体大的禁带宽度(eg＝3.4ev),材料能够承受的最大电场ec可以达到3.3mv/cm,比硅材料高一个数量级，适合工作于高电压环境下。同时gan基的场效应管可以通到gan/algan的异质结体系获得高迁移率的二维电子气导电结构，电子迁移率可以达到1500cm2/v.s，接近硅材料的电子迁移率，但是gan场效应晶体管是平面器件，很难实现常关的工作模式。
6.基于sic材料的功率晶体管，不仅具有大的禁带宽度(eg＝3.0ev),最大承受电场ec可以达到2.0mv/cm,电子迁移率适中，达到650cm2/v.s,可以采用标准硅工艺实现常关工作模式，但是sic是一种硬度仅次于金刚石的材料，加工难度大，衬底成本高。制造成本制约其大规模应用。


技术实现要素：

7.本发明的目的就在于，提出一种薄膜型垂直结构的场效应功率晶体管。其采用n-p-n-n型垂直/水平复合结构。本发明通过以下技术方案来实现上述目的：
8.根据本发明的一个方面，提供一种薄膜型垂直结构的场效应功率晶体管，依次设置包括：第一金属，第一n型半导体层，第一p型半导体层，第二n型半导体层，第三n型半导体层，第四n型半导体层，第五n型半导体层，第一绝缘层，以及，第二金属基板；其中，所述第一金属用作与源极相连；在所述第三n型半导体层上设置有栅极；在所述栅极与所述第一n型半导体层、第一p型半导体层、第二n型半导体层、第三n型半导体层之间设置有第二绝缘层，且所述第二绝缘层呈l型；在所述第五n型半导体层与所述第二金属基板之间，与所述第一绝缘层平行设置有漏极，且所述漏极与所述第五n型半导体层、所述金属基板电连通。
9.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第一n型半导体层的主要组成为是galnp，或者al
x
ga
(1-x)
ln
0.5
p，其中，x《＝0.5；掺杂浓度范围在2
×e18
cm-3
与5
×e18
cm-3
之间。
10.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第一p型半导体层的主要组成为galnp，或者al
x
ga
1-x
ln
0.5
p，其中，x《＝0.5；掺杂浓度范围在0.5
×e18
cm-3
与1
×e18
cm-3
之间。
11.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第二n型半导体层的主要组成为galnp，或者al
x
ga
1-x
ln
0.5
p，其中，x《＝0.5；掺杂浓度小于1
×
10
17
cm-3
。
12.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第三n型半导体层的主要组成为gaas；掺杂浓度小于1
×
10
17
cm-3
。
13.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第五n型半导体层的主要组成为galnp，或者al
x
ga
1-x
ln
0.5
p，其中，x《＝0.5；掺杂浓度范围在1
×e18
cm-3
与100
×e18
cm-3
之间。
14.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第四n型半导体层与所述第五n型半导体层向所述漏极延展的长度相等。
15.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第一绝缘层主要组成为氧化硅，氮化硅，氧化铝或陶瓷薄膜；所述第二绝缘层主要组成为氧化硅，氮化硅，氧化铝或陶瓷薄膜。
16.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第二金属基板主要组成为金、银中的一种或多种，且厚度范围是10μm～100μm。
17.根据本发明的一个实施例的薄膜型垂直结构的场效应功率晶体管，所述第一金属的主要组成为金、钯、银、铂、铝、铟、铜、镍、钛中的一种或多种，且其厚度范围为2μm～3μm。
18.本发明的有益效果在于：
19.第一，通过二维l型的垂直薄膜型结构设计，能够提供灵活的最大击穿电压。
20.第二，采用n-p-n-n型垂直/水平复合结构，能够有效降低横向导通电阻。
附图说明
21.图1为本发明的一个示例性实施例的薄膜型垂直结构的场效应功率晶体管的结构
示意图；
22.图2为本发明的一个示例性实施例的薄膜型垂直结构的场效应功率晶体管的电子运动方向示意图。
具体实施方式
23.下面将结合附图，对本发明的实施例公开的技术方案作出相对于本领域技术人员来讲，简要、清楚、可实现的描述。特别地，公开的实施例仅仅是本发明的部分列举，本领域技术人员在没有付出创造性劳动的前提下，基于公开的实施例获得的其他具体实施方式，仍然属于本发明的保护范围。
24.此外，公开的实施例旨在更好地理解本发明的实质，并非将本发明局限于所描述的实施例。术语“第一”、“第二”用于区分描述，而不能理解为指示或暗示相对重要性，也不能理解为描述特定顺序或先后次序。在实施例的描述中，采用了半导体薄膜层上表面、半导体薄膜层下表面等概念。应当理解，这里所说的“上”和“下”是相对于本发明的金属基板而言，即“上”是指远离金属基板的一侧，“下”是指靠近金属基板的一侧。
25.下面，通过对公开的实施例对本发明的技术方案进行详细说明。实施例中，陈述了相同或相似的概念后，其他实施例将不再赘言。
26.本发明提出一种新型的薄膜型垂直结构场效应功率晶体管。其利用iii-v半导体的高电子迁移率，迁移率可以达到7000cm2/v.s；适中的禁带宽度(eg范围在1.9ev～2.2ev)，薄膜形态器件优异的导热性能(器件厚度小于10微米)；通过能带工程设计，采用n-p-n-n的垂直/水平复合结构，实现650～1000v级的工作电压，低的导通电阻和极小的漏电流，并能工作在常关模式(enhancedmode)。相比si，gan和sic材料体系，具有更低的导通电阻，更快的开关频率，更低的制造成本，更高的电流密度，满足电力电子模块微型化和小型化的需求。
27.如图1所示，根据本发明的薄膜型半导瞬态电压抑制二极管的一个实施例100，其结构自上而下依次包括，第一金属101的主要组成为金、钯、银、铂、铝、铟、铜、镍、钛中的一种或多种，且其厚度范围为2μm～3μm，用作与源极相连。
28.第一n型半导体层102，作为垂直结构的源区层；通过金属101和源极联通。其主要组成可以是galnp，也可以是al
x
ga
(1-x)
ln
0.5
p，其中，x《＝0.5；晶格常数0.5653nm，掺杂浓度范围在2
×e18
cm-3
与5
×e18
cm-3
之间(科学计数法，10的幂用e表示)。
29.第一p型半导体层103，其主要组成可以是galnp，也可以是al
x
ga
1-x
ln
0.5
p，其中，x《＝0.5，晶格常数0.5653nm，掺杂浓度范围在0.5
×e18
与1
×e18
cm-3
之间，厚度0.5～3微米，作为垂直结构的栅区，通过侧向绝缘层材料接受栅极电压控制。
30.第二n型半导体层104，其主要组成可以是galnp，也可以是al
x
ga
1-x
ln
0.5
p，x《＝0.5，晶格常数0.5653nm，掺杂浓度小于1
×
10
17
cm-3
，厚度3～10微米，作为垂直结构的漏区(drainregion)。通过在调整在源极101和栅基111之间施加电压v
gs
的变化，实现源区的第一n型半导体层102和源区第二n型半导体层104电路的导通。具体地，当v
gs
＝0时，与源极连通的第一金属101和漏极110之间是npn结构，没有导电通道；当v
gs
》0时(即在栅极施加正电压的时候)，第一p型半导体层103和绝缘层112的界面的正电荷开始在电场作用下离开界面，形成高阻耗尽区，当v
gs
进一步增加时，第一p型半导体层103和绝缘层112的界面开始反型，
出现电子在界面累积，形成导电通道，v
gs
越大，导电通道导电能力越强，从而形成电压控制的电流工作模型。
31.在第三n型半导体层105上设置有栅极111；在第一n型半导体层102、第一p型半导体层103、第二n型半导体层104与栅极111之间，设置有呈l型的第二绝缘层112。如图1所示，第二绝缘层112呈l型，指的是截面呈l型二维图形。绝缘层112主要组成可以采用氧化硅，氮化硅，氧化铝，陶瓷薄膜或者其他有机高分子材料。
32.第三n型半导体层105，设置在呈l型的第二绝缘层112下方，其主要组成可以是galnp，也可以是al
x
ga
1-x
ln
0.5
p，x《＝0.5，晶格常数0.5653nm，掺杂浓度范围在1
×e18
cm-3
与100
×e18
cm-3
之间，厚度0.3～1微米，作为横向导通的电子限制层。
33.第四n型半导体层106，其主要组成可以是gaas，晶格常数0.5653nm，掺杂浓度小于1
×
10
17
cm-3
，厚度0.3～3微米，作为横向导通的电子输运层。
34.第五n型半导体层107，其主要组成可以是galnp，也可以是al
x
ga
1-x
ln
0.5
p，x《＝0.5，晶格常数0.5653nm，掺杂浓度范围在1
×e18
cm-3
与100
×e18
cm-3
之间，厚度0.3～1微米，作为横向导通的电子限制层。第五n型半导体层107与金属基板109之间设置有第一绝缘层108。绝缘层108主要组成可以采用氧化硅，氮化硅，氧化铝，陶瓷薄膜或者其他有机高分子材料，厚度在1～3微米。
35.横向导通距离l可以根据输运承受的工作电压来设定。在第五n型半导体层107与金属基板109之间，与所述第一绝缘层108平行设置有漏极110，且第五n型半导体层107、金属基板109与漏极110电连通。
36.金属基板109采用高导电率和导热率的金属材料，比如金属铜、银、或者合金，厚度控制在10微米到100微米之间。
37.图2示出了实施例100中，电子运动方向的示意图。galnp半导体的可承受的最大电场是1mv/cm,为能够承受1000v的工作电压，第二n型半导体层104的厚度d需要达10微米；为了进一步提高电压，可以进一步加厚第二n型半导体层104厚度，也可以将第三n型半导体层105、第四n型半导体层106、第五n型半导体层107向所述漏极110延展的长度相等。优选地，第四n型半导体层106、第五n型半导体层107向漏极110延展的长度相等。gaas半导体的可承受最大电场是0.4mv/cm，如果第三n型半导体层105、第四n型半导体层106和第五n型半导体层107横向扩展可调；若扩展10微米，可以增加400v的电压。在本结构中d和l都为10微米，累积可承受电压为1400v。
38.本发明的器件结构提供了一种灵活调整最高承受电压的设计方式，并通过galnp/gaas/galnp的双异质结结构形成类二维电子气结构，进一步提高gaas层的电子迁移率，降低横向导通电阻。
39.上述实施例只是本发明的较佳实施例，并不是对本发明技术方案的限制。凡未偏离本发明的实质，在上述实施例的基础上，依照本发明的教导所实施的简单变换、等同替代、改进即可实现的技术方案，均应视为落入本发明专利的权利保护范围内。