电子设备、芯片封装结构及其制作方法与流程

1.本技术实施例涉及集成电路封装技术领域，特别涉及一种电子设备、芯片封装结构及其制作方法。


背景技术：

2.随着手持式和穿戴式通讯产品的普及以及使用功能的逐渐增加，轻薄化、小型化且具有统合性功能的系统封装(system in package，sip)芯片，如应用于cpu(central processing unit，cpu)模组、射频系统(system on chip-system in package，rf-sip)等系统封装芯片的需求与日俱增。而系统封装芯片往往需要集成更多的功能、更高的传输效率，并能够达到体积的微缩。
3.相关技术中，在进行芯片封装时，一般是在印制电路板的内部埋设有桥接芯片，桥接芯片作为连接到芯片的桥梁，然后在桥接芯片的上表面另外设置有连接层，连接层位于桥接芯片与芯片之间，并连接到印制电路板，使得布线层朝向芯片的一面与印制电路板朝向芯片的一面共平面，这样桥接芯片既可通过连接层与芯片实现电连接。
4.然而，上述方案中，连接层的密度较低，连接层作为连接桥接芯片与芯片之间的桥梁时，会对桥接芯片的高密度造成浪费，导致芯片封装的整体密度较低，从而导致芯片封装的集成度较低，无法满足实际应用场景对系统集成度的更高需求。


技术实现要素：

5.本技术实施例提供一种电子设备、芯片封装结构及其制作方法，能够提高芯片封装结构的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。
6.第一方面，本技术实施例提供一种芯片封装结构，包括：基板、至少一个桥接板以及至少两个第一芯片；所述桥接板与至少两个所述第一芯片电连接，所述第一芯片还与所述基板电连接；所述桥接板的至少部分位于所述基板的内部，且所述桥接板朝向所述第一芯片的一面与所述基板朝向所述第一芯片的一面相齐平。
7.本技术实施例提供的芯片封装结构，该芯片封装结构通过将桥接板的至少部分设置在基板的内部，桥接板与至少两个第一芯片电连接，且桥接板朝向第一芯片的一面与所述基板朝向第一芯片的一面相齐平，这样，能够在设置桥接板的同时避免增大芯片封装结构的整体体积，能够提高芯片封装的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。
8.在一种可能的实现方式中，所述桥接板的内部设置有至少一个无源元件。通过在桥接板的内部设置至少一个无源元件，能够使得桥接板集成更多结构和功能，以实现桥接板性能的进一步提升以及封装产品电气特性的提升。
9.在一种可能的实现方式中，所述桥接板至少包括层叠设置的：导电层以及至少一个布线层；所述导电层与所述第一芯片电连接，且至少一个所述布线层上设置有至少一个所述无源元件。
10.通过导电层与第一芯片电连接，能够实现桥接板与第一芯片之间的电连接。通过在至少一个布线层上设置有至少一个无源元件，能够提高桥接板的集成度以及封装产品电气特性的提升。
11.在一种可能的实现方式中，所述导电层包括：本体部以及位于所述本体部上的第一导电体；所述第一导电体的一端与所述第一芯片电连接，所述第一导电体的另一端与所述布线层电连接。这样，第一芯片与布线层之间能够通过位于导电层的本体部上的导电层的第一导电体实现电连接。
12.在一种可能的实现方式中，所述至少一个布线层包括：第一布线层以及第二布线层；所述第一布线层位于所述导电层和所述第二布线层之间，且所述第一布线层和所述第二布线层上设置有至少一个所述无源元件。
13.通过在第一布线层和第二布线层上设置有至少一个无源元件，能够提高桥接板的集成度，增加桥接板的可实现功能以及封装产品电气特性的提升。
14.在一种可能的实现方式中，所述桥接板还包括：第一基体层；所述第二布线层位于所述第一布线层和所述第一基体层之间；所述第一基体层上开设有多个沿着所述桥接板的厚度方向延伸的第一通孔，且至少一个所述第一通孔内设置有第一导电件；所述第一导电件的一端与所述第二布线层电连接，所述第一导电件的另一端与所述基板电连接。
15.通过在第一基体层上开设有多个沿着桥接板的厚度方向延伸的第一通孔，且至少一个第一通孔内设置有第一导电件，第一导电件的一端与第二布线层电连接，第一导电件的另一端与基板电连接，能够实现桥接板与基板之间的垂直互联，从而能够缩短连通路径。
16.在一种可能的实现方式中，所述至少一个布线层还包括：第三布线层；所述第一基体层位于所述第二布线层和所述第三布线层之间；所述第一导电件的另一端通过所述第三布线层与所述基板电连接。
17.在一种可能的实现方式中，所述第三布线层上设置有至少一个所述无源元件。通过在第三布线层上设置有至少一个无源元件，能够进一步提高桥接板的集成度，增加桥接板的可实现功能。
18.在一种可能的实现方式中，所述第一基体层所采用的材料为硅、玻璃、陶瓷或氮化铝中的任意一种或多种。
19.在一种可能的实现方式中，所述桥接板至少包括层叠设置的：第一介电层、第二介电层以及位于所述第一介电层和所述第二介电层之间的第二基体层；所述第二基体层上开设有多个沿着所述桥接板的厚度方向延伸的第二通孔，且至少一个所述第二通孔内设置有第二导电件；所述第一介电层上设置有至少一个第二导电体，每个所述第二导电体与至少两个所述第二导电件电连接；所述第二介电层上设置有至少一个第三导电体，每个所述第三导电体与至少两个所述第二导电件电连接；所述第二导电件与所述第二导电体以及所述第三导电体共同形成所述螺旋式电感。将电感设计为立体结构的螺旋式电感，能够提高电感的品质。
20.在一种可能的实现方式中，所述第一介电层上还设置有至少一个第四导电体，所述至少一个第四导电体与所述第二导电件电连接，所述至少一个第四导电体还与至少两个所述第一芯片电连接。这样，桥接板与至少两个第一芯片之间即可通过第四导电体电连接，以实现两个第一芯片经由桥接板做高密度的互联。
21.在一种可能的实现方式中，所述第二基体层所采用的材料为硅、玻璃、陶瓷或氮化铝中的任意一种或多种。
22.在一种可能的实现方式中，所述至少一个无源元件为电感器、电容器或电阻器中的任意一种或多种。
23.在一种可能的实现方式中，所述基板包括：第一板层以及与所述第一板层相连的第二板层；所述第一板层上开设有多个沿着所述第一板层的厚度方向延伸的第三通孔，且所述第三通孔内设置有第三导电件；所述第二板层上设置有多个连通线路，所述第三导电件的一端裸露设置，所述第三导电件的另一端与所述连通线路电连接。
24.通过在第一板层上开设有多个沿着第一板层的厚度方向延伸的第三通孔，在第三通孔内设置有第三导电件，且在第二板层上设置有多个连通线路，第三导电件与连通线路电连接，即可实现第一板层与第二板层之间的电连接以及信号走通。
25.在一种可能的实现方式中，所述第一板层上与所述桥接板朝向所述第二板层的一面相对应的位置处还开设有至少一个第四通孔，所述第四通孔沿着所述第一板层的厚度方向延伸，且所述第四通孔内设置有第四导电件；所述第四导电件的一端与所述桥接板电连接，所述第四导电件的另一端与所述连通线路电连接。这样即可实现桥接板与第二板层之间的电连接。
26.在一种可能的实现方式中，所述第一板层上还开设有多个沿着所述第一板层的厚度方向延伸的第五通孔，且所述第五通孔内设置有第五导电件；所述第五导电件的一端与所述第一芯片电连接，所述第五导电件的另一端与所述连通线路电连接。
27.这样能够使得第一芯片与第二板层之间通过第五导电件实现垂直互联，从而能够缩短第一芯片与第二板层之间的连通路径，提高第一芯片与第二板层之间的信号传递速度。
28.在一种可能的实现方式中，还包括：至少一个第二芯片；所述第二芯片位于所述第二板层背离所述第一板层的一侧，所述第二芯片与所述连通线路电连接。
29.通过在第二板层背离第一板层的一侧设置至少一个第二芯片，且第二芯片与第二板层的连通线路电连接，能够更加有效的利用基板的面积利用率，达到封装面积的微缩，增加了封装芯片的数量和封装密度。也就是说，能够实现该芯片封装结构的双面封装，从而有助于封装更多的芯片。
30.在一种可能的实现方式中，所述第一芯片还与所述基板电连接。
31.第二方面，本技术实施例提供一种电子设备，该电子设备至少包括：上述任一所述的芯片封装结构。
32.本技术实施例提供的电子设备，通过在电子设备中设置上述芯片封装结构，因芯片封装结构的集成度较高，这样在增强电子设备功能的同时，缩小了芯片封装结构在电子设备内的占用尺寸，不仅会给电子设备中其他无源元件的安装提供有效的空间，而且也可缩小整个电子设备的尺寸，优化电子设备的体验效果。与此同时，也保证了电子设备中信号传输的稳定性，确保电子设备的正常工作。
33.第三方面，本技术实施例提供一种芯片封装结构的制作方法，包括：提供桥接板以及电路板框架；将所述桥接板设置在所述电路板框架的开口内，所述桥接板的第一表面与所述电路板框架的第一表面位于同一侧，且所述桥接板的第一表面与所述电路板框架的第
一表面相齐平；在所述电路板框架的第二表面的一侧设置第三介电层，所述第三介电层与所述电路板框架共同形成第一板层；在所述桥接板的第一表面的一侧设置至少两个第一芯片。
34.本技术实施例提供的芯片封装结构的制作方法，通过将桥接板设置在电路板框架的开口内，桥接板与至少两个第一芯片电连接，桥接板的第一表面与电路板框架的第一表面位于同一侧，且桥接板的第一表面与电路板框架的第一表面相齐平，在桥接板的第一表面的一侧设置第一芯片，这样，能够在设置桥接板的同时避免增大芯片封装结构的整体体积，能够提高芯片封装的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。
35.在一种可能的实现方式中，所述在所述桥接板的第一表面的一侧设置至少两个第一芯片之前，还包括：在所述第一板层背离所述桥接板的第一表面的一侧设置第二板层，所述第二板层与所述第一板层相连；在所述第二板层上设置多个连通线路。
36.通过在第一板层远离桥接板的第一表面的一侧设置第二板层，在第二板层上设置有多个连通线路，即可实现第一板层与第二板层之间的电连接以及信号走通。
37.在一种可能的实现方式中，所述在所述第二板层上设置多个连通线路之后，还包括：在所述第二板层背离所述第一板层的一侧设置至少一个第二芯片，所述第二芯片与所述连通线路电连接。
38.通过在第二板层背离第一板层的一侧设置至少一个第二芯片，且第二芯片与第二板层的连通线路电连接，能够更加有效的利用基板的面积利用率，达到封装面积的微缩，增加了封装芯片的数量和封装密度。也就是说，能够实现该芯片封装结构的双面封装，从而有助于封装更多的芯片。
39.在一种可能的实现方式中，所述提供桥接板以及电路板框架之后，还包括：提供粘接层；将所述电路板框架固定在所述粘接层上；所述将所述桥接板设置在所述电路板框架的开口内，所述桥接板的第一表面与所述电路板框架的第一表面位于同一侧，且所述桥接板的第一表面与所述电路板框架的第一表面相齐平，包括：将所述桥接板设置在所述电路板框架的开口内，所述桥接板的第一表面与所述粘接层朝向所述电路板框架的一面相贴合，以使所述桥接板的第一表面与所述电路板框架的第一表面相齐平；
40.所述在所述电路板框架的第二表面的一侧设置第三介电层，所述第三介电层与所述电路板框架共同形成第一板层之后，还包括：去除所述粘接层。
41.在一种可能的实现方式中，所述提供桥接板以及电路板框架，包括：提供桥接板本体；在所述桥接板本体的内部设置至少一个无源元件。通过在桥接板本体的内部设置至少一个无源元件，能够使得桥接板集成更多结构和功能，以实现桥接板性能的进一步提升。
42.在一种可能的实现方式中，所述提供电路板框架，还包括：提供电路板框架本体；在所述电路板框架本体上形成多个沿着所述电路板框架本体的厚度方向延伸的第三通孔；在所述第三通孔内设置第三导电件，以形成所述电路板框架。
43.在一种可能的实现方式中，所述在所述电路板框架的第二表面的一侧设置第三介电层，所述第三介电层与所述电路板框架共同形成第一板层之后，包括：在所述第一板层上与所述桥接板的第二表面相对应的位置处设置至少一个第四通孔；在所述第四通孔内设置第四导电件。
44.在一种可能的实现方式中，所述在所述电路板框架的第二表面的一侧设置第三介电层，所述第三介电层与所述电路板框架共同形成第一板层之后，还包括：在所述第一板层上设置至少一个沿着所述第一板层的厚度方向延伸的第五通孔；在所述第五通孔内设置第五导电件。
45.通过第一板层上开设有多个沿着第一板层的厚度方向延伸的第五通孔，且第五通孔内设置有第五导电件，第五导电件的一端与第一芯片电连接，第五导电件的另一端与连通线路电连接，能够使得第一芯片与第二板层之间通过第五导电件实现垂直互联，从而能够缩短第一芯片与第二板层之间的连通路径，提高第一芯片与第二板层之间的信号传递速度。
附图说明
46.图1为现有技术中的芯片封装结构的结构示意图；
47.图2为本技术一实施例提供的芯片封装结构的结构示意图；
48.图3为本技术一实施例提供的芯片封装结构中桥接板的整体结构示意图；
49.图4为本技术一实施例提供的芯片封装结构中桥接板的拆分结构示意图；
50.图5为本技术一实施例提供的桥接板中导电层的结构示意图；
51.图6为本技术一实施例提供的桥接板中第二布线层的结构示意图；
52.图7为本技术一实施例提供的桥接板中第三布线层的结构示意图；
53.图8为本技术一实施例提供的桥接板中第一基体层的结构示意图；
54.图9为本技术一实施例提供的桥接板中第一布线层的结构示意图；
55.图10为本技术一实施例提供的芯片封装结构中桥接板的整体结构示意图；
56.图11为本技术一实施例提供的芯片封装结构中桥接板的拆分结构示意图；
57.图12为本技术一实施例提供的桥接板中第一介电层的结构示意图；
58.图13为本技术一实施例提供的桥接板中第二基体层的结构示意图；
59.图14为本技术一实施例提供的桥接板中第二介电层的结构示意图；
60.图15为本技术一实施例提供的芯片封装结构的结构示意图；
61.图16为本技术一实施例提供的芯片封装结构的制作方法的流程示意图；
62.图17为本技术一实施例提供的芯片封装结构的制作方法的流程示意图；
63.图18为本技术一实施例提供的芯片封装结构的制作方法的流程示意图；
64.图19为本技术一实施例提供的芯片封装结构的制作方法的流程示意图；
65.图20为本技术一实施例提供的芯片封装结构的制作方法的流程示意图；
66.图21为本技术一实施例提供的芯片封装结构的制作方法中将电路板框架设置在粘接层上，并将桥接板设置在电路板框架的开口内的结构示意图；
67.图22为本技术一实施例提供的芯片封装结构的制作方法中将电路板框架设置在粘接层上的结构示意图；
68.图23为本技术一实施例提供的芯片封装结构的制作方法中将桥接板设置在粘接层的一面上的结构示意图；
69.图24为本技术一实施例提供的芯片封装结构的制作方法中在电路板框架的第二表面的一侧设置第三介电层的结构示意图；
70.图25为本技术一实施例提供的芯片封装结构的制作方法中去除粘接层的结构示意图；
71.图26为本技术一实施例提供的芯片封装结构的制作方法中在第一板层上与桥接板的第二表面相对应的位置处设置至少一个第四通孔，在第四通孔内设置第四导电件的结构示意图；
72.图27为本技术一实施例提供的芯片封装结构的制作方法中在第一板层远离桥接板的第一表面的一侧设置第二板层，在第二板层上设置多个连通线路的结构示意图；
73.图28为本技术一实施例提供的芯片封装结构的制作方法中在第一板层上设置至少一个沿着第一板层的厚度方向延伸的第五通孔的结构示意图；
74.图29为本技术一实施例提供的芯片封装结构的制作方法中在第五通孔内设置第五导电件的结构示意图；
75.图30为本技术一实施例提供的芯片封装结构的制作方法中基板与桥接板的结构示意图；
76.图31为本技术一实施例提供的芯片封装结构的制作方法中第一芯片与基板以及桥接板为分离状态时的结构示意图；
77.图32为本技术一实施例提供的芯片封装结构的制作方法中第一芯片与基板以及桥接板为连接状态时的结构示意图；
78.图33为本技术一实施例提供的芯片封装结构的制作方法中第一芯片以及第二芯片与基板以及桥接板为分离状态时的结构示意图；
79.图34为本技术一实施例提供的芯片封装结构的制作方法中第一芯片以及第二芯片与基板以及桥接板为连接状态时的结构示意图。
80.附图标记说明：
81.100-芯片封装结构；10-基板；11-第一板层；
82.110-电路板框架；1101-开口；1102-电路板框架的第一表面；
83.1103-电路板框架的第二表面；111-第三通孔；112-第三导电件；
84.113-第四通孔；114-第四导电件；115-第五通孔；
85.116-第五导电件；120-第三介电层；12-第二板层；
86.121-连通线路；20-桥接板；21-桥接板的第一表面；
87.22-桥接板的第二表面；201-导电层；2011-本体部；
88.2012-第一导电体；202-第一布线层；2021-走线；
89.2022-电感器；2023-电容器；2024-电阻器；
90.203-第二布线层；204-第一基体层；2041-第一通孔；
91.2042-第一导电件；205-第三布线层；206-第一介电层；
92.2061-第二导电体；2062-第四导电体；207-第二基体层；
93.2071-第二通孔；2072-第二导电件；208-第二介电层；
94.2081-第三导电体；30-第一芯片；40-第二芯片；
95.50-第一电连接件；501-填充层；60-第二电连接件；
96.70-粘接层；801-印制电路板；802-桥接芯片；
97.803-芯片；804-连接层；805-锡膏。
具体实施方式
98.本技术的实施方式部分使用的术语仅用于对本技术的具体实施例进行解释，而非旨在限定本技术，下面将结合附图对本技术实施例的实施方式进行详细描述。
99.印制电路板(printed circuit boards，pcb)，又称印刷电路板，是电子无源元件电气连接的提供者。芯片对于电子设备而言是最为核心的部分，具有逻辑处理与控制整机正常运行的作用，在电子设备中，该芯片主要以芯片封装结构的形式固定在印制电路板上，以起到稳定控制芯片封装结构内部的芯片与外部电路板稳定导通的目的。倒装芯片(flip chip)既是一种芯片互联技术，又是一种理想的芯片粘接技术，现已成为高端器件及高密度封装领域中经常采用的封装形式。
100.目前，为了实现芯片的封装，一般是将芯片与印制电路板电连接。例如，相关技术中，印制电路板和芯片之间是直接通过锡膏焊接来实现电连接，或者，如图1所示，一般是在印制电路板801的内部埋设有桥接芯片802，然后在桥接芯片802的上表面设置有连接层804，连接层804朝向芯片803的一面与印制电路板701朝向芯片803的一面共平面，桥接芯片802通过连接层804与芯片电连接。其中，芯片803与连接层804之间可以是通过锡膏805焊接连接。
101.然而，上述方案中，布线层基于印制电路板的工艺制作，所以密度较低，布线层作为连接桥接板与芯片之间的桥梁时，会对桥接板的高密度造成浪费，导致芯片封装的整体密度较低，从而导致芯片封装的集成度较低，无法满足实际应用场景对系统集成度的更高需求。
102.基于此，本技术实施例提供一种芯片封装结构，通过将桥接板的至少部分设置在基板的内部，桥接板与至少两个第一芯片电连接，且桥接板朝向第一芯片的一面与基板朝向第一芯片的一面相齐平，这样，能够在设置桥接板的同时避免增大芯片封装结构的整体体积，能够提高芯片封装的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。
103.下面结合附图，对该芯片封装结构的具体结构进行详细介绍。
104.参照图2所示，本技术实施例提供一种芯片封装结构100，该芯片封装结构100可以包括：基板10、至少一个桥接板20以及至少两个第一芯片30，其中，桥接板20与至少两个第一芯片30电连接，第一芯片30还与基板10电连接。桥接板20的至少部分位于基板10的内部，而且，桥接板20朝向第一芯片30的一面与基板10朝向第一芯片30的一面相齐平。
105.桥接板20与基板10共平面，桥接板20直接与第一芯片30电连接，这样，高密度的桥接板20与第一芯片30电连接，能够实现芯片封装的高密度连接。因而，本技术实施例能够在设置桥接板20的同时避免增大芯片封装结构100的整体体积，能够提高芯片封装的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。
106.另外，由于桥接板20朝向第一芯片30的一面与基板10朝向第一芯片30的一面相齐平，桥接板20与第一芯片30可以直接进行电连接，从而可以避免在桥接板20面向第一芯片30的一面上重新设置单独的连接层来连接桥接板20与第一芯片30。因而，相比于现有技术，无需单独设置连接层，本技术实施例能够在降低整体封装厚度的同时，简化封装工艺。
107.需要说明的是，在本技术实施例中，桥接板20朝向第一芯片30的一面与基板10朝向第一芯片30的一面相齐平，可以定义为桥接板20朝向第一芯片30的一面与基板10朝向第
一芯片30的一面之间的高低落差小于5微米。
108.在本技术实施例中，桥接板20的内部可以设置有至少一个无源元件。通过在桥接板20的内部设置至少一个无源元件，能够使得桥接板20集成更多结构和功能，以实现桥接板20性能的进一步提升以及封装产品电气特性的提升。
109.可以理解的是，相比于现有技术中设置多个分离式的无源元件，本技术实施例将多个无源元件集成在一起，以形成整合式无源元件设置在桥接板20内，能够达到减少分离无源元件的数目来降低芯片封装结构100的封装尺寸的目的。
110.示例性地，至少一个无源元件可以为电感器2022、电容器2023或电阻器2024中的任意一种或多种。
111.需要说明的是，在本技术实施例中，桥接板20的具体结构可以包括但不限于以下两种可能的实现方式：
112.一种可能的实现方式为：参照图3和图4所示，桥接板20至少可以包括层叠设置的：导电层201以及至少一个布线层(例如图4中的第一布线层202、第二布线层203或者第三布线层205)，其中，导电层201与第一芯片30电连接，而且，至少一个布线层上可以设置有至少一个无源元件。通过导电层201与第一芯片30电连接，能够实现桥接板20与第一芯片30之间的电连接。通过在至少一个布线层上设置有至少一个无源元件，能够提高桥接板20的集成度以及封装产品电气特性的提升。
113.参照图4和图5所示，导电层201可以包括：本体部2011和第一导电体2012，其中，第一导电体2012位于本体部2011上，而且，第一导电体2012的一端与第一芯片30电连接，第一导电体2012的另一端与布线层电连接。这样，第一芯片30与布线层之间能够通过位于导电层201的本体部2011上的导电层201的第一导电体2012实现电连接。
114.参见图4、图6和图7所示，至少一个布线层可以包括：第一布线层202以及第二布线层203，其中，第一布线层202位于导电层201和第二布线层203之间，而且，第一布线层202和第二布线层203上设置有至少一个无源元件。
115.通过在第一布线层202和第二布线层203上设置有至少一个无源元件，能够提高桥接板20的集成度，增加桥接板20的可实现功能以及封装产品电气特性的提升。例如，第一布线层202上可以设置有电阻器2024和电感器2022，第二布线层203上可以设置有电感器2022。
116.另外，在一些实施例中，第一布线层202和第二布线层203上可以设置有电容器2023，以此形成相对的电容器2023工作条件。
117.参见图4和图8所示，在本技术实施例中，桥接板20还可以包括：第一基体层204，其中，第二布线层203位于第一布线层202和第一基体层204之间，第一基体层204上还可以开设有多个沿着桥接板20的厚度方向延伸的第一通孔2041，而且，至少一个第一通孔2041内可以设置有第一导电件2042，第一导电件2042的一端与第二布线层203电连接，第一导电件2042的另一端可以与基板10电连接。
118.通过在第一基体层204上开设有多个沿着桥接板20的厚度方向延伸的第一通孔2041，且至少一个第一通孔2041内设置有第一导电件2042，第一导电件2042的一端与第二布线层203电连接，第一导电件2042的另一端与基板10电连接，能够实现桥接板20与基板10之间的垂直互联，从而能够缩短连通路径。
119.在本技术实施例中，第一导电件2042可以为导电柱。而且，桥接板20内部的无源元件(集成无源器件)直接经由第一导电件2042与第一芯片30对接，线路的路径最短，线路的寄生效应最小，对于去耦合电容来改善电源完整性而言效果较好。
120.如图4和图9所示，至少一个布线层还可以包括：第三布线层205，其中，第一基体层204位于第二布线层203和第三布线层205之间，第一导电件2042的另一端通过第三布线层205与基板10电连接，这样能够使得第一芯片30与基板10之间的互联更好，且能够进一步增加芯片封装结构100的集成度。
121.另外，第三布线层205上也可以设置有至少一个无源元件。通过在第三布线层205上设置有至少一个无源元件，能够进一步提高桥接板20的集成度，增加桥接板20的可实现功能。例如，第三布线层205上可以设置有电容器2023。
122.封装器件密度的增加能够减小芯片与芯片间的互联线路长度，这样在射频的应用上会有效提高射频的性能。而且，带通孔的无源元件集成，可以在不增加面积的情况下增加电容值与电感值。带通孔的无源元件本身的高密度布线层也提供了高密度的桥接板20，桥接板20作为芯片与芯片间的互联讯号线，能够提高芯片间的讯号传输速率，改善封装系统的讯号完整性。
123.可以理解的是，在本技术实施例中，每个布线层(例如图4中的第一布线层202、第二布线层203或者第三布线层205)的表面上可以具有走线2021。通过在每个布线层的表面上设置走线2021，有助于增加布线层上的各个无源元件之间，布线层与第一基体层204之间以及布线层与导电层201之间的互联密度，从而有助于实现芯片封装结构100的高密度互连。
124.需要说明的是，在本技术实施例中，第一基体层204所采用的材料可以为硅、玻璃、陶瓷或氮化铝中的任意一种或多种。
125.另一种可能的实现方式为：参照图10和图11所示，桥接板20至少可以包括层叠设置的：第一介电层206、第二介电层208以及第二基体层207，其中，第二基体层207可以位于第一介电层206和第二介电层208之间。
126.第二基体层207上可以开设有多个沿着桥接板20的厚度方向延伸的第二通孔2071，而且，至少一个第二通孔2071内可以设置有第二导电件2072(参见图13)。第一介电层206上可以设置有至少一个第二导电体2061(参见图12)，每个第二导电体2061可以与至少两个第二导电件2072电连接。第二介电层208上可以设置有至少一个第三导电体2081(参见图14)，每个第三导电体2081可以与至少两个第二导电件2072电连接。这样，第三导电体2081可以与第二导电件2072以及第二导电体2061共同形成螺旋式电感。
127.将电感设计为立体结构的螺旋式电感，能够提高电感的品质。例如螺旋式电感能够实现高频大于100mhz的电气特性。而且，利用高密度的第二导电件2072来作为桥接板20的数位讯号，有助于实现芯片间更高速的讯号传递。
128.这样，该桥接板20中的第二导电件2072与第二导电体2061以及第三导电体2081之间可以串联形成螺旋式电感，以提高电感性能。三维结构的螺旋式电感能够提供更好的感抗性能以及比预期更佳的射频表现。
129.在一些实施例中，如图11和图12所示，第一介电层206上还可以设置有至少一个第四导电体2062，至少一个第四导电体2062与第二导电件2072电连接，至少一个第四导电体
2062还与至少两个第一芯片30电连接。这样，桥接板20与至少两个第一芯片30之间即可通过第四导电体2062电连接，以实现至少两个第一芯片30经由桥接板20做高密度的互联。
130.其中，在一种可能的实现方式中，可以是第四导电体2062的两端连接两个第一芯片30，第四导电体2062的中间连接第二导电体2061，这样第四导电体2062与第二导电体2061以及两个第一芯片30之间的连接可以形成t型结构。
131.第一芯片30与桥接板20电连接时，可以是第一芯片30与第一介电层206上的第四导电体2062电接触，这样，桥接板20内的集成无源元件可以经由第四导电体2062与第一芯片30相连，以达到更好的电源完整性。
132.需要说明的是，在本技术实施例中，第二基体层207所采用的材料可以为硅、玻璃、陶瓷或氮化铝中的任意一种或多种。
133.参照图15所示，在本技术实施例中，基板10可以包括：第一板层11以及第二板层12，其中，第一板层11与第二板层12相连，第一板层11上可以开设有多个沿着第一板层11的厚度方向延伸的第三通孔111，而且，第三通孔111内可以设置有第三导电件112，第二板层12上可以设置有多个连通线路121，第三导电件112的一端裸露设置，第三导电件112的另一端与连通线路121电连接。
134.通过在第一板层11上开设有多个沿着第一板层11的厚度方向延伸的第三通孔111，在第三通孔111内设置有第三导电件112，且在第二板层12上设置有多个连通线路121，第三导电件112与连通线路121电连接，即可实现第一板层11与第二板层12之间的电连接以及信号走通。
135.另外，在一些实施例中，第一板层11上与桥接板20朝向第二板层12的一面相对应的位置处还可以开设有至少一个第四通孔113，第四通孔113可以沿着第一板层11的厚度方向延伸，而且，第四通孔113内可以设置有第四导电件114，第四导电件114的一端与桥接板20电连接，第四导电件114的另一端与连通线路121电连接，这样即可实现桥接板20与第二板层12之间的电连接。
136.在一种可能的实现方式中，参见图15所示，第一板层11上还可以开设有多个沿着第一板层11的厚度方向延伸的第五通孔115，而且，第五通孔115内可以设置有第五导电件116，第五导电件116的一端通过第四导电体2062与第一芯片30电连接，第五导电件116的另一端与连通线路121电连接。这样，能够使得第一芯片30与第二板层12之间通过第五导电件116实现垂直互联，从而能够缩短第一芯片30与第二板层12之间的连通路径，提高第一芯片30与第二板层12之间的信号传递速度。
137.此外，在本技术实施例中，如图15所示，该芯片封装结构100还可以包括：至少一个第二芯片40，其中，第二芯片40位于第二板层12背离第一板层11的一侧，第二芯片40与连通线路121电连接。
138.通过在第二板层12背离第一板层11的一侧设置至少一个第二芯片40，且第二芯片40与第二板层12的连通线路121电连接，能够更加有效的利用基板10的面积利用率，达到封装面积的微缩，增加了封装芯片的数量和封装密度。也就是说，能够实现该芯片封装结构100的双面封装，从而有助于封装更多的芯片。
139.需要说明的是，如图1或图15所示，在本技术实施例中，第一芯片30还与基板10电连接。其中，第一芯片30与基板10之间可以是通过第一电连接件50实现电连接。第一电连接
件50可以为锡球或锡膏等。
140.在一些实施例中，第一芯片30与基板10之间还可以设置有填充层501，填充层501可以填充在第一电连接件50的周围，以起到增加连接可靠性的作用。示例性地，填充层501可以为底部填充剂。
141.另外，需要说明的是，第二板层12背离第一板层11的一面上可以设置有第二电连接件60，第二电连接件60用于实现基板10背离第一芯片30的一面与其它电子器件之间的电连接。示例性地，第二芯片4与基板10(第二板层12)之间可以是通过第二电连接件60实现电连接。第一电连接件50可以为锡球或锡膏等。
142.参照图16或图17所示，本技术实施例还提供一种芯片封装结构100的制作方法，该芯片封装结构100的制作方法至少可以包括：
143.s101：提供桥接板20以及电路板框架110。
144.其中，桥接板20为采用硅工艺所制备的高密度桥接板。
145.参见图18所示，在本技术实施例中，s101中的提供电路板框架110可以包括：
146.s1011a：提供电路板框架本体。
147.s1012a：在电路板框架本体上形成多个沿着电路板框架本体的厚度方向延伸的第三通孔111。
148.s1013a：在第三通孔111内设置第三导电件112，以形成电路板框架110。
149.另外，在本技术实施例中，s101中的提供桥接板20可以包括：
150.s1011b：提供桥接板本体。
151.s1012b：在桥接板本体的内部设置至少一个无源元件。
152.通过在桥接板本体的内部设置至少一个无源元件，能够使得桥接板20集成更多结构和功能，以实现桥接板20性能的进一步提升。
153.s102：将桥接板20设置在电路板框架110的开口1101内，桥接板的第一表面21与电路板框架的第一表面1102位于同一侧，且桥接板的第一表面21与电路板框架的第一表面1102相齐平。
154.s103：在电路板框架的第二表面1103的一侧设置第三介电层120，第三介电层120与电路板框架110共同形成第一板层11(参见图24和图25所示)。
155.在实际应用中，第三介电层120压合在电路板框架110上之后，可以采用研磨或者等离子刻蚀等方式，以露出电路板框架110上的第三导电件112.
156.s104：在桥接板的第一表面21的一侧设置至少两个第一芯片30。
157.这样，能够在设置桥接板20的同时避免增大芯片封装结构100的整体体积，能够提高芯片封装的集成度，从而能够更好的满足实际应用场景对系统集成度的更高需求。而且，桥接板20与基板10的露出面为共平面，在后续的芯片封装中有利于良率的控制。
158.在本技术实施例中，在s104之前，如图17所示，该芯片封装结构的制作方法还可以包括：
159.s201：在第一板层11远离桥接板的第一表面21的一侧设置第二板层12(参见图27所示)，第二板层12与第一板层11相连。
160.需要说明的是，图27所示的结构为将图26所示的结构翻转180度后，在第一板层11的下面设置第二板层12所形成。
161.s202：在第二板层12上设置多个连通线路121。
162.通过在第一板层11远离桥接板的第一表面21的一侧设置第二板层12，在第二板层12上设置有多个连通线路121，且第一板层11中的第三导电件112与连通线路121电连接，即可实现第一板层11与第二板层12之间的电连接以及信号走通。另外，第二板层12上的多个连通线路121还有助于实现基板10与其它电子无源元件之间的更多线路的互联。
163.需要说明的是，在本技术实施例中，在第一板层11远离桥接板的第一表面21的一侧设置第二板层12，并在第二板层12上设置有多个连通线路121之后，可以形成如图30所示的结构，此时可继续执行s104，在桥接板的第一表面21的一侧设置第一芯片30。图31为第一芯片30与基板10(第一板层11和第二板层12)以及桥接板20为分离状态时的结构示意图。图32为第一芯片30与基板10(第一板层11和第二板层12)以及桥接板20为连接状态时的结构示意图。第一芯片30封装在第一板层11背离第二板层12的一面上，即可形成如图31所示的结构。
164.在本技术实施例中，在s202之后，如图19所示，还可以包括：
165.s203：在第二板层12背离第一板层11的一侧设置至少一个第二芯片40，第二芯片40与连通线路121电连接。
166.图33为第一芯片30以及第二芯片40与基板10(第一板层11和第二板层12)以及桥接板20为分离状态时的结构示意图。图34为第一芯片30以及第二芯片40与基板10(第一板层11和第二板层12)以及桥接板20为连接状态时的结构示意图。将第二芯片40封装在第二板层12背离第一板层11的一面上，即可形成如图34所示的结构。
167.通过在第二板层12背离第一板层11的一侧设置至少一个第二芯片40，且第二芯片40与第二板层12的连通线路121电连接，能够更加有效的利用基板10的面积利用率，达到封装面积的微缩，增加了封装芯片的数量和封装密度。也就是说，能够实现该芯片封装结构100的双面封装，从而有助于封装更多的芯片。
168.在本技术实施例中，参见图20所示，s101之后，还可以包括：
169.s301：提供粘接层80。
170.s302：将电路板框架110固定在粘接层80上(参见图21和图22所示)。
171.具体地，s102可以包括：
172.s1021：将桥接板20设置在电路板框架110的开口1101内，桥接板的第一表面21与粘接层80朝向电路板框架110的一面相贴合(如图21和图23所示)，以使桥接板的第一表面21与电路板框架的第一表面1102相齐平。
173.桥接板20自然与基板10共平面，不需要另外建立连接层，能够简化封装第一芯片30时的工艺。
174.具体地，s103之后，还可以包括：
175.s303：去除粘接层80。
176.具体地，可以将图24中的粘接层70去除，以形成如图25中所示的结构。
177.需要说明的是，在一些实施例中，将电路板框架110固定在粘接层80上时，粘接层70能够避免电路板框架110与桥接板20之间产生错位或者移动。
178.在本技术实施例中，在s103之后，芯片封装结构100的制作方法还可以包括：
179.s301：在第一板层11上与桥接板的第二表面22相对应的位置处设置至少一个第四
通孔113。
180.s302：在第四通孔113内设置第四导电件114。
181.具体地，如图26所示，在第一板层11上与桥接板的第二表面22相对应的位置处设置至少一个第四通孔113，并在第四通孔113内设置第四导电件114。
182.在本技术实施例中，在在s103之后，芯片封装结构100的制作方法还可以包括：
183.s305：在第一板层11上设置至少一个沿着第一板层11的厚度方向延伸的第五通孔115(参见图28所示)。
184.具体地，可以是通过激光打孔的方式在第一板层11上形成至少一个沿着第一板层11的厚度方向延伸的第五通孔115。
185.s306：在第五通孔115内设置第五导电件116(参见图29所示)。
186.第五导电件116可以是通过电镀或者化学镀的方式将铜填充在第五通孔115内，以形成第五导电件116。
187.通过第一板层11上开设有多个沿着第一板层11的厚度方向延伸的第五通孔115，且第五通孔115内设置有第五导电件116，第五导电件116的一端与第一芯片30电连接，第五导电件116的另一端与连通线路121电连接，能够使得第一芯片30与第二板层12之间通过第五导电件116实现垂直互联，从而能够缩短第一芯片30与第二板层12之间的连通路径，提高第一芯片30与第二板层12之间的信号传递速度。
188.此外，本技术实施例还提供一种电子设备，该电子设备至少可以包括上述任意一种芯片封装结构100。
189.通过在电子设备中设置上述芯片封装结构100，因芯片封装结构100的集成度较高，这样在增强电子设备功能的同时，缩小了芯片封装结构100在电子设备内的占用尺寸，不仅会给电子设备中其他无源元件的安装提供有效的空间，而且也可缩小整个电子设备的尺寸，优化电子设备的体验效果。与此同时，也保证了电子设备中信号传输的稳定性，确保电子设备的正常工作。
190.在本技术实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本技术实施例中的具体含义。
191.在本技术实施例或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术实施例的限制。在本技术实施例的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。
192.本技术实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术实施例的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“可以包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可以包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
193.最后应说明的是：以上各实施例仅用以说明本技术实施例的技术方案，而非对其
限制。尽管参照前述各实施例对本技术实施例进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本技术实施例各实施例技术方案的范围。