具有直接键合界面的微电子组件的单体化的制作方法

具有直接键合界面的微电子组件的单体化


背景技术：

1.集成电路（ic）封装通常包括引线键合到或焊接到封装衬底的管芯。在使用中，电信号和功率通过引线键合或焊料在封装衬底和管芯之间传递。
附图说明
2.通过结合附图的以下详细描述，将容易理解实施例。为了便于这种描述，相同的附图标记
‎
表示相同的结构元件。在附图的各图中，作为示例而非作为限制示出了各实施例。
3.图1是根据各种实施例的包括直接键合的示例性微电子组装件的侧视截面图。
4.图2是根据各种实施例的图1的微电子组装件的一部分的侧视截面分解图。
5.图3和4是根据各种实施例的微电子组件的示例性直接键合界面的侧视截面图。
6.图5-8是根据各种实施例的微电子组件的示例性直接键合界面的俯视图。
7.图9-12是根据各种实施例的微电子组件的示例性直接键合界面的侧视截面图。
8.图13是根据各种实施例的包括直接键合的示例性微电子组装件的侧视截面图。
9.图14-17是根据各种实施例的图1和2的微电子组装件的一部分的制造中的示例性各阶段的侧视截面图。
10.图18-20、21a-21b和22-23是根据各种实施例的包括直接键合的示例性微电子组装件的侧视截面图。
11.图24a-24b是根据各种实施例的包括具有直接键合界面和外围沟槽的微电子组件的微电子组装件的各种视图。
12.图25-28是根据各种实施例的具有直接键合界面和外围沟槽的示例性微电子组件的侧视截面图。
13.图29-31是根据各种实施例的具有直接键合界面和外围沟槽的微电子组件的制造中的示例性各阶段的侧视截面图。
14.图32a-32c和33a-33b是根据各种实施例的具有直接键合界面和外围沟槽的示例性微电子组件的侧视截面图。
15.图34是根据各种实施例的具有直接键合界面和外围沟槽的示例性微电子组件的底视图。
16.图35是可以包括在根据本文公开的任何实施例的微电子组件中的管芯和晶片的俯视图。
17.图36是可以包括在根据本文公开的任何实施例的微电子组件中的集成电路（ic）器件的侧视截面图。
18.图37是可以包括根据本文公开的任何实施例的微电子组装件的ic器件组装件的侧视截面图。
19.图38是可以包括根据本文公开的任何实施例的微电子组装件的示例性电气器件的框图。
具体实施方式
20.本文公开了与具有直接键合界面的微电子组件的单体化相关的结构和技术。例如，在一些实施例中，微电子组件可以包括：表面，其中，导电触点在所述表面处；在所述表面的周边处的沟槽；以及沟槽中的毛刺（burr）。
21.在以下详细描述中，参考形成所述以下详细描述的一部分的附图，其中，相同的标号始终表示相同的部分，并且在附图中作为说明示出了可以实施的实施例。要理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑的改变。因此，以下详细描述不要以限制性意义进行理解。
22.各种操作可以以最有助于理解所要求保护的主题的方式依次描述为多个离散的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须顺序相关的。特别地，这些操作可以不以呈现的顺序来执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在另外的实施例中，可以执行各种另外的操作，和/或可以省略所描述的操作。
23.为了本公开的目的，短语“a和/或b”和“a或b”意指（a）、（b）或（a和b）。为了本公开的目的，短语“a、b和/或c”和“a、b或c”是指（a）、（b）、（c）、（a和b）、（a和c）、（b和c）或（a、b和c）。附图不一定是按比例的。尽管许多附图示出了具有平坦壁和直角拐角的直线结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将会表现出圆拐角、表面粗糙度和其他特征。
24.本说明书使用短语“在实施例中”或“在各实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。当用于描述尺寸范围时，短语“在x和y之间”表示包括x和y的范围。术语“顶部”、“底部”等可以在本文中用于解释附图的各种特征，但是这些术语仅仅是为了便于讨论，而并不暗示期望或要求的定向。尽管在本文中可能以单数形式指代某些元件，但是这样的元件可以包括多个子元件。例如，“电介质材料”可以包括一种或多种电介质材料。如本文所使用的，“导电触点”可以指代用作不同组件之间的电界面的导电材料（例如，金属）的一部分；导电触点可以凹入组件的表面、与组件的表面齐平、或从组件的表面延伸出去，并且可以采取任何合适的形式（例如，导电焊盘或插槽，或者导电线路或通孔的一部分）。为了便于讨论，图21a和21b的附图可以在本文中被称为“图21”，并且图24a和24b的附图可以在本文中被称为“图24”。
25.图1是根据各种实施例的微电子组装件100的侧视截面图。图1中示出了包括在微电子组装件100中的多个元件，但是在微电子组装件100中可以不存在这些元件中的多个。例如，在各种实施例中，可以不包括传热结构152、热界面材料（tim）154、模制材料126、微电子组件102-2、底部填充材料138、和/或支撑组件182。此外，图1示出了多个元件，所述多个元件为了便于说明而从随后的附图中省略，但是可以包括在本文公开的任何微电子组装件100中。这种元件的示例包括传热结构152、tim 154、模制材料126、微电子组件102-2、底部填充材料138和/或支撑组件182。图1的微电子组装件100的许多元件包括在附图中的其他附图中；当讨论这些附图时，不重复讨论这些元件，并且这些元件中的任何一个可以采取本文公开的任何形式。在一些实施例中，本文公开的微电子组装件100中的个体微电子组装件可以用作系统级封装（sip），在所述系统级封装（sip）中包括了具有不同功能的多个微电子组件102。在这样的实施例中，微电子组装件100可以被称作sip。
26.微电子组装件100可以包括通过直接键合（db）区130-1耦合到微电子组件102-1的中介层（interposer）150。特别地，如图2所示，db区130-1可以包括在中介层150的顶表面处的db界面180-1a，其中，db界面180-1a包括一组导电db触点110和在db界面180-1a的db触点110周围的db电介质108。db区130-1还可以包括在微电子组件102-1的底表面处的db界面180-1b，其中，db界面180-1b包括一组db触点110以及在db界面180-1b的db触点110周围的db电介质108。中介层150的db界面180-1a的db触点110可以与微电子组件102-1的db界面180-1b的db触点110对准，使得在微电子组装件100中，微电子组件102-1的db触点110与中介层150的db触点110接触。在图1的微电子组装件100中，可以将中介层150的db界面180-1a与微电子组件102-1的db界面180-1b（例如，电和机械地）键合，以形成耦合中介层150和微电子组件102-1的db区130-1，如下面进一步讨论的。更一般地，本文公开的db区130可以包括被键合在一起的两个互补db界面180；为了便于说明，许多随后的附图可以省略db界面180的标识以提高附图的清晰度。
27.如本文所使用的，术语“直接键合”用于包括金属至金属键合技术（例如，铜至铜键合，或者其中首先使相对db界面180的db触点110接触然后使它们经受加热和压缩的其他技术）以及混合键合技术（例如，其中首先使相对db界面180的db电介质108接触然后使它们经受加热并且有时经受压缩的技术，或者其中基本上同时使相对db界面180的db触点110和db电介质108接触然后使它们经受加热和压缩的技术）。在这样的技术中，使一个db界面180处的db触点110和db电介质108分别与另一db界面180处的db触点110和db电介质108接触，并且可以施加升高的压力和/或温度以使得接触的db触点110和/或接触的db电介质108键合。在一些实施例中，可以在不使用居间焊料或各向异性导电材料的情况下实现该键合，而在一些其他实施例中，可以在db互连中使用焊料的薄盖以适应平坦性，并且该焊料可以在处理期间变成db区130中的金属间化合物（imc）。db互连可以能够比其他类型的互连可靠地传导更高的电流；例如，一些常规的焊料互连可能在电流流动时形成大量的易碎imc，并且通过这样的互连提供的最大电流可能被限制以减轻机械故障。
28.db电介质108可以包括一种或多种电介质材料，诸如一种或多种无机电介质材料。例如，db电介质108可以包括硅和氮（例如，以氮化硅的形式）；硅和氧（例如，以氧化硅的形式）；硅、碳和氮（例如，以碳氮化硅的形式）；碳和氧（例如，以碳掺杂氧化物的形式）；硅、氧和氮（例如，以氮氧化硅的形式）；铝和氧（例如，以氧化铝的形式）；钛和氧（例如，以氧化钛的形式）；铪和氧（例如，以氧化铪的形式）；硅、氧、碳和氢（例如，以原硅酸四乙酯（teos）的形式）；锆和氧（例如，以氧化锆的形式）；铌和氧（例如，以氧化铌的形式）；钽和氧（例如，以氧化钽的形式）；以及它们的组合。下面参考图4讨论包括多种电介质材料的db电介质108的布置的一些特定实施例。
29.db触点110可以包括柱、焊盘或其他结构。尽管在附图中以相同方式在db区130的两个db界面180处描绘了db触点110，但是db触点110可以在两个db界面180处具有相同结构，或者在不同db界面180处的db触点110可以具有不同结构。例如，在一些实施例中，一个db界面180中的db触点110可以包括金属柱（例如，铜柱），并且互补db界面180中的互补db触点110可以包括在电介质中凹入的金属焊盘（例如，铜焊盘）。db触点110可以包括任何一种或多种导电材料，例如铜、锰、钛、金、银、钯、镍、铜和铝（例如，以铜铝合金的形式）、钽（例如，钽金属、或者以氮化钽的形式的钽和氮）、钴、钴和铁（例如，以钴铁合金的形式）、或任何
前述材料的任何合金（例如，以锰镍铜合金的形式的铜、锰和镍）。下面参考图3讨论db触点110中的多种材料的一些特定布置。在一些实施例中，db界面180的db电介质108和db触点110可以使用低温沉积技术（例如，在低于250摄氏度或低于200摄氏度的温度下发生沉积的技术）诸如低温等离子体增强化学气相沉积（pecvd）来制造。
30.图1和图2还示出了通过db区130-2（经由db界面180-2a和180-2b，如图2所示）耦合到中介层150的微电子组件102-2。尽管图1描绘了通过db区130耦合到中介层150的特定数量的微电子组件102，但是该数量和布置仅仅是说明性的，并且微电子组装件100可以包括通过db区130耦合到中介层150的任何期望数量和布置的微电子组件102。尽管单个参考标号“108”用于指代多个不同db界面180（以及不同db区130）的db电介质，但是这仅是为了便于说明，并且不同db界面180（甚至在单个db区130内）的db电介质108可以具有不同材料和/或结构（例如，根据下面参考图3讨论的实施例中的任何一个）。类似地，尽管单个参考标号“110”用于指代多个不同db界面180（以及不同db区130）的db触点，但是这仅是为了便于说明，并且不同db界面180（甚至在单个db区130内）的db触点110可以具有不同材料和/或结构（例如，根据下面参考图4讨论的实施例中的任何一个）。
31.中介层150可以包括绝缘材料106（例如，如本领域已知的，在多层中形成的一个或多个电介质材料）和穿过绝缘材料106的一个或多个导电通路112（例如，包括导电线路114和/或导电通孔116，如图所示）。在一些实施例中，中介层150的绝缘材料106可以是有机材料，诸如聚酰亚胺或聚苯并恶唑，或者可以包括具有填料材料（其可以是无机的，诸如氮化硅、氧化硅或氧化铝）的有机聚合物基质（例如，环氧化物）。在一些这样的实施例中，中介层150可以被称为“有机中介层”。在一些实施例中，中介层150的绝缘材料106可以被提供在多层有机积聚膜中。有机中介层150可以比基于半导体或玻璃的中介层制造起来更便宜，并且由于有机绝缘材料106的低介电常数和可以使用更厚的线路而可以具有电性能优点（允许改进的功率输送、信号传输和潜在的热益处）。有机中介层150也可以具有比基于半导体的中介层所能实现的更大的覆盖区（footprint），所述基于半导体的中介层受用于图案化的刻线的尺寸限制。此外，有机中介层150可以经受比约束基于半导体或玻璃的中介层的那些设计规则更少限制性的设计规则，从而允许使用诸如非曼哈顿布线的设计特征（例如，不限于使用一层用于水平互连而使用另一层用于垂直互连）以及避免诸如穿通硅通孔或穿通玻璃通孔的穿通衬底通孔（tsv）（该穿通衬底通孔（tsv）可能在可获得的间距方面受限，并且可能导致不太期望的功率输送和信号传输性能）。包括有机中介层的常规集成电路封装已经被限制于基于焊料的附着技术，所述基于焊料的附着技术可能对可实现的间距具有下限，这排除了使用常规的基于焊料的互连来实现下一代器件所期望的精细间距。如本文公开的通过直接键合在微电子组装件100中利用有机中介层150可以结合通过直接键合可实现的（并且先前仅在使用基于半导体的中介层时可实现的）超精细间距（例如，下面讨论的间距128）来利用有机中介层的这些优点，并且因此可以支持大且复杂的管芯复合体的设计和制造，该管芯复合体可以获得由常规方法没有实现的封装系统竞争性能和能力。
32.在其他实施例中，中介层150的绝缘材料106可以包括阻燃等级4材料（fr-4）、双马来酰亚胺三嗪（bt）树脂、或低k或超低k电介质（例如，碳掺杂电介质、氟掺杂电介质、和多孔电介质）。当使用标准印刷电路板（pcb）工艺来形成中介层150时，绝缘材料106可以包括fr-4，且中介层150中的导电通路112可以由通过fr-4的积聚层分离的图案化铜片来形成。在一
些这样的实施例中，中介层150可以被称为“封装衬底”或“电路板”。
33.在一些实施例中，中介层150中的导电通路112中的一个或者多个可以在中介层150的顶表面处的导电触点（例如db触点110之一）与中介层150的底表面处的导电触点118之间延伸。在一些实施例中，中介层150中的导电通路112中的一个或者多个可以在中介层150的顶表面处的不同导电触点之间（例如，在潜在地在不同db区130中的不同db触点110之间，如下面进一步讨论的）延伸。在一些实施例中，中介层150中的导电通路112中的一个或多个可以在中介层150的底表面处的不同导电触点118之间延伸。
34.在一些实施例中，中介层150可以仅包括导电通路112，并且可以不包含有源或无源电路。在其他实施例中，中介层150可以包括有源或无源电路（例如，晶体管、二极管、电阻器、电感器和电容器等）。在一些实施例中，中介层150可以包括一个或多个包括晶体管的器件层。
35.尽管图1和2（以及其他附图）示出了中介层150中的导电通路112的特定数量和布置，但是这些仅仅是说明性的，并且可以使用任何合适的数量和布置。本文公开的导电通路112（例如，包括线路114和/或通孔116）可以例如由任何合适的导电材料（诸如铜、银、镍、金、铝、其他金属或合金、或材料的组合）形成。下面参考图9-10讨论可以是导电通路112的一部分的衬里材料132的一些特定布置的示例。
36.在一些实施例中，微电子组件102可以包括（封装的或未封装的）ic管芯或ic管芯的堆叠（例如，高带宽存储器管芯堆叠）。在一些这样的实施例中，微电子组件102的绝缘材料可以包括二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧树脂基质材料、或低k或超低k电介质（例如，碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质、光可成像电介质、和/或基于苯并环丁烯的聚合物）。在一些其他的实施例中，微电子组件102的绝缘材料可以包括半导体材料诸如硅、锗或iii-v材料（例如氮化镓），以及一种或多种附加材料。例如，微电子组件102的绝缘材料可以包括氧化硅或氮化硅。微电子组件102中的导电通路可以包括导电线路和/或导电通孔，并且可以以任何合适的方式连接微电子组件102中的任何导电触点（例如，连接微电子组件102的相同表面上或不同表面上的多个导电触点）。下面参考图36讨论可以包括在本文公开的微电子组件102中的示例性结构。特别地，微电子组件102可以包括有源和/或无源电路（例如，晶体管、二极管、电阻器、电感器和电容器等）。在一些实施例中，微电子组件102可以包括一个或多个包括晶体管的器件层。当微电子组件102包括有源电路时，功率和/或接地信号可以被路由通过中介层150并且通过db区130（并且还通过居间微电子组件102）去往/来自微电子组件102。在一些实施例中，微电子组件102可以采取本文的中介层150的任何实施例的形式。尽管图1的微电子组装件100的微电子组件102是单面组件（在个体微电子组件102仅在个体微电子组件102的单个表面上具有导电触点（例如db触点110）的意义上），但是在一些实施例中，微电子组件102可以是双面（或“多级”或“全向”）组件，其中，导电触点在组件的多个表面上。下面参考图21-23讨论双面微电子组件102的一些具体示例。
37.诸如表面安装电阻器、电容器和/或电感器的附加组件（未示出）可以被设置在中介层150的顶表面或底表面上，或者被嵌入中介层150中。图1的微电子组装件100还包括耦合到中介层150的支撑组件182。在图1的特定实施例中，支撑组件182包括通过居间焊料120（例如，球栅阵列（bga）布置中的焊球）电耦合到中介层150的互补导电触点118的导电触点
118，但是可以使用任何合适的互连结构（例如，引脚栅格阵列布置中的引脚，平面栅格阵列布置中的平面，柱，焊盘和柱等）。在本文公开的微电子组装件100中利用的焊料120可以包括任何合适的材料，诸如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋或其他合金。在一些实施例中，中介层150与支撑组件182之间的耦合可以被称为第二级互连（sli）或多级互连（mli）。
38.在一些实施例中，支撑组件182可以是封装衬底（例如，可以使用pcb工艺来制造，如上面讨论的）。在一些实施例中，支撑组件182也可以是电路板（例如，母板），并且可以具有附着到其的其他组件（未示出）。支撑组件182可以包括导电通路和其他导电触点（未示出）用于通过支撑组件182路由功率、接地和信号，如本领域已知的。在一些实施例中，支撑组件182可以包括另一ic封装、中介层或任何其他合适的组件。底部填充材料138可以设置在将中介层150耦合到支撑组件182的焊料120周围。在一些实施例中，底部填充材料138可以包括环氧树脂材料。
39.在一些实施例中，支撑组件182可以是较低密度组件，而中介层150和/或微电子组件102可以是较高密度组件。如本文所使用的，术语“较低密度”和“较高密度”是相对术语，指示较低密度组件中的导电通路（例如，包括导电线路和导电通孔）比较高密度组件中的导电通路更大和/或具有更大间距。在一些实施例中，微电子组件102可以是较高密度组件，而中介层150可以是较低密度组件。在一些实施例中，（例如，当较高密度组件是管芯时）较高密度组件可以使用双镶嵌或单镶嵌工艺来制造，而（例如，当较低密度组件是封装衬底或中介层时）较低密度组件可以使用半加成或修改的半加成工艺来制造（其中通过先进的激光或光刻工艺形成小的垂直互连特征）。在一些其他实施例中，（例如，当较高密度组件是封装衬底或者中介层时）较高密度组件可以使用半加成或者修改的半加成工艺来制造，而（例如，当较低密度组件是pcb时）较低密度组件可以使用半加成或者减成工艺来制造（使用蚀刻化学来去除不想要的金属区，并且通过标准激光工艺形成粗糙垂直互连特征）。
40.图1的微电子组装件100还可以包括模制材料126。模制材料126可以围绕中介层150上的一个或多个微电子组件102延伸。在一些实施例中，模制材料126可以在中介层150上的多个微电子组件102之间并且围绕db区130延伸。在一些实施例中，模制材料126可以在中介层150上的一个或多个微电子组件102上方延伸（未示出）。模制材料126可以是绝缘材料，诸如合适的环氧树脂材料。可以选择模制材料126以具有可以减轻或最小化由微电子组装件100中的不均匀热膨胀引起的微电子组件102与中介层150之间的应力的热膨胀系数（cte）。在一些实施例中，模制材料126的cte可以具有介于中介层150的cte（例如，中介层150的绝缘材料106的cte）和微电子组件102的cte之间的值。在一些实施例中，可以至少部分地针对模制材料的热特性来选择用于微电子组装件100中的模制材料126。例如，用于微电子组装件100中的一种或多种模制材料126可以具有低热导率（例如，常规模制化合物）以阻碍热传递，或可以具有高热导率（例如，包括具有高热导率的金属或陶瓷颗粒的模制材料，所述金属或陶瓷颗粒例如铜、银、金刚石、碳化硅、氮化铝和氮化硼等）以促进热传递。本文所指代的任何模制材料126可以包括具有不同材料成分的一种或多种不同材料。
41.图1的微电子组装件100还可以包括tim 154。tim 154可以包括聚合物或其他粘合剂中的导热材料（例如，金属颗粒）。tim 154可以是热界面材料糊料或导热环氧树脂（其在施涂时可以是流体并且在固化时可以硬化，如本领域已知的）。tim 154可以为微电子组件
102所产生的热提供路径以容易地流至传热结构152，在传热结构152处热可以被扩散和/或被消散。图1的微电子组装件100的一些实施例可以包括跨越模制材料126和微电子组件102的顶表面的溅射金属化（未示出）；tim 154（例如，焊料tim）可以被设置在该金属化上。
42.图1的微电子组装件100还可以包括传热结构152。传热结构152可以用于将热从一个或多个微电子组件102移走（例如，使得热可以更容易地被消散）。传热结构152可以包括任何合适的导热材料（例如，金属、合适的陶瓷等），并且可以包括任何合适的特征（例如，散热器、包括翅片的热沉、冷板等）。在一些实施例中，传热结构152可以是或可以包括集成的散热器（ihs）。
43.微电子组装件100的元件可以具有任何合适的尺寸。仅附图中的子集被标记有表示尺寸的参考数字，但这仅是为了清楚地说明，并且本文公开的任何微电子组装件100可以具有拥有本文讨论的尺寸的组件。在一些实施例中，中介层150的厚度184可以在20微米至200微米之间。在一些实施例中，db区130的厚度188可以在0.1微米至5微米之间。在一些实施例中，微电子组件102的厚度190可以在10微米至780微米之间。在一些实施例中，db区130中的db触点110的间距128可以小于20微米（例如，在0.1微米至20微米之间）。
44.图3-23示出了另外的示例性微电子组装件100及其组件。本文参考图3-23中的任何图讨论的任何特征可以与任何其他特征组合以形成微电子组装件100或其组件。例如，如下面进一步讨论的，图4示出了db界面180的实施例，其中，db触点110包括了多个不同材料部分，并且图9示出了db界面180的实施例，其中，在db触点110与相邻db电介质108之间存在衬里材料132。图4和图9的这些特征可以组合，使得根据本公开的db界面180具有带有多个不同材料部分的db触点110以及在db触点110与相邻db电介质108之间的衬里材料132。该特定组合仅是示例，并且可以使用任何组合。
45.如上所述，db电介质108可以包括以任何期望方式布置的一种或多种材料。例如，图3示出了包括在db触点110周围的db电介质108的db界面180（其可以是中介层150或微电子组件102的一部分）。在图3的特定实施例中，db电介质108可以包括第一部分108a和第二部分108b，其中，第二部分108b在第一部分108a与db界面180的键合表面之间。第一部分108a和第二部分108b可以具有不同的材料成分。例如，在一些实施例中，第一部分108a可以包括硅和氧（例如，以氧化硅的形式），而第二部分108b可以包括硅、氧、碳和氮（例如，以氧碳氮化硅的形式）。第一部分108a的厚度190a可以大于第二部分108b的厚度190b。例如，在一些实施例中，厚度190b可以小于5纳米（例如，小于3纳米），而厚度190a可以大于5纳米（例如，在50纳米至5微米之间）。当厚度190a大于厚度190b时，第一部分108a可以称为db电介质108的“体”材料并且第二部分108b可以称为db电介质108的“界面”材料。尽管图3示出了db电介质108包括两个部分的实施例，但是db电介质108可以包括多于两个部分（例如，布置在与db界面180的键合表面平行的层中）。
46.同样如上所述，db触点110可以包括以任何期望的方式布置的一种或多种材料。例如，图4示出了包括在db触点110周围的db电介质108的db界面180（其可以是中介层150或微电子组件102的一部分）。在图4的特定实施例中，db触点110可以包括第一部分110a和第二部分110b，其中，第二部分110b在第一部分110a与db界面180的键合表面之间。第一部分110a和第二部分110b可以具有不同的材料成分。例如，在一些实施例中，第一部分110a可以包括铜，并且第二部分110b可以包括贵金属（例如，银或金）；在这样的实施例中，第二部分
110b可以用于提高db触点110的抗腐蚀性。第一部分110a的厚度192a可以大于第二部分110b的厚度192b。例如，在一些实施例中，厚度192b可以小于5纳米，而厚度192a可以大于50纳米。当厚度192a大于厚度192b时，第一部分110a可以被称为db触点110的“体”材料，而第二部分110b可以被称为db触点110的“界面”材料。尽管图4示出了db触点110包括两个部分的实施例，但是db触点110可以包括多于两个部分（例如，布置在平行于db界面180的键合表面的层中）。在一些实施例中，db界面180可以包括具有多个部分的db电介质108和具有多个部分的db触点110。
47.db界面180中的db触点110的覆盖区可以具有任何期望的形状，并且可以以任何期望的方式（例如，通过使用光刻图案化技术以形成db触点110）将多个db触点110布置在db界面180内。例如，图5-8是db界面180的db电介质108中的db触点110的各种布置的俯视图。在图5的实施例中，db触点110具有矩形（例如，正方形）覆盖区并且被布置在矩形阵列中。在图6的实施例中，db触点110具有十字形覆盖区，并且被布置在三角形阵列中。在图7的实施例中，db触点110被布置在矩形阵列中，并且db触点110的交替行具有十字形覆盖区和三角形覆盖区。在图8的实施例中，db触点110被布置在矩形阵列中，db触点110具有圆形覆盖区，并且db触点110的覆盖区的直径以棋盘图案变化。包括在db界面180中的db触点110可以具有这些和其他覆盖区形状、尺寸和布置（例如，六边形阵列、椭圆形覆盖区等）的任何合适组合。在一些特定实施例中，db界面180中的db触点110可以具有被成形为凸多边形（例如，正方形、矩形、八边形、十字形等）或圆形的覆盖区。
48.如上所述，在一些实施例中，衬里材料可以存在于db触点110与相邻db电介质108之间。例如，图9示出了中介层150及其db界面180的一部分。在图9的实施例中，衬里材料132存在于db触点110与相邻db电介质108之间。衬里材料132可以用作扩散阻挡层（例如，以限制db触点110与相邻db电介质108之间的扩散，诸如当db触点110包括铜并且db电介质108包括氧化硅时可能发生的铜扩散）和/或用作助粘剂（例如，以提高db触点110与相邻db电介质108之间的机械界面的强度）。在图9的特定实施例中，衬里材料132可以不存在于穿过中介层150的绝缘材料106的通孔116和/或线路114周围。在其他实施例中，衬里材料132也可以存在于通孔116和/或线路114周围；在图10中示出了这样的实施例。在一些实施例中，衬里材料132可以仅存在于通孔116和/或线路114周围，但不存在于db触点110周围（未示出）。在图9的实施例中，衬里材料132可以为导电材料（例如，可以包括钴、钌、或钽及氮（例如，以氮化钽的形式））或非导电材料（例如，硅及氮（例如，以氮化硅的形式）或类金刚石碳）。在图10的实施例中，衬里材料132可以是非导电材料。在另外其他实施例中，在中介层150中可以不存在衬里材料132。尽管衬里材料132的使用的各种实施例在图9和图10中被描绘并且关于它们存在于中介层150中进行讨论，但是这仅仅是为了便于说明，并且微电子组件102的db界面180也可以包括衬里材料132（例如，仅在db触点110周围，和/或在微电子组件102的金属化堆叠中的线路和通孔周围）。
49.在一些实施例中，光刻通孔技术可以用于在中介层150中（例如，在有机中介层150中）或微电子组件102中形成一个或多个金属化层。例如，图11示出了中介层150及其db界面180的一部分。在图11的实施例中，示出了三个不同的绝缘材料层106（标记为106a、106b和106c）。在“顶”层106a（最接近db界面180的层）内，可以使用光刻技术（例如，“零未对准”技术）来图案化通孔116，使得它们的侧面与它们所着落的线路114的侧面对准。在“下”层（例
如，层106b）中，可以使用常规技术来图案化通孔116，并且通孔116的侧面可以不与它们所着落的线路114的侧面对准。更一般地，光刻形成的通孔116可以具有任何期望的覆盖区（例如，非圆形覆盖区）。在图11的实施例中，db触点110可以是与层106a的通孔116导电接触的“焊盘”。由于在光刻通孔制造期间执行的平坦化（例如化学机械抛光）操作，在db界面180的形成中使用光刻通孔技术可以产生非常平坦的db界面180，并且平坦的db界面180可以比更“不平坦的”db界面180更可靠地形成直接键合。因此，使用光刻通孔技术来形成db界面180的db触点110可以支持机械且电可靠的db区130。
50.在一些实施例中，光刻通孔技术将被用于在中介层150（例如，在有机中介层150中）或微电子组件102的db界面180中形成db触点110。例如，图12示出了中介层150及其db界面180的一部分。在图12的实施例中，db触点110包括通孔116和通孔116所着落的线路114；这些通孔116可以使用光刻技术来图案化（例如，使得通孔116的侧面与它们所着落的线路114的侧面对准）。db电介质108可以接触db触点110的通孔116和线路114，如图所示。可以使用光刻技术或常规技术来图案化绝缘材料106中的金属化。尽管通孔116/线路114的各种实施例在图11和12中被描绘并且关于它们存在于中介层150中进行讨论，但是这仅仅是为了便于说明，并且微电子组件102的db界面180还可以包括db界面180和/或其他金属化中的光刻图案化的通孔116/线路114。
51.在图1和2的实施例中，db触点110被示出为与下层绝缘材料106中的通孔116相接触的焊盘。在其他实施例中，db触点110本身可以是通孔。例如，图13示出了其中db触点110是与绝缘材料106中的焊盘接触的通孔的实施例；如图所示，db触点110可以比与它们接触的焊盘更窄。
52.图1和2的微电子组装件100以及本文公开的其他微电子组装件100可以以任何合适的方式制造。例如，图14-17是根据各种实施例的图1和2的微电子组装件100的一部分的制造中的示例性各阶段的侧视截面图。尽管参考图14-17讨论的操作可以参考本文公开的微电子组装件100的特定实施例来说明，但是参考图14-17讨论的制造方法可以用于形成任何合适的微电子组装件100。在图14-17中，操作被示出为每个操作一次并且以特定的顺序示出，但是操作可以根据需要重新排序和/或重复（例如，当同时制造多个微电子组装件100时并行地执行不同的操作）。下面参考图14-17讨论的制造工艺在中介层150是有机中介层时可能是特别有利的，并且对于基于玻璃或基于半导体的中介层（例如，其中在任何直接键合操作之前下层玻璃或硅晶片已经被减薄并且形成tsv的基于玻璃或基于硅的中介层）也可能是有利的。然而，任何合适的制造工艺可以用于制造本文公开的任何微电子组装件100。
53.图14示出了包括安装在载板104上的中介层150的组装件。中介层150包括两个暴露的db界面180-1和180-2。载板104可以包括任何合适的材料，并且在一些实施例中，可以包括半导体晶片（例如，硅晶片）或玻璃（例如，玻璃面板）。当中介层150是有机中介层时，中介层150可以有利地制造在载板104上，这可以提供其上可以形成中介层150的各层的机械稳定表面。
54.图15示出了在将微电子组件102-1和102-2直接键合到图14的中介层150/载板104之后的组装件。具体地，可以使微电子组件102的db界面180（未标记）与中介层150的db界面180接触，并且施加热和/或压力以键合接触的db界面180，从而形成db区130（其中，db区
130-1和130-2分别对应于db界面180-1和180-2）。
55.图16示出了在微电子组件102周围和在图15的组装件的中介层150的表面上提供模制材料126之后的组装件。在一些实施例中，模制材料126可以在微电子组件102上方延伸并保持在其上方，而在其他实施例中，可以往回抛光模制材料126以暴露微电子组件102的顶表面，如图所示。
56.图17示出了从图16的组装件中去除载板104并在新暴露的导电触点118上提供焊料120之后的组装件。图17的组装件本身可以是微电子组装件100，如图所示。可以对图17的微电子组装件100执行进一步的制造操作以形成其他微电子组装件100；例如，焊料120可以用于将图17的微电子组装件100耦合到支撑组件182，并且tim 154和传热结构152可以被提供在图17的微电子组装件100的顶表面上，从而形成图1和图2的微电子组装件100。
57.微电子组装件100中的不同db区130可以包括不同的db电介质108。例如，图18示出了微电子组装件100，其中，db区130-1包括db电介质108-1，并且db区130-2包括不同的db电介质108-2。db电介质108-1和108-2可以在它们的材料成分和/或它们的结构方面不同。在一些实施例中，可以选择不同db区130中的db电介质108，以具有不同的热导率，从而促进和/或限制在中介层150与微电子组件102之间的热传递。例如，db电介质108-1可以具有比db电介质108-2更高的热导率，从而导致在微电子组件102-1与中介层150之间的热传递大于在微电子组件102-2与中介层150之间的热传递。在一些这样的实施例中，db电介质108-1可以包括硅和氮（例如，以氮化硅的形式），并且db电介质108-2可以包括硅和氧（例如，以氧化硅的形式）；氮化硅可以具有比氧化硅更高的热导率，因此，使用氮化硅作为db电介质108-1可以增强从微电子组件102-1到中介层150的局部热传递，而使用氧化硅作为db电介质108-2可以减轻通过中介层150在微电子组件102-1与微电子组件102-2之间的热串扰。
58.在一些实施例中，db触点110的密度（即，db界面180的键合表面的由db触点110占据的面积的比例）可以在不同的db区130之间不同。在一些实施例中，这种不同的密度可以是由于一个db区130比另一db区130需要更少的电路径。在其他实施例中，这种不同的密度可以用于增强或抑制热传递，其中，db触点110的较大密度（因此，较高比例的导热金属）用于增强热传递，而db触点110的较小密度（因此，较低部分的导热金属）用于抑制热传递。例如，图19示出了如下实施例：其中，db区130-1中的db触点110的密度大于db区130-2中的db触点的密度，以增强微电子组件102-1与中介层150之间的热传递，并且减少微电子组件102-2与中介层150之间的热传递。图19示出了在不同db区130中db触点110的不同密度、伴随有不同db电介质108的使用，但是在一些实施例中，两个db区130可以具有db触点110的不同密度，同时具有带有相同材料成分的db电介质108。
59.在图1和图2的实施例中，db电介质108延伸到db区130的外部，覆盖中介层150的顶表面的剩余部分。在其他实施例中，可以在db区130的外部在中介层150的顶表面处设置不同的材料。例如，图20示出了微电子组装件100，其中，与db电介质108-1和108-2不同的材料134被设置在中介层150的顶表面处（例如，与模制材料126接触）。在一些实施例中，材料134可以包括一种或多种电介质材料，诸如一种或多种有机或无机电介质材料。例如，材料134可以包括无机电介质材料，其包括硅和氮（例如，以氮化硅的形式）；硅和氧（例如，以氧化硅的形式）；或硅、碳和氮（例如，以碳氮化硅的形式）；或者材料134可以包括有机电介质材料，诸如颗粒填充的环氧化物、聚酰亚胺、颗粒填充的聚酰亚胺、或聚苯并恶唑。在一些实施例
中，材料134可以是电介质材料，并且附加的导电材料（例如，诸如铝或铜的金属）可以设置在材料134上。
60.微电子组装件100可以包括通过直接键合而耦合的微电子组件102的多个“层”。例如，图21a和21b示出了微电子组装件100，其中，微电子组件102-1包括在其顶表面处的两个db界面180（未标记），并且，在底表面处具有其自己的db界面180（未标记）的微电子组件102-3和102-4分别经由db区130-3和130-4耦合至微电子组件102-1。类似地，微电子组件102-2包括在其顶表面处的db界面180（未标记），并且在其底表面处具有其自己的db界面180（未标记）的微电子组件102-5经由db区130-5耦合至微电子组件102-2。图21的微电子组装件100因此可以被描述为具有两层直接键合的微电子组件102。图21a和21b的微电子组装件100共享许多特征，并且图21b示出了特定实施例，其中，微电子组件102-1包括嵌入式微电子组件102-6（例如，嵌入式管芯），并且db区130-4位于嵌入式微电子组件102-6的顶表面。在一些实施例中，嵌入式微电子组件102-6可以是较高密度组件并且微电子组件102-1可以是较低密度组件。微电子组件102-1可以包括一个或多个导电结构195，其将嵌入式微电子组件102-6的底表面处的触点（未示出）导电地耦合到微电子组件102-1的底表面处的db触点110。更一般地，本文公开的任何微电子组件102可以包括一个或多个管芯，并且可以具有不同类型的穿通导电互连，诸如铜柱和tsv （例如，穿通硅通孔）。
61.在一些实施例中，图21的微电子组装件100的第一层中的微电子组件102-1和102-2可以包括在其顶表面和底表面处的db区130之间延伸的导电结构194，从而向第二层中的微电子组件102（即，微电子组件102-3、102-4和102-5）提供用于功率、接地和/或信号的导电通路。在一些实施例中，这样的导电结构194可以包括一个或多个tsv，包括通过阻挡氧化物与周围的硅或其他半导体材料隔离的导电材料通孔诸如金属通孔，诸如当微电子组件102-1和102-2包括硅衬底时的穿通硅通孔，或当微电子组件102-1和102-2包括玻璃衬底时的穿通玻璃通孔。在一些实施例中，第一层中的微电子组件102-1和102-2可以是无源的（例如，不包括晶体管）或有源的（例如，包括以存储器电路和/或功率输送电路的形式的晶体管）。
62.在图21的实施例中，模制材料126可以延伸上至第二层中的微电子组件102并可以横向围绕该微电子组件102，并且在一些实施例（未示出）中，模制材料126可以覆盖第二层中的微电子组件102的顶表面。如图21所示，在一些实施例中，模制材料126的顶表面可以与暴露的db界面180共面。在一些实施例中，包括暴露的db界面180的微电子组装件100可以在暴露的db界面180上具有临时的、可去除的保护材料（例如，粘合材料，未示出）以保护它们，直到执行了直接键合操作。包括多层微电子组件102的微电子组装件100可以以上面参考图14-17讨论的方式形成，其中，在沉积模制材料126之前将微电子组件102的附加层耦合到在先的组装件。在一些其他实施例中，可以通过首先组装微电子组装件102的层并且然后如上面参考图15讨论的那样将经组装的层耦合到中介层150来形成包括多层微电子组装件102的微电子组装件100。微电子组装件100可以不限于两层微电子组装件102，而是可以根据需要包括三层或更多层。此外，尽管图21中的个体层中的微电子组件102被描绘为具有相同高度，但这仅是为了便于说明，并且微电子组装件100中的任何个体层中的微电子组件102可以具有不同高度。此外，不是微电子组装件100中的每个微电子组件102可以是多个微电子组件102的堆叠的一部分；例如，在图21的微电子组装件100的一些变型中，在微电子组件
102-2的顶部上可以不存在微电子组件102-5（并且因此微电子组件102-2可以不包括导电结构194（例如，可以不包括tsv））。
63.在一些实施例中，微电子组装件100可以包括暴露在微电子组装件100的表面处的一个或多个db界面180。例如，图22示出了与图21的微电子组装件类似的微电子组装件100，但是在该微电子组装件100中不存在第二层微电子组件102，并且在微电子组件102-1和102-2的顶表面处暴露对应的db界面180（即，db界面180-3、180-4和180-5）。当客户或其他实体希望经由直接键合将它们自己的附加微电子组件102（例如，图21的微电子组件102-3、102-4和102-5）经由暴露的db界面180耦合到图22的微电子组装件100的顶表面时，这种微电子组装件100可以是有用的。图22示出了其中db界面180暴露在第一层微电子组件102的顶表面处的特定实施例，但是微电子组装件100可以包括多于一层的微电子组件102，其中db界面180暴露在第二（或更高）层中的微电子组件102的顶表面处。例如，图23示出了与图21的微电子组装件类似的微电子组装件100，但是在该微电子组装件100中微电子组件102-3、102-4和102-5具有暴露在微电子组装件100的顶表面处的db界面180。如图23所示，在一些实施例中，模制材料126的顶面可以与暴露的db界面180共面。尽管在先的附图中的各个附图示出了在中介层150的单个表面（例如，顶表面）处的db区130，但是微电子组装件100可以包括在中介层150的多个表面处的db区130。
64.可以通过将（完全或部分制造的）多个微电子组件102彼此单体化来制造微电子组件102（例如，管芯）（例如，当从单个晶片1500开始制造多个微电子组件102时，如下面参考图35所讨论的）。常规单体化工艺可能产生能够污染微电子组件102的表面的碎屑，并且常规单体化工艺所产生的碎屑的水平可能污染db界面180和/或增加db界面180的粗糙度，从而阻碍可靠的直接键合。在一些实施例中，制造具有db界面180的微电子组件102可以包括单体化工艺，该单体化工艺在db界面180处产生比常规单体化工艺少的碎屑，并且因此提高微电子组装件100的db区130中的键合质量。一些这种低碎屑单体化工艺可以包括在单体化之前在微电子组件102的外围处形成沟槽；如下面进一步讨论的，这种沟槽可以“捕获”单体化碎屑，使得db界面180相对没有碎屑。
65.例如，图24a-24b是根据各种实施例的包括具有db界面180和外围沟槽308的微电子组件102的微电子组装件100的各种视图。图24a是微电子组装件100的侧视截面图，并且图24b是图24a的微电子组装件100的微电子组件102的底视图，示出了在微电子组件102的底表面处的db界面180和外围沟槽308。在图24的微电子组装件100中，微电子组件102的db界面180可以键合到中介层150的db界面180，从而形成db区130；为了清楚地说明，图24的微电子组装件100的db界面180和db区130的细节被省略，并且可以采取本文公开的任何形式。尽管图24示出了包括键合到中介层150的微电子组件102（包括外围沟槽308）的微电子组装件100，但这仅是示例，并且微电子组装件100可以包括键合到任何其他合适的微电子组件102（其可以包括或可以不包括外围沟槽308）的一个微电子组件102（包括外围沟槽308）。
66.在一些实施例中，微电子组件102可以包括在外围沟槽308中的凸起毛刺310。如本文所使用的，“毛刺”可以采取从表面突出的形式（例如，在垂直于表面或平行于表面的方向上）。与外围沟槽308类似，毛刺310可以围绕微电子组件102的周边延伸，并且可以位于外围沟槽308的远边缘，如图24b所示。毛刺310可以是单体化工件（artifact）（例如，由激光划切、等离子体切割和刀锯单体化引起），并且可以包括微电子组件102的各种烧蚀材料的混
合物；下面参考图25-27讨论特定毛刺310的示例。
67.外围沟槽308和其中的毛刺310的尺寸可以采取任何合适的形式。在一些实施例中，外围沟槽308的深度312可以在2微米至25微米之间（例如，在4微米至12微米之间）；下面参考图25-27讨论具有带有不同深度312的外围沟槽308的微电子组件102的示例。在一些实施例中，外围沟槽308的宽度314可以大于2微米（例如，在3微米至7微米之间）。毛刺310的高度316可以小于毛刺310被设置所处的外围沟槽308的深度312，因此毛刺310不会干扰db界面180处的直接键合。在一些实施例中，毛刺310的高度316可以小于500纳米。在一些实施例中，db界面180可以具有小于0.5纳米（例如，小于0.3纳米）的均方根表面粗糙度。
68.在一些实施例中，外围沟槽308可以延伸穿过db界面180，但是不延伸到微电子组件102的下层金属化中。例如，图25是具有db界面180（包括db触点110和db电介质108，如图所示）、金属化堆叠304和衬底302的示例性微电子组件102的侧视截面图。金属化堆叠304可以在db界面180与衬底302之间。金属化堆叠304可以采取本文公开的任何金属化堆叠的形式（例如，下面参考图36讨论的金属化堆叠1619），并且衬底302可以采取本文公开的任何衬底的形式（例如，下面参考图36讨论的衬底1602）。图25的微电子组件102可以包括外围沟槽308，该外围沟槽308延伸穿过db界面180但是不延伸到金属化堆叠304中；在一些这样的实施例中，外围沟槽308的深度312可以等于db电介质108的厚度。毛刺310可以设置在金属化堆叠304上的外围沟槽308中，并且可以包括金属化堆叠304的材料和衬底302的材料（例如，在金属化堆叠304和衬底302的单体化期间烧蚀的金属、半导体和电介质材料，如下面参考图29-31所讨论的）。
69.外围沟槽308可以延伸穿过db界面180并延伸到微电子组件102的下层金属化中。例如，外围沟槽308可以延伸穿过db界面180，并且延伸到微电子组件102的下层金属化中但不穿过微电子组件102的下层金属化。例如，图26是示例性微电子组件102的侧视截面图，该示例性微电子组件102与图25的微电子组件类似，但是包括延伸穿过db界面180并且延伸到金属化堆叠304中而不穿通金属化堆叠304的外围沟槽308；在一些这样的实施例中，外围沟槽308的深度312可以等于db电介质108的厚度与金属化堆叠304的、外围沟槽308延伸穿过的部分的厚度的总和。毛刺310可以设置在金属化堆叠304上的外围沟槽308中，并且可以包括金属化堆叠304的材料和衬底302的材料（例如，由于金属化堆叠304和衬底302的单体化，如下面参考图29-31所讨论的）。
70.在一些实施例中，外围沟槽308可以延伸穿过db界面180并且穿过微电子组件102的下层金属化。例如，图27是示例性微电子组件102的侧视截面图，该示例性微电子组件102与图25和26的微电子组件类似，但是包括延伸穿过db界面180且穿过金属化堆叠304的外围沟槽308。在一些这样的实施例中，外围沟槽308的深度312可以等于db电介质108的厚度与金属化堆叠304的高度的总和。毛刺310可以设置在衬底302上的外围沟槽308中，并且可以包括衬底302的材料（例如，由于衬底302的单体化，如下面参考图29-31所讨论的）。
71.在一些实施例中，外围沟槽308可以延伸穿过db界面180、穿过微电子组件102的下层金属化、并延伸到微电子组件102的衬底中。例如，图28是的示例性微电子组件102的侧视截面图，该示例性微电子组件102与图25-27的微电子组件类似，但是包括延伸穿过db界面180、穿过金属化堆叠304并延伸到衬底302中的外围沟槽308。在一些这样的实施例中，外围沟槽308的深度312可以等于db电介质108的厚度、金属化堆叠304的高度以及衬底302的、外
围沟槽308延伸穿过的部分的厚度的总和。毛刺310可以设置在衬底302上的外围沟槽308中，并且可以包括衬底302的材料（例如，如下面参考图29-31所讨论的）。
72.具有外围沟槽308的微电子组件102可以使用任何合适的技术来形成。例如，图29-31是根据各种实施例的具有db界面和外围沟槽的微电子组件的制造中的各示例性阶段的侧视截面图。尽管参考图29-31讨论的操作可以参考本文公开的微电子组件102的特定实施例来说明，但是参考图29-31讨论的制造方法可以用于形成任何合适的微电子组件102。特别地，参考图25中示出的特定微电子组件102的制造来讨论图29-31的操作，但是可以相应地修改图29-31的操作以制造本文公开的微电子组件102中的任何其他合适的微电子组件。在图29-31中，操作被示出每个一次并且以特定的顺序示出，但是操作可以根据需要重新排序和/或重复（例如，当同时制造多个微电子组件102时并行执行不同的操作）。
73.图29示出了包括未单体化的衬底322、未单体化的金属化堆叠324以及未单体化的金属化堆叠324上的多个db界面180的组装件。图29的组装件可以表示在微电子组件102的制造中的如下阶段：多个部分完成的微电子组件102仍然是单个组装件的一部分。
74.图30示出了在图29的组装件的切割道中形成未单体化的沟槽326之后的组装件。未单体化的沟槽326可以形成到等于外围沟槽308的期望深度312的深度312；在图30的特定实施例中，未单体化的沟槽326延伸穿过db电介质108但未延伸到未单体化的金属化堆叠324中（例如，如上面参考图25的微电子组件102所讨论的），但是在其他实施例中，未单体化的沟槽326可以延伸穿过未单体化的金属化堆叠324、穿过未单体化的金属化堆叠324和/或到未单体化的衬底322中（例如，如上面分别参考图26、27和28的微电子组件102所讨论的）。可以使用光刻图案化和蚀刻技术来形成未单体化的沟槽326。例如，可以在图29的组装件上沉积抗蚀剂材料，可以光刻图案化该抗蚀剂材料以形成对应于未单体化的沟槽326的位置的开口，可以使用一种或多种蚀刻技术来去除图29的组装件的材料以形成未单体化的沟槽326，然后可以去除抗蚀剂材料。可以基于外围沟槽308的期望宽度314和将通过下面参考图31讨论的后续切割操作而去除的材料量（例如，切割锯的刀片的宽度，或用于反应离子蚀刻（rie）工艺的掩模的道宽度，或激光烧蚀图案的宽度）来选择未单体化的沟槽326的宽度。
75.图31示出了在图30的组装件的未单体化的沟槽326中制造切口以分离微电子组件102中的多个微电子组件之后的组装件。切割操作可以在每个微电子组件102的周边留下外围沟槽308，并且可能产生碎屑，所述碎屑在外围沟槽308的边缘处积聚为毛刺310，如图所示；在切割期间产生的其他碎屑可能大部分包含在外围沟槽308内，因此可能基本上不污染微电子组件102的db界面180。任何合适的切割技术可以用于单体化微电子组件102，诸如激光划切、刀片锯切、隐形切割或rie。
76.如上所述，可以使用不同的技术来执行分离微电子组件102中的多个微电子组件的切割操作。这些技术中的不同技术可以实现对微电子组件102的侧表面的轮廓形状的控制。例如，像rie的一些切割技术可以实现微电子组件102的侧表面和/或拐角的选择性弯曲、圆形和/或成角度；这种弯曲、圆形和/或成角度的表面/拐角可以通过减少或消除可能由于尖锐材料几何形状而引起的机械应力来赋予微电子组件102机械益处（例如，减少应力相关的故障模式）。例如，图32a示出了具有凸侧表面的微电子组件102，而图32b示出了具有凹侧表面的微电子组件102。图32c示出了具有成角度的侧表面的微电子组件102；在图32c的实施例中，成角度的侧表面导致衬底302朝向db界面180变宽，但是在其他实施例中，成角
度的侧表面的取向可以反转，使得衬底302朝向db界面180变窄。在一些实施例中，微电子组件102的侧表面和/或拐角可以是阶梯状的（例如，具有由较宽切割刀片的初始使用随后是较窄切割刀片的使用引起的“阶梯切口”）。例如，图33a示出了具有阶梯状侧表面的微电子组件102；在图33a的实施例中，阶梯状侧表面导致衬底302朝向db界面180变宽，但是在其他实施例中，阶梯状侧表面的取向可以反转，使得衬底302朝向db界面180变窄。在一些实施例中，除了弯曲或成角度等之外或替代弯曲或成角度等，微电子组件102的侧表面和/或拐角可以是锯齿状的（例如，由于激光划切）。例如，图33b示出了具有锯齿状侧表面的微电子组件102；在图33b的实施例中，锯齿状侧表面导致衬底302朝向db界面180变宽，但是在其他实施例中，阶梯状侧表面的取向也可以反转，使得衬底302朝向db界面180变窄。图34是具有圆形拐角的示例性微电子组件102的底视图。圆形（例如，倒角）拐角可以在等离子体蚀刻工艺期间使用合适的掩模来创建，且可以有利地减小微电子组件102中的机械应力；本文公开的任何微电子组件102可以包括这种圆形拐角。
77.本文公开的微电子组件102和微电子组装件100可以被包括在任何合适的电子组件中。图35-38示出了设备的各种示例，所述设备可以包括本文公开的微电子组件102和微电子组装件100中的任何一个（视情况而定）或被包括在本文公开的微电子组件102和微电子组装件100中的任何一个（视情况而定）中。
78.图35是可以包括在本文公开的任何微电子组件102中的管芯1502和晶片1500的俯视图。例如，管芯1502可以用作微电子组件102，或者可以被包括在微电子组件102中。晶片1500可以由半导体材料构成，并且可以包括具有形成在晶片1500的表面上的ic结构的一个或多个管芯1502。每个管芯1502可以是包括任何合适ic的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历单体化工艺，其中，管芯1502彼此分离以提供半导体产品的分立“芯片”；单体化工艺可以包括图29-31中所示出的方法，并且因此，管芯1502可以包括外围沟槽308和毛刺310，如上面讨论的。管芯1502可以包括一个或多个晶体管（例如，下面讨论的图36的晶体管1640中的一些）和/或用于将电信号路由到晶体管的支持电路、以及任何其他ic组件。在一些实施例中，晶片1500或管芯1502可以包括存储器器件（例如，随机存取存储器（ram）器件，诸如静态ram（sram）器件、磁性ram（mram）器件、电阻ram（rram）器件、导电桥接ram（cbram）器件等）、逻辑器件（例如，and、or、nand或nor门）或任何其他合适的电路元件。这些器件中的多个器件可以组合在单个管芯1502上。例如，由多个存储器器件形成的存储器阵列可以形成在与处理器件（例如，图38的处理器件1802）或经配置以将信息存储于存储器器件中或执行存储于存储器阵列中的指令的其他逻辑相同的管芯1502上。
79.图36是可以包括在本文公开的任何微电子组件102中的ic器件1600的侧视截面图。例如，ic器件1600（例如，作为管芯1502的一部分，如上面参考图35所讨论的）可以用作微电子组件102，或者可以被包括在微电子组件102中。一个或多个ic器件1600可以包括在一个或多个管芯1502中（图35）。ic器件1600可以形成在衬底1602（例如，图35的晶片1500）上，并且可以包括在管芯（例如，图35的管芯1502）中。衬底1602可以是由半导体材料系统构成的半导体衬底，该半导体材料系统包括例如n型或p型材料系统（或两者的组合）。衬底1602可以包括例如使用体硅或绝缘体上硅（soi）子结构形成的晶体衬底。在一些实施例中，衬底1602可以使用替选的材料来形成，该替选的材料可以与硅组合或可以不与硅组合，包
括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为ii-vi族、iii-v族或iv族的其他材料也可以用于形成衬底1602。尽管这里描述了可以形成衬底1602所用的材料的几个示例，但是可以使用可以用作ic器件1600的基础的任何材料。衬底1602可以是单体化的管芯（例如，图35的管芯1502）或晶片（例如，图35的晶片1500）的一部分。
80.ic器件1600可以包括设置在衬底1602上的一个或多个器件层1604。器件层1604可以包括形成在衬底1602上的一个或多个晶体管1640（例如，金属氧化物半导体场效应晶体管（mosfet））的特征。器件层1604可以包括例如一个或多个源极和/或漏极（s/d）区1620、用于控制s/d区1620之间的晶体管1640中的电流流动的栅极1622、以及用于向/从s/d区1620路由电信号的一个或多个s/d触点1624。晶体管1640可以包括为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极触点等。晶体管1640不限于图36中描绘的类型和配置，并且可以包括各种各样的其他类型和配置，诸如例如平面晶体管、非平面晶体管或者二者的组合。平面晶体管可以包括双极结型晶体管（bjt）、异质结双极晶体管（hbt）或高电子迁移率晶体管（hemt）。非平面晶体管可以包括finfet晶体管诸如双栅晶体管或三栅晶体管，以及环绕或全环绕栅晶体管诸如纳米带和纳米线晶体管。
81.每个晶体管1640可以包括由至少两层（栅极电介质和栅电极）形成的栅极1622。栅极电介质可以包括一层或层的堆叠。一层或多层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。高k电介质材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质中的高k材料的示例包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
82.栅电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管1640是p型金属氧化物半导体（pmos）晶体管还是n型金属氧化物半导体（nmos）晶体管。在一些实施方案中，栅电极可以由两个或两个以上金属层的堆叠组成，其中，一个或多个金属层是功函数金属层且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，例如阻挡层。对于pmos晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物（例如，氧化钌）以及下面参考nmos晶体管讨论的任何金属（例如，用于功函数调谐）。对于nmos晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物（例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）以及上面参考pmos晶体管讨论的任何金属（例如，用于功函数调谐）。
83.在一些实施例中，当沿着源极-沟道-漏极方向作为晶体管1640的截面观察时，栅电极可以由u形结构组成，该u形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是平面层，该平面层基本上平行于衬底的顶表面并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅电极可以由u形结构和平面非u形结构的组合组成。例如，栅电极可以由形成于一个或多个平面非u形层顶部的一个或多个u形金属层组成。
84.在一些实施例中，一对侧壁间隔物可以形成在栅极堆叠的相对侧上以托住栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。
在一些实施方案中，可以使用多个间隔物对；例如，两对、三对或四对侧壁间隔物可以形成于栅极堆叠的相对侧上。
85.s/d区1620可以形成在衬底1602内邻近每个晶体管1640的栅极1622。s/d区1620可以例如使用注入/扩散工艺或蚀刻/沉积工艺来形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中以形成s/d区1620。激活掺杂剂并使它们更远扩散到衬底1602中的退火工艺可以跟在离子注入工艺之后。在后一工艺中，可以首先蚀刻衬底1602以在s/d区1620的位置处形成凹部。然后，可以执行外延沉积工艺以用用于制造s/d区1620的材料填充凹部。在一些实施方案中，s/d区1620可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂来原位掺杂。在一些实施例中，s/d区1620可以使用一个或多个替选的半导体材料诸如锗或iii-v族材料或合金来形成。在其他的实施例中，可以使用一层或多层金属和/或金属合金来形成s/d区1620。
86.诸如功率和/或输入/输出（i/o）信号的电信号可以通过设置在器件层1604上的一个或多个互连层（在图36中示出为互连层1606-1610）路由到器件层1604的器件（例如，晶体管1640）和/或从器件层1604的器件（例如，晶体管1640）路由。例如，器件层1604的导电特征（例如，栅极1622和s/d触点1624）可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成ic器件1600的金属化堆叠（也称为“ild堆叠”）1619。
87.互连结构1628可以根据各种各样的设计被布置在互连层1606-1610内以路由电信号（特别地，该布置不局限于图36中描绘的互连结构1628的特定配置）。尽管在图36中描绘了特定数目的互连层1606-1610，但本公开的实施例包括了具有比所描绘的互连层多或少的互连层的ic器件。
88.在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线路1628a和/或通孔1628b。线路1628a可以被布置成在与衬底1602的其上形成器件层1604的表面基本上平行的平面的方向上路由电信号。例如，线路1628a可以从图36的透视图在进出纸面的方向上路由电信号。通孔1628b可以被布置成在与衬底1602的其上形成器件层1604的表面基本上垂直的平面的方向上路由电信号。在一些实施例中，通孔1628b可以将不同互连层1606-1610的线路1628a电耦合在一起。
89.互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626，如图36所示。在一些实施例中，在互连层1606-1610的不同互连层中的互连结构1628之间设置的电介质材料1626可以具有不同的成分；在其他实施例中，不同互连层1606-1610之间的电介质材料1626的成分可以相同。
90.第一互连层1606可以形成在器件层1604上方。在一些实施例中，第一互连层1606可以包括线路1628a和/或通孔1628b，如图所示。第一互连层1606的线路1628a可以与器件层1604的触点（例如，s/d触点1624）耦合。
91.第二互连层1608可以形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括通孔1628b以将第二互连层1608的线路1628a与第一互连层1606的线路1628a耦合。尽管为了清楚起见，线路1628a和通孔1628b在每个互连层内（例如，在第二互连层1608内）用线路在结构上划定，但是在一些实施例中，线路1628a和通孔1628b可以在结构上和/或在材料上邻接（例如，在双镶嵌工艺期间同时填充）。
92.根据与第二互连层1608或第一互连层1606有关描述的类似技术和配置，可以在第二互连层1608上接连形成第三互连层1610（以及根据需要，形成附加互连层）。在一些实施例中，ic器件1600中的金属化堆叠1619中“较高”（即，更远离器件层1604）的互连层可以更厚。
93.ic器件1600可以包括形成在互连层1606-1610上的一个或多个导电触点1636和阻焊材料1634（例如聚酰亚胺或类似材料）。在图36中，导电触点1636被示出为采取键合焊盘的形式。导电触点1636可以与互连结构1628电耦合并且被配置成将（一个或多个）晶体管1640的电信号路由到其他外部器件。例如，焊料键合可以形成在一个或多个导电触点1636上，以将包括ic器件1600的芯片与另一组件（例如，电路板）机械和/或电耦合。ic器件1600可以包括附加的或替选的结构以路由来自互连层1606-1610的电信号；例如，导电触点1636可以包括将电信号路由至外部组件的其他类似特征（例如，柱）。
94.图37是可以包括本文公开的微电子组件102和/或微电子组装件100中的任何一个的ic器件组装件1700的侧视截面图。ic器件组装件1700包括设置在电路板1702（其可以是例如母板）上的多个组件。ic器件组装件1700包括设置在电路板1702的第一面1740及电路板1702的相对第二面1742上的组件；通常，组件可以设置在一个或两个面1740和1742上。下面参考ic器件组装件1700讨论的任何ic封装可以包括本文公开的微电子组装件100的任何实施例（例如，可以包括通过直接键合而耦合在一起的多个微电子组件102）。
95.在一些实施例中，电路板1702可以是包括多个金属层的pcb，所述多个金属层通过电介质材料层彼此分离并通过导电通孔互连。金属层中的任何一个或多个可以以期望的电路图案形成以在耦合到电路板1702的组件之间（可选地与其他金属层配合）路由电信号。在其他实施例中，电路板1702可以是非pcb衬底。
96.图37中所示出的ic器件组装件1700包括通过耦合组件1716耦合到电路板1702的第一面1740的中介层上封装结构1736。该耦合组件1716可以将中介层上封装结构1736电和机械耦合到电路板1702，并且可以包括焊球（如图37所示）、插槽的阳和阴部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
97.中介层上封装结构1736可以包括通过耦合组件1718耦合到封装中介层1704的ic封装1720。耦合组件1718可以采取用于应用的任何合适的形式，诸如上面参考耦合组件1716讨论的形式。尽管在图37中示出了单个ic封装1720，但是多个ic封装可以耦合到封装中介层1704；实际上，附加的中介层可以耦合到封装中介层1704。封装中介层1704可以提供用于桥接电路板1702和ic封装1720的居间衬底。ic封装1720可以是或者包括例如管芯（图35的管芯1502）、ic器件（例如，图36的ic器件1600）或者任何其他合适的组件。通常，封装中介层1704可以将连接扩展到更宽的间距或者将连接重布线到不同的连接。例如，封装中介层1704可以将ic封装1720（例如管芯）耦合到耦合组件1716的一组bga导电触点，以耦合到电路板1702。在图37中所示出的实施例中，ic封装1720和电路板1702附着到封装中介层1704的相对侧；在其他实施例中，ic封装1720和电路板1702可以附着到封装中介层1704的同一侧。在一些实施例中，可以经由封装中介层1704互连三个或更多个组件。
98.在一些实施例中，封装中介层1704可以被形成为pcb，包括通过电介质材料层彼此分离并且通过导电通孔互连的多个金属层。在一些实施例中，封装中介层1704可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合
物材料形成。在一些实施例中，封装中介层1704可以由替选的刚性或柔性材料形成，所述替选的刚性或柔性材料可以包括上述用于半导体衬底的相同材料，诸如硅、锗和其他iii-v族和iv族材料。封装中介层1704可以包括金属线路1710和通孔1708，包括但不限于tsv 1706。封装中介层1704还可以包括嵌入式器件1714，包括无源和有源器件两者。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（esd）器件和存储器器件。还可以在封装中介层1704上形成更复杂器件诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统（mems）器件。中介层上封装结构1736可以采取本领域已知的任何中介层上封装结构的形式。
99.ic器件组装件1700可以包括通过耦合组件1722耦合到电路板1702的第一面1740的ic封装1724。耦合组件1722可以采取上面参考耦合组件1716讨论的任何实施例的形式，并且ic封装1724可以采取上面参考ic封装1720讨论的任何实施例的形式。
100.图37中所示出的ic器件组装件1700包括通过耦合组件1728耦合到电路板1702的第二面1742的层叠封装（package-on-package）结构1734。层叠封装结构1734可以包括通过耦合组件1730耦合在一起的ic封装1726和ic封装1732，使得ic封装1726被设置在电路板1702和ic封装1732之间。耦合组件1728和1730可以采取上面讨论的耦合组件1716的任何实施例的形式，并且ic封装1726和1732可以采取上面讨论的ic封装1720的任何实施例的形式。层叠封装结构1734可以根据本领域已知的任何层叠封装结构来配置。
101.图38是可以包括本文公开的微电子组件102和/或微电子组装件100中的任何一个的示例性电气器件1800的框图。例如，电气器件1800的组件中的任何合适的组件可以包括本文公开的ic器件组装件1700、ic器件1600或管芯1502中的一个或多个。图38中示出了包括在电气器件1800中的多个组件，但是这些组件中的任何一个或多个可以被省略或复制以适合于应用。在一些实施例中，包括在电气器件1800中的组件中的一些或全部可以附着到一个或多个母板。在一些实施例中，这些组件中的一些或全部被制造在单个片上系统（soc）管芯上。
102.另外，在各种实施例中，电气器件1800可以不包括图38中所示出的一个或多个组件，但是电气器件1800可以包括用于耦合到一个或多个组件的接口电路。例如，电气器件1800可不包括显示器件1806，但可以包括显示器件1806可以耦合到的显示器件接口电路（例如，连接器和驱动器电路）。在另一组示例中，电气器件1800可以不包括音频输入器件1824或音频输出器件1808，但是可以包括音频输入或输出器件接口电路（例如，连接器和支持电路），音频输入器件1824或音频输出器件1808可以耦合到该音频输入或输出器件接口电路。
103.电气器件1800可以包括处理器件1802（例如，一个或多个处理器件）。如本文所使用的，术语“处理器件”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的一部分。处理器件1802可以包括一个或多个数字信号处理器（dsp）、专用集成电路（asic）、中央处理单元（cpu）、图形处理单元（gpu）、密码处理器（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其他合适的处理器件。电气器件1800可以包括存储器1804，其本身可以包括一个或多个存储器器件，诸如易失性存储器（例如，动态随机存取存储器（dram））、非易失性存储器（例如，只读存储器（rom））、闪存、固态存储器、和/或硬盘驱动器。
在一些实施例中，存储器1804可以包括与处理器件1802共享管芯的存储器。该存储器可以用作高速缓冲存储器且可以包括嵌入式动态随机存取存储器（edram）或自旋转移力矩磁性随机存取存储器（stt-mram）。
104.在一些实施例中，电气器件1800可以包括通信芯片1812（例如，一个或多个通信芯片）。例如，通信芯片1812可以被配置用于管理用于向和从电气器件1800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固体介质来传递数据的电路、器件、系统、方法、技术、通信信道等。该术语并不意味着相关联的器件不包含任何导线，尽管在一些实施例中它们可能不包含。
105.通信芯片1812可以实现如下多种无线标准或协议中的任一种：包括但不限于电气和电子工程师协会（ieee）标准，包括wi-fi（ieee 802.11家族）、ieee 802.16标准（例如，ieee 802.16-2005修订版）、长期演进（lte）项目以及任何修订版、更新版和/或修改版（例如，高级lte项目、超移动宽带（umb）项目（也称为“3gpp2”）等）。ieee 802.16兼容宽带无线接入（bwa）网络通常被称为wimax网络，wimax网络是代表微波接入全球互通的首字母缩写词，其是通过ieee 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统（gsm）、通用分组无线业务（gprs）、通用移动电信系统（umts）、高速分组接入（hspa）、演进hspa（e-hspa）或lte网络来操作。通信芯片1812可以根据增强型数据gsm演进（edge）、gsm edge无线接入网（geran）、通用陆地无线接入网（utran）或演进型utran（e-utran）来操作。通信芯片1812可以根据码分多址（cdma）、时分多址（tdma）、数字增强无绳电信（dect）、演进数据优化（ev-do）及其派生物、以及被指定为3g、4g、5g及以上的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气器件1800可以包括天线1822以促进无线通信和/或接收其他无线通信（诸如am或fm无线传输）。
106.在一些实施例中，通信芯片1812可以管理有线通信，诸如电、光或任何其他合适的通信协议（例如，以太网）。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如wi-fi或蓝牙的较短距离无线通信，而第二通信芯片1812可以专用于诸如全球定位系统（gps）、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，而第二通信芯片1812可以专用于有线通信。
107.电气器件1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储器件（例如，电池或电容器）和/或用于将电气器件1800的组件耦合到与电气器件1800分离的能量源（例如，交流线路电源）的电路。
108.电气器件1800可以包括显示器件1806（或对应的接口电路，如上面讨论的）。显示器件1806可以包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（lcd）、发光二极管显示器或平板显示器。
109.电气器件1800可以包括音频输出器件1808（或对应的接口电路，如上面讨论的）。音频输出器件1808可以包括生成可听指示符的任何器件，诸如扬声器、耳机或耳塞。
110.电气器件1800可以包括音频输入器件1824（或对应的接口电路，如上面讨论的）。音频输入器件1824可以包括生成表示声音的信号的任何器件，诸如麦克风、麦克风阵列或数字仪器（例如，具有乐器数字接口（midi）输出的仪器）。
111.电气器件1800可以包括gps器件1818（或对应的接口电路，如上面讨论的）。gps器件1818可以与基于卫星的系统通信，并且可以接收电气器件1800的位置，如本领域已知的。
112.电气器件1800可以包括其他输出器件1810（或对应的接口电路，如上面讨论的）。其他输出器件1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他器件提供信息的有线或无线发射机、或附加的存储器件。
113.电气器件1800可以包括其他输入器件1820（或对应的接口电路，如上面讨论的）。其他输入器件1820的示例可以包括加速计、陀螺仪、罗盘、图像捕捉器件、键盘、光标控制器件诸如鼠标、指示笔、触摸板、条形码读取器、快速响应（qr）码读取器、任何传感器、或射频标识（rfid）读取器。
114.电气器件1800可以具有任何期望的形状因子，诸如手持式或移动电气器件（例如，蜂窝电话、智能电话、移动互联网器件、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（pda）、超移动个人计算机等）、台式电气器件、服务器器件或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴电气器件。在一些实施例中，电气器件1800可以是处理数据的任何其他电子器件。
115.以下段落提供了本文公开的实施例的各种示例。
116.示例1是一种微电子组件，包括：表面，其中，导电触点在所述表面处；在所述表面的周边处的沟槽；以及沟槽中的毛刺。
117.示例2包括示例1的主题，并且还规定沟槽具有大于1微米的深度。
118.示例3包括示例1-2中任一项的主题，并且还规定沟槽具有在2微米至25微米之间的深度。
119.示例4包括示例1-3中任一项的主题，并且还规定沟槽具有大于2微米的宽度。
120.示例5包括示例1-4中任一项的主题，并且还规定沟槽延伸到微电子组件的金属化堆叠中。
121.示例6包括示例1-5中任一项的主题，并且还规定沟槽延伸到微电子组件的衬底中。
122.示例7包括示例6的主题，并且还规定衬底包括半导体材料。
123.示例8包括示例7的主题，并且还规定半导体材料包括硅。
124.示例9包括示例1-8中任一项的主题，并且还规定毛刺在沟槽的边缘处。
125.示例10包括示例1-9中任一项的主题，并且还规定毛刺具有大于300纳米的高度。
126.示例11包括示例1-10中任一项的主题，并且还规定毛刺包括微电子组件的衬底的材料。
127.示例12包括示例1-11中任一项的主题，并且还规定微电子组件包括衬底，并且衬底的侧表面是凸的、凹的或成角度的。
128.示例13包括示例1-11中任一项的主题，并且还规定微电子组件包括衬底，并且衬底的侧表面是锯齿状的。
129.示例14包括示例1-13中任一项的主题，并且还规定微电子组件的拐角是圆形的。
130.示例15包括示例1-14中任一项的主题，并且还规定导电触点的间距小于20微米。
131.示例16包括示例1-15中任一项的主题，并且还规定导电触点包括铜。
132.示例17包括示例16的主题，并且还规定导电触点还包括锰和镍。
133.示例18包括示例1-17中任一项的主题，并且还规定导电触点包括锰、钛、金、银、钯、镍、铝、钽或钴。
134.示例19包括示例18的主题，并且还规定导电接触包括钽和氮。
135.示例20包括示例18-19中任一项的主题，并且还规定导电触点包括钴和铁。
136.示例21包括示例1-20中任一项的主题，并且还规定导电触点包括体金属区和界面金属区，并且界面金属区的材料成分不同于体金属区的材料成分。
137.示例22包括示例1-21中任一项的主题，并且还规定所述表面包括直接键合界面并且所述导电触点是直接键合触点。
138.示例23包括示例22的主题，并且还规定直接键合界面具有小于示例0.5微米的均方根表面粗糙度。
139.示例24包括示例22-23中任一项的主题，并且还规定直接键合界面包括导电触点中的相邻导电触点之间的电介质材料。
140.示例25包括示例24的主题，并且还规定沟槽延伸穿过电介质材料。
141.示例26包括示例24-25中任一项的主题，并且还规定直接键合界面包括导电触点和电介质材料之间的衬里材料。
142.示例27包括示例26的主题，并且还规定衬里材料包括硅和氮。
143.示例28包括示例26-27中任一项的主题，并且还规定微电子组件包括金属化堆叠中的衬里材料。
144.示例29包括示例25-28中任一项的主题，并且还规定电介质材料包括无机电介质材料。
145.示例30包括示例29的主题，并且还规定所述无机电介质材料包括硅和氧；硅和氮；硅、氧和氮；硅、碳和氮；或硅、氧、碳和氮。
146.示例31包括示例29-30中任一项的主题，并且还规定电介质材料包括多种无机电介质材料。
147.示例32包括示例31的主题，并且还规定电介质材料包括第一无机电介质材料和不同于第一无机电介质材料的第二无机电介质材料。
148.示例33包括示例32的主题，并且还规定第一无机电介质材料包括硅和氧，并且第二无机电介质材料包括硅、氧、碳和氮。
149.示例34包括示例32-33中任一项的主题，并且还规定所述电介质材料包括比第二无机电介质材料更多的第一无机电介质材料。
150.示例35包括示例1-34中任一项的主题，并且还规定微电子组件是管芯。
151.示例36包括示例1-34中任一项的主题，并且还规定微电子组件是中介层。
152.示例37包括示例1-36中任一项的主题，并且还规定微电子组件包括穿通衬底通孔。
153.示例38包括示例1-37中任一项的主题，并且还规定微电子组件不包括晶体管或二极管。
154.示例39包括示例1-37中任一项的主题，并且还规定微电子组件包括有源电路。
155.示例40包括示例39的主题，并且还规定有源电路包括存储器电路或功率输送电
路。
156.示例41包括示例1-40中任一项的主题，并且还规定所述表面是第一表面，所述导电触点是第一导电触点，所述微电子组件包括与所述第一表面相对的第二表面，并且第二导电触点在所述第二表面处。
157.示例42是一种微电子组装件，包括：第一微电子组件，具有带有第一直接键合界面的面，其中，所述第一微电子组件在所述面的周边具有沟槽；以及具有第二直接键合界面的第二微电子组件，其中，第一直接键合界面直接键合到第二直接键合界面。
158.示例43包括示例42的主题，并且还规定沟槽具有大于1微米的深度。
159.示例44包括示例42-43中任一项的主题，并且还规定沟槽具有在2微米至25微米之间的深度。
160.示例45包括示例42-44中任一项的主题，并且还规定沟槽具有大于2微米的宽度。
161.示例46包括示例42-45中任一项的主题，并且还规定沟槽延伸到第一微电子组件的金属化堆叠中。
162.示例47包括示例42-46中任一项的主题，并且还规定沟槽延伸到第一微电子组件的衬底中。
163.示例48包括示例47的主题，并且还规定衬底包括半导体材料。
164.示例49包括示例48的主题，并且还规定半导体材料包括硅。
165.示例50包括示例42-49中任一项的主题，并且还规定第一微电子组件包括沟槽中的毛刺。
166.示例51包括示例50的主题，并且还规定毛刺在沟槽的边缘处。
167.示例52包括示例50-51中任一项的主题，并且还规定毛刺具有大于300纳米的高度。
168.示例53包括示例50-52中任一项的主题，并且还规定毛刺包括第一微电子组件的衬底的材料。
169.示例54包括示例42-53中任一项的主题，并且还规定第一微电子组件包括衬底，并且衬底的侧表面是凸的、凹的或成角度的。
170.示例55包括示例42-53中任一项的主题，并且还规定第一微电子组件包括衬底，并且衬底的侧表面是锯齿状的。
171.示例56包括示例42-55中任一项的主题，并且还规定第一微电子组件的拐角是圆形的。
172.示例57包括示例42-56中任一项的主题，并且还规定第一直接键合界面包括导电触点。
173.示例58包括示例57的主题，并且还规定导电触点的间距小于20微米。
174.示例59包括示例57-58中任一项的主题，并且还规定导电触点包括铜。
175.示例60包括示例59的主题，并且还规定导电触点还包括锰和镍。
176.示例61包括示例57-60中任一项的主题，并且还规定导电触点包括锰、钛、金、银、钯、镍、铝、钽或钴。
177.示例62包括示例61的主题，并且还规定导电接触包括钽和氮。
178.示例63包括示例61-62中任一项的主题，并且还规定导电触点包括钴和铁。
179.示例64包括示例57-63中任一项的主题，并且还规定导电触点包括体金属区和界面金属区，并且界面金属区的材料成分不同于体金属区的材料成分。
180.示例65包括示例57-64中任一项的主题，并且还规定第一直接键合界面包括导电触点中的相邻导电触点之间的电介质材料。
181.示例66包括示例65的主题，并且还规定沟槽延伸穿过电介质材料。
182.示例67包括示例65-66中任一项的主题，并且还规定第一直接键合界面包括在导电触点和电介质材料之间的衬里材料。
183.示例68包括示例67的主题，并且还规定衬里材料包括硅和氮。
184.示例69包括示例67-68中任一项的主题，并且还规定第一微电子组件包括金属化堆叠中的衬里材料。
185.示例70包括示例65-69中任一项的主题，并且还规定电介质材料包括无机电介质材料。
186.示例71包括示例70的主题，并且还规定无机电介质材料包括硅和氧；硅和氮；硅、氧和氮；硅、碳和氮；或硅、氧、碳和氮。
187.示例72包括示例70-71中任一项的主题，并且还规定电介质材料包括多种无机电介质材料。
188.示例73包括示例72的主题，并且还规定电介质材料包括第一无机电介质材料和不同于第一无机电介质材料的第二无机电介质材料。
189.示例74包括示例73的主题，并且还规定第一无机电介质材料包括硅和氧，并且第二无机电介质材料包括硅、氧、碳和氮。
190.示例75包括示例73-74中任一项的主题，并且还规定电介质材料包括比第二无机电介质材料更多的第一无机电介质材料。
191.示例76包括示例42-75中任一项的主题，并且还规定第一直接键合界面具有小于示例0.5微米的均方根表面粗糙度。
192.示例77包括示例42-76中任一项的主题，并且还规定第一微电子组件是管芯。
193.示例78包括示例42-76中任一项的主题，并且还规定第一微电子组件是中介层。
194.示例79包括示例42-78中任一项的主题，并且还规定第一微电子组件包括穿通衬底通孔。
195.示例80包括示例42-79中任一项的主题，并且还规定第一微电子组件不包括晶体管或二极管。
196.示例81包括示例42-79中任一项的主题，并且还规定第一微电子组件包括有源电路。
197.示例82包括示例81的主题，并且还规定有源电路包括存储器电路或功率输送电路。
198.示例83包括示例42-82中任一项的主题，并且还规定所述面是第一面，所述第一微电子组件包括与所述第一面相对的第二面，并且导电触点在所述第二面处。
199.示例84包括示例42-83中任一项的主题，并且还规定所述面是第一面，所述沟槽是第一沟槽，所述第二直接键合界面在所述第二微电子组件的第二面处，并且所述第二微电子组件具有在所述第二面的周边处的第二沟槽。
200.示例85包括示例84的主题，并且还规定第二沟槽具有大于1微米的深度。
201.示例86包括示例84-85中任一项的主题，并且还规定第二沟槽具有在2微米至25微米之间的深度。
202.示例87包括示例84-86中任一项的主题，并且还规定第二沟槽具有大于2微米的宽度。
203.示例88包括示例84-87中任一项的主题，并且还规定第二沟槽延伸到第二微电子组件的金属化堆叠中。
204.示例89包括示例84-88中任一项的主题，并且还规定第二沟槽延伸到第二微电子组件的衬底中。
205.示例90包括示例89的主题，并且还规定衬底包括半导体材料。
206.示例91包括示例90的主题，并且还规定半导体材料包括硅。
207.示例92包括示例84-91中任一项的主题，并且还规定第二微电子组件包括第二沟槽中的毛刺。
208.示例93包括示例92的主题，并且还规定毛刺在第二沟槽的边缘处。
209.示例94包括示例92-93中任一项的主题，并且还规定毛刺具有大于300纳米的高度。
210.示例95包括示例92-94中任一项的主题，并且还规定毛刺包括第二微电子组件的衬底的材料。
211.示例96包括示例84-95中任一项的主题，并且还规定第二微电子组件包括衬底，并且衬底的侧表面是凸的、凹的或成角度的。
212.示例97包括示例84-95中任一项的主题，并且还规定第二微电子组件包括衬底，并且衬底的侧表面是锯齿状的。
213.示例98包括示例84-97中任一项的主题，并且还规定第二微电子组件的拐角是圆形的。
214.示例99包括示例84-98中任一项的主题，并且还规定第二直接键合界面包括导电触点。
215.示例100包括示例99的主题，并且还规定导电触点的间距小于20微米。
216.示例101包括示例99或100的主题，并且还规定导电触点包括铜。
217.示例102包括示例101的主题，并且还规定导电触点还包括锰和镍。
218.示例103包括示例99-102中任一项的主题，并且还规定导电触点包括锰、钛、金、银、钯、镍、铝、钽或钴。
219.示例104包括示例103的主题，并且还规定导电触点包括钽和氮。
220.示例105包括示例103-104中任一项的主题，并且还规定所述导电触点包括钴和铁。
221.示例106包括示例99-105中任一项的主题，并且还规定导电触点包括体金属区和界面金属区，并且界面金属区的材料成分不同于体金属区的材料成分。
222.示例107包括示例99-106中任一项的主题，并且还规定第二直接键合界面包括导电触点中的相邻导电触点之间的电介质材料。
223.示例108包括示例107的主题，并且还规定第二沟槽延伸穿过电介质材料。
224.示例109包括示例107-108中任一项的主题，并且还规定所述第二直接键合界面包括在所述导电触点和所述电介质材料之间的衬里材料。
225.示例110包括示例109的主题，并且还规定衬里材料包括硅和氮。
226.示例111包括示例109-110中任一项的主题，并且还规定第二微电子组件包括金属化堆叠中的衬里材料。
227.示例112包括示例107-111中任一项的主题，并且还规定所述电介质材料包括无机电介质材料。
228.示例113包括示例112的主题，并且还规定无机电介质材料包括硅和氧；硅和氮；硅、氧和氮；硅、碳和氮；或硅、氧、碳和氮。
229.示例114包括示例112-113中任一项的主题，并且还规定电介质材料包括多种无机电介质材料。
230.示例115包括示例114的主题，并且还规定电介质材料包括第一无机电介质材料和不同于第一无机电介质材料的第二无机电介质材料。
231.示例116包括示例115的主题，并且还规定第一无机电介质材料包括硅和氧，并且第二无机电介质材料包括硅、氧、碳和氮。
232.示例117包括示例115-116中任一项的主题，并且还规定电介质材料包括比第二无机电介质材料更多的第一无机电介质材料。
233.示例118包括示例84-117中任一项的主题，并且还规定第二直接键合界面具有小于示例0.5微米的均方根表面粗糙度。
234.示例119包括示例84-118中任一项的主题，并且还规定第二微电子组件是管芯。
235.示例120包括示例84-118中任一项的主题，并且还规定第二微电子组件是中介层。
236.示例121包括示例84-120中任一项的主题，并且还规定第二微电子组件包括穿通衬底通孔。
237.示例122包括示例84-121中任一项的主题，并且还规定第二微电子组件不包括晶体管或二极管。
238.示例123包括示例84-121中任一项的主题，并且还规定第二微电子组件包括有源电路。
239.示例124包括示例123中任一项的主题，并且还规定有源电路包括存储器电路或功率输送电路。
240.示例125包括示例42-124中任一项的主题，并且还规定微电子组装件还包括在第二微电子组件周围的模制材料。
241.示例126包括示例125的主题，并且还规定模制材料不在第二微电子组件与第一微电子组件之间延伸。
242.示例127包括示例125-126中任一项的主题，并且还规定所述模制材料包括玻璃材料或氧化物材料或填料材料。
243.示例128包括示例42-127中任一项的主题，并且还规定微电子组装件还包括散热器。
244.示例129包括示例128的主题，并且还规定微电子组装件还包括在第二微电子组件与散热器之间的热界面材料。
245.示例130是一种系统，包括：电路板；以及微电子组装件，通信地耦合到所述电路板，其中，所述微电子组装件包括直接键合到第二微电子组件的面的第一微电子组件的面，并且所述第一微电子组件的所述面包括在其边缘处的沟槽。
246.示例131包括示例130的主题，并且还规定电路板是母板。
247.示例132包括示例130-131中任一项的主题，并且还规定系统是手持式计算系统。
248.示例133包括示例130-132中任一项的主题，并且还规定系统是可穿戴计算系统。
249.示例134包括示例130-131中任一项的主题，并且还规定所述系统是服务器计算系统。
250.示例135包括示例130-131中任一项的主题，并且还规定系统是车辆计算系统。
251.示例136包括示例130-135中任一项的主题，并且还规定系统还包括通信地耦合到电路板的显示器。
252.示例137包括示例130-136中任一项的主题，并且还规定系统还包括通信地耦合到电路板的无线通信器件。
253.示例138包括示例130-137中任一项的主题，并且还规定所述系统还包括围绕所述微电子组装件和所述电路板的壳体。