集成芯片的制作方法

1.本发明实施例涉及半导体装置，尤其涉及具有热互连结构的集成芯片及其形成方法。


背景技术：

2.半导体工业通过，例如，缩小最小部件尺寸来继续提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等等)的积集密度，这允许将更多组件积集至给定的面积中。发展了利用较小面积或较低高度的较小封装结构来封装半导体装置。降低电容、热累积、以及由于集成芯片中密集排列的电子组件而产生的其他副作用的技术是经常被研究的。


技术实现要素：

3.本公开实施例的目的在于提出一种集成芯片，以解决上述至少一个问题。
4.本发明实施例提供一种集成芯片，包括：包括电性互连结构，设置在半导体基板上且包括嵌入于多个互连介电层的多个互连导孔及多个互连线；热互连结构，设置在半导体基板上，设置在电性互连结构旁，且包括多个热导孔、多个热线及/或多个热层，其中热互连结构嵌入于所述互连介电层；以及热钝化层，设置在所述互连介电层的最顶层之上，其中热互连结构具有比所述互连介电层更高的导热率。
5.本发明实施例提供一种集成芯片，包括：电性互连结构，设置在半导体基板上且包括嵌入于多个互连介电层的多个互连导孔及互连线；热钝化层，设置在所述互连介电层的最顶层之上；以及散热路径，延伸于半导体基板与热钝化层之间，其中散热路径包括多个热导孔、多个热线及/或分布在所述互连介电层内的多个热层，其中热钝化层、所述热导孔、所述热线及/或所述热层彼此连续地连接且包括比所述互连介电层的材料具有更高导热率的材料。
6.本发明实施例提供一种集成芯片的形成方法，包括：形成第一互连导孔于基板上方的第一互连介电层内；形成第一热层于第一互连导孔上方；形成第一互连线于第一热层上且电性耦合到第一互连导孔；形成第二互连介电层于第一互连线上方；以及形成第一热导孔延伸穿过第二互连介电层且直接接触第一热层，其中第一热导孔及第一热层包括比第一互连介电层及第二互连介电层的材料具有更高导热率的材料。
附图说明
7.由以下的详细叙述配合所附附图，可最好地理解本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。
8.图1a示出具有热互连结构的集成芯片的一些实施例的透视图，热互连结构分布于整个电性互连结构。
9.图1b示出具有热互连结构的集成芯片的一些实施例的剖面图，热互连结构设置在
导电部件与电性互连结构之间。
10.图2示出具有热互连结构的集成芯片的一些实施例的剖面图，热互连结构设置在电性互连结构的导电部件后。
11.图3示出具有热互连结构的集成芯片的一些实施例的剖面图，热互连结构设置于整个电性互连结构，且图3示出由热互连结构提供的示例性散热路径。
12.图4-图6示出具有热互连结构的集成芯片的一些实施例的剖面图，热互连结构设置在整个电性互连结构且包括位于密集设置的互连导孔之间的空气间隔物结构。
13.图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28示出具有热互连结构的集成芯片的形成方法的一些实施例的各种示意图，热互连结构设置在整个电性互连结构，其中热互连结构提供散热路径，用于在损害集成芯片之前将散出集成芯片。
14.图29示出方法的一些实施例的流程图，对应图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28的方法。
15.附图标记如下：
16.100a:透视图
17.100b:剖面图
18.102:基板
19.104:电性互连结构
20.106:下互连导孔
21.114:第一互连介电层
22.116:第一互连导孔
23.116t:最顶表面
24.118:第一热层
25.120:第一互连线
26.122:第二互连介电层
27.124:第二热层
28.126:第三互连介电层
29.128:第二互连导孔
30.129:第三热导孔
31.130:第一热导孔
32.134:第二互连线
33.136:第四互连介电层
34.138:第三互连导孔
35.139:第四热导孔
36.140:第二热导孔
37.142:热钝化层
38.200:剖面图
39.202:下互连介电层
40.204:下互连导孔
41.206:盖层
42.208:胶层
43.300:剖面图
44.302:路径
45.304:箭头
46.400:剖面图
47.402:空气间隔物结构
48.500:剖面图
49.502:金属封装层
50.504:半导体装置
51.506:源极/漏极区
52.508:栅极电极
53.510:栅极介电层
54.600:剖面图
55.604:盖层
56.606:热线
57.700,800,900,1000:剖面图
58.702:牺牲层
59.704:硬掩模层
60.1100:剖面图
61.1102:导电层
62.1200,1300,1400:剖面图
63.1202:硬掩模层
64.1500:剖面图
65.1502:有机牺牲层
66.1502t:最顶表面
67.1600,1700,1800,1900,2000,2100,2200,2300:剖面图
68.2400a,2400b,2500a,2500b:剖面图
69.2600,2700a,2700b,2800:剖面图
70.2900:方法
71.2902,2904,2906,2908,2910,2912,2914:动作
具体实施方式
72.以下公开提供了许多的实施例或范例，用于实施本发明实施例的不同元件。各元件及其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以定义本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一及第二元件直接接触的实施例，也可能包含额外的元件形成在第一及第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在各种范例中重复参考符号及/或字母。如此重复是为了简明及清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
73.再者，其中可能用到与空间相对用词，例如“在
…
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作程序中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
74.集成芯片可以包括设置在半导体基板之上及/或之内的一些半导体装置(例如，晶体管、电容器、电感器等等)及/或存储器装置。互连结构可以设置在半导体基板上方且耦合到半导体装置。互连结构可以包括在互连介电层内的许多互连线(interconnect wire)及互连导孔(interconnect via)。互连线及互连导孔提供设置在半导体基板之内及/或之上的不同电子装置之间的电性路径。
75.在一些实施例中，当信号(例如，电流、电压)穿过互连结构并且在各种半导体及/或存储器装置之间传输时，信号(例如，电流、电压)会产生热。热可能会在互连介电层中累积，并滞留(trapped)在互连结构中。举例而言，在一些实施例中，互连介电层包括具有低导热率(thermal conductivity)的材料，这增加滞留在互连介电层中的所产生的热。此外，在一些实施例中，随着互连结构的尺寸减小以增加半导体基板上方的装置密度，互连结构的互连导孔及互连线设置为彼此更靠近。互连导孔及互连线设置得越近，产生的热就越快地累积并陷入互连结构中。在一些情况下，举例而言，滞留的热可能损害且降低半导体及/或存储器装置的性能及/或，举例而言，可能在膜层/材料之间造成机械性剥离(mechanical peeling)而损坏互连结构。
76.本公开的各种实施例关于在电性互连结构内形成热互连结构，其中热互连结构提供用于散热的非导电路径，且其中电性互连结构是在集成芯片中的典型的互连结构，用于在整个集成芯片中传输信号(例如，电流、电压)。在一些这样的实施例中，电性互连结构包括嵌入于互连介电结构的互连线互连导孔，互连介电结构包括一或多个互连介电层。此外，热互连结构包括设置在互连介电结构内以及在互连线及互连导孔之间的热导孔、热线及/或热层。热互连结构提供各种散热路径，使热从电性互连结构中散出。在一些实施例中，热互连结构包括非导电的介电材料，其具有比互连介电结构更高的导热率。因此，由电性互连结构及/或耦合至电性互连结构的电子装置(例如，半导体装置、存储器装置、光学装置(photo device)等等)产生的热可以通过热互连结构从电性互连结构散出。
77.因为热互连结构包括非导电材料，所以热互连结构不干扰通过电性互连结构传输的信号(例如，电流、电压)。此外，通过执行附加的类似镶嵌工艺(damascene-like)的方式，热互连结构可以轻易地合并至电性互连结构的制造工艺，以有效地提供集成芯片中的散热路径，从而增加集成芯片的可靠度。
78.图1a示出集成芯片的一些实施例的透视图100a，集成芯片包括设置在基板上方的电性互连结构及设置在电性互连结构内的热互连结构。
79.图1a的透视图100a包括设置在基板102上方的电性互连结构104。电性互连结构104包括第一互连导孔116；第一互连线120，设置在第一互连导孔116上方并耦合到第一互连导孔116；第二互连导孔128，设置在第一互连线120上方并耦合到第一互连线120；第二互连线134，设置在第二互连导孔128上并耦合到第二互连导孔128；第三互连导孔138，设置在第二互连线120上并耦合到第二互连线120。在一些实施例中，电性互连结构104还包括互连
介电层。举例而言，在一些实施例中，第一互连导孔116设置在第一互连介电层114中并延伸穿过第一互连介电层114；第二互连导孔128设置在第二互连介电层122及第三互连介电层126中并延伸穿过且嵌入于第二互连介电层122及第三互连介电层126；第三互连导孔138设置在第四互连介电层136中并延伸穿过第四互连介电层136。
80.在一些实施例中，电性互连结构104是三维结构，其中互连导孔(116、128、138)及互连线(120、134)设置在x方向、y方向及z方向。互连导孔(116、128、138)及互连线(120、134)提供各种电性路径的网络，用于让信号(例如，电流、电压)在设置于基板102之上或之内的各种电子装置(例如，半导体装置、存储器装置、光电装置等)之间传输。在一些实施例中，互连介电层(114、122、126、136)包括介电材料以减少电容，且因此减少电性互连结构104的各种互连导孔(116、128、138)及互连线(120、134)之间的串扰。举例而言，在一些实施例中，互连介电层(114、122、126、136)可包括氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数(low-k)氧化物(例如，碳掺杂氧化物、sicoh)或其他材料。应理解的是，图1a的互连介电层(114、122、126、136)示出稍微透明，以能见到互连导孔(116、128、138)及互连线(120、134)。在一些实施例中，互连介电层(114、122、126、136)可以是透明的或可以不是透明的。
81.在一些实施例中，图1a的集成芯片还包括热互连结构，热互连结构包括热导孔(thermal via)及热层(thermal layer)。举例而言，在一些实施例中，第一热导孔130设置在第二互连介电层122内且在y方向上位于第一互连线120旁。在一些实施例中，第二热导孔140设置在第三互连介电层126及第四互连介电层136内且在y方向上位于第二互连线134旁。在一些实施例中，热互连结构还包括第三热导孔129，设置在第二互连介电层122内且在y方向上位于第一热导孔130旁。在一些实施例中，第四热导孔139设置在第三互连介电层126及第四互连介电层136内且在y方向上位于第二热导孔140旁。
82.在一些实施例中，热互连结构还包括热层。举例而言，在一些实施例中，第一热层118设置在第一互连线120下方，且第二热层124设置在第一互连线120及第二互连线134之间。在一些实施例中，第一互连导孔116完全延伸穿过第一热层118，且第二互连导孔128完全延伸穿过第二热层124。在一些实施例中，第一热导孔130及第三热导孔129延伸于第一热层118及第二热层124之间，且第二热导孔140及第四热导孔139延伸于第二热层124及热钝化层142之间。在一些实施例中，热钝化层142设置在最顶的互连介电层上，在图1a中，其是第四互连介电层136。在一些实施例中，最顶的互连导孔延伸穿过热钝化层142，在图1a中，最顶的互连导孔是第三互连导孔138。
83.在一些实施例中，热导孔(130、140、129、139)、热层(118、124)及热钝化层142包括比互连介电层(114，122、126、136)具有更高的导热率的材料。因此，在一些实施例中，当信号(例如，电流、电压)通过电性互连结构104的互连导孔(116、128、138)及互连线(120、134)传输，可能产生热并传输至具有高导热率的集成芯片的部件，使得热可以从集成芯片逸散。在一些这样的实施例中，热互连结构提供散热路径，用于让任何所产生的热从基板102离开并朝向热钝化层142，以从集成芯片逸散。因此，在一些实施例中，热互连结构可以是穿过电性互连结构104的连续地连接的结构，使得热可以经由热钝化层142从集成芯片逸散。
84.在一些实施例中，热导孔(130、140、129、139)、热层(118、124)及热钝化层142还包
括不导电的材料，使得热互连结构不干扰通过电性互连结构104传输的信号(例如，电流、电压)。在一些实施例中，热导孔(130、140、129、139)、热层(118、124)及热钝化层142可以各自包括例，如：氮化铝、氧化铝、氮化硅、碳化硅、氧化镁、氧化铍、氮化硼、钻石(diamond)或不同于互连介电层(114、122、126、136)的材料的一些其他合适的绝缘(也就是说，不导电的)材料，且比互连介电层(114、122、126、136)的材料具有更高的导热率。在一些实施例中，热导孔(130、140、129、139)、热层(118、124)及热钝化层142包括相同的材料，而在一些其他实施例中，热导孔(130、140、129、139)、热层(118、124)及/或热钝化层142包括不同的材料。然而，热互连结构及热钝化层142提供了有效的散热路径，让热从集成芯片逸散，以减缓对集成芯片的损害，并因此提高集成芯片的可靠度。
85.图1b示出对应于图1a的截线aa'的一些实施例的剖面图100b。因此，在一些实施例中，图1b的剖面图100b示出设置在yz平面上的电性互连结构内的热互连结构。
86.在一些实施例中，第三热导孔129直接设置在邻近的第一互连线120之间。在一些实施例中，第三热导孔129不直接接触第一互连线120，以避免在工艺期间损坏第一互连线120。在一些其他实施例中，第三热导孔129可以直接接触第一互连线120。在一些实施例中，第一热层118直接接触第一互连线120及第一互连导孔116。在一些实施例中，第二热层124直接接触第二互连导孔128，其中第二互连导孔128完全延伸穿过第二热层124。在一些实施例中，第一热导孔130、第二热导孔130及第四热导孔139设置在互连介电层(122，126，136)后，因此，在图1b中用虚线示出。
87.应注意的是，电性互连结构104及热互连结构的其他配置也在本公开的范围内。举例而言，在一些实施例中，热互连结构的最底部部件是第一热层118，而在其他实施例(未示出)中，热互连结构的最底部部件可以在第一热层118下方延伸并且甚至可以接触基板102。在一些实施例中，热互连结构可包括比图1b的剖面图100b中所示出的更多或更少的热导孔(130、140、129、139)及/或热层(118、124)。此外，在一些实施例中，热互连结构还可包括，例如，热线(例如，参见图6的606)。然而，热互连结构可以设置在互连介电层(114、122、126、136)内并围绕互连导孔(116、128)及互连线(120、134)，以提供各种散热路径，让热有效地从电性互连结构104及集成芯片逸散，而不会干扰通过电性互连结构104传输的信号(例如，电流、电压)。
88.图2示出设置在电性互连结构内的热互连结构的一些实施例的剖面图200。在一些实施例中，图2的剖面图200对应于在xz平面上的图1a的透视图100a的侧视图。
89.在一些实施例中，热互连结构的热导孔(130，140)不是可见的。举例而言，在图2的剖面图200中，在一些实施例中，第一热导孔130及第二热导孔140设置在互连介电层(114、122、126、136)、互连导孔(116、128、138)及互连线(120、134)后。因此，在图2的剖面图200中，第一热导孔130及第二热导孔140是以虚线示出。此外，为了便于说明，从图2的剖面图200省略了第二热导孔及第三热导孔(129、139)。
90.在一些实施例中，第一互连导孔116设置在胶层208上。在一些实施例中，第一互连导孔116延伸穿过胶层208，以接触下互连导孔204。在一些实施例中，下互连导孔204嵌入于下互连介电层202。在一些实施例中，胶层208保护下互连介电层202在第一互连导孔116的形成期间免于损坏及/或助于第一互连导孔116黏附到下互连介电层202。在一些实施例中，胶层208可以包括，例如：氮化钛、氮化钽、氮化硅或一些其他合适的材料。在一些实施例中，
胶层也可以设置在电性互连结构104的其他互连介电层(例如：114、122、126、136)之间。在一些实施例中，下互连介电层202包括与第一互连介电层114、第二互连介电层122、第三互连介电层126及/或第四互连介电层136相同或不同的材料。在一些实施例中，盖层206可以设置在下互连导孔204上方，并且可以包括，例如：钴、铜、铝或其他合适的金属。在一些实施例中，盖层206可以降低下互连导孔204的电阻率、电迁移及/或其他特性，以增加下互连导孔204的可靠度。在一些实施例中，互连导孔(116、128、138、204)及互连线(120、134)包括，例如：铝、钨、铜、钴、钽、钛或一些其他合适的导电材料。
91.图3示出电性互连结构104及具有示例性散热路径的图2的热互连结构的一些实施例的剖面图300，散热路径通过热互连结构传输离开电性互连结构104。
92.在一些实施例中，当信号(例如，电流、电压)通过互连导孔(204、116、128、138)及互连线(120、134)传输时，产生了热且至少部分地散逸至互连介电层(202、114、122、126、136)。在一些实施例中，如箭头304所示，热从互连介电层(202、114、122、126、136)进入热互连结构，这是因为热互连结构包括比互连介电层(202、114、122、126、136)具有更高的导热率的材料。一旦热进入，如箭头304所示，热互连结构，热可迅速地通过热互连结构并通过散热路径302传出热钝化层142。因此，在一些实施例中，热导孔(130，140)、热层(118，124)及热钝化层142是连续地连接的，使热尽快地通过散热路径302并从热钝化层142逸散，以减少对集成芯片的热损害。
93.图4示出集成芯片的一些其他实施例的剖面图400，集成芯片包括在电性互连结构104内的热互连结构并且包括空气间隔物结构。
94.在一些实施例中，空气间隔物结构402可以设置在第一互连介电层114内。在一些实施例中，空气间隔物结构402是在第一互连介电层114内形成的空腔，其是以空气或一些其他合适的气体填充，以提供低介电绝缘结构。在一些实施例中，空气间隔物结构402的所有表面是由第一互连介电层114定义。在一些实施例中，空气间隔物结构402设置在相邻最近的第一互连导孔116之间。空气间隔物结构402助于减小电容，且因此降低在密集设置的第一互连过孔116之间的串扰。因此，随着电性互连结构104在尺寸方面减小以增加基板102上的装置密度，空气隔离结构402可用于维持及/或增加电性互连结构104的可靠度。在一些实施例中，空气间隔物结构402可以设置在电性互连结构104的除了第一互连导孔116之外的其他部件之间。举例而言，在一些其他实施例(未示出)中，空气间隔物结构402可以设置在第二互连介电层122及第三互连介电层126内以及第二导孔128之间。然而，在一些实施例中，即使在电性互连结构104中有如空气间隔物结构402的附加部件，热互连结构仍可以整合在电性互连结构104内，以减少对集成芯片的热降解(thermal degradation)。
95.图5示出图4的剖面图400的一些替代实施例的剖面图500。
96.在一些实施例中，第一互连导孔116具有被金属封装层502覆盖的最外侧壁。在一些实施例中，金属封装层502还覆盖第一互连介电层114的外侧壁及底表面。在一些实施例中，金属封装层502用于在形成第一互连介电层114之前通过金属蚀刻形成第一互连导孔116的工艺中，而不是在双金属镶嵌工艺中使用。因此，在一些实施例中，在第一互连介电层114及空气间隔物结构402正在形成于已经形成的第一互连导孔116之间时，金属封装层502可以帮助保护第一互连导孔116。在一些实施例中，金属封装层502还可以通过，例如，降低第一互连导孔116的电迁移、电阻率或一些其他特性来助于第一互连导孔116之间的隔离。
在形成第一互连导孔116之后形成第一互连介电层114的一些实施例中，可以减轻对第一互连介电层114的损害。
97.此外，在一些实施例中，下互连导孔204可以耦合到半导体装置504。在一些实施例中，下方的半导体装置504可以包括，例如：场效晶体管(fet)。在这样的实施例中，半导体装置504可以包括设置在基板102上或内的源极/漏极区506。源极/漏极区506可以包括基板102的掺杂部分。此外，在一些实施例中，半导体装置504可以包括栅极电极508，设置在基板102上方以及源极/漏极区506之间。在一些实施例中，栅极介电层510可以直接设置在栅极电极508及基板102之间。在一些实施例中，下互连导孔106耦合到源极/漏极区506的其中一个，而在其他实施例中，下互连导孔106可以耦合到半导体装置504的栅极电极508。另外，在一些实施例中，应理解的是，电性互连结构104可以将半导体装置504耦合到一些其他半导体装置、存储器装置、光学装置或一些其他电子装置。应理解的是，除了示出为半导体装置504的场效晶体管之外，其他电子/半导体装置也在本公开的范围内，例如，全绕式栅极场效晶体管、鳍式场效晶体管或其他装置。
98.在一些实施例中，热互连结构有利地将热引导离开半导体装置504并朝向热钝化层142，以逸散出集成芯片。因此，热互连结构还减少对半导体装置504的热损害，以增加半导体装置504及整体集成芯片的可靠度。
99.图6示出集成芯片的又一些其他实施例的剖面图600，集成芯片包括在电性互连结构内的空气间隔物结构及热互连结构。
100.在一些实施例中，热互连结构还包括热线606。在一些实施例中，热线606可以设置在电性互连结构104的互连导孔(204、116、128、138)、互连线(120、134)及/或互连介电层(202、114、122、126、136)后。在这样的实施例中，热线606也可以包括，例如：氮化铝、氧化铝、氮化硅、碳化硅、氧化镁、氧化铍、氮化硼、钻石或一些其他合适的绝缘(即不导电)材料，其不同于互连介电层(202、114、122、126、136)的材料且比互连介电层(202、114、122、126、136)的材料具有更高的导热率。因此，在一些实施例中，热互连结构可以包括连续地耦合到热钝化层142的热导孔(130、140)、热层(118、124)及/或热线(606)。
101.此外，在一些实施例中，空气间隔物结构402可以具有由金属封装层定义的外侧壁及底表面，且可以具有由附加的盖层604定义的顶表面。在一些实施例中，附加的盖层604围绕部分的第一互连介电层114的外侧壁及底表面。在一些实施例中，附加盖层604直接接触金属封装层502。在一些实施例中，在第一互连介电层114之前形成空气间隔物结构402。
102.在一些实施例中，盖层206、金属封装层502及/或附加的盖层604包括相同或不同的材料，例如：铝、锆、钇、硅、氧化物、碳化物、氮化物或其他合适的材料。在一些实施例中，胶层208可以包括，例如：氮化钛、氮化钽、氮化硅或一些其他合适的材料，其有助于黏附到盖层206及第一互连导孔116。
103.图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28示出具有热互连结构的集成芯片的形成方法的一些实施例的剖面图700-2800，热互连结构设置在整个电性互连结构。虽然图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28关于方法所描述的，应理解的是，在图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28中公开的结构不限于所述的方法，而是可以单独作为独立于所述方法的结构。
104.图7-图10示出第一组工艺步骤的剖面图700-1000，以在电性互连结构中的互连导
孔之间形成空气间隔物结构。
105.如图7的剖面7000所示，提供基板102。在一些实施例中，基板102可以是或可包括任何类型的半导体基体(semiconductor body)(例如，硅/互补式金属氧化物半导体导体块体、硅锗(sige)、soi等等)，例如半导体晶片或晶片上的一或多个裸片(die)、以及任何其他类型的半导体及/或形成在其上及/或与其相关的外延层。在一些实施例中，各种半导体装置(例如，晶体管、电感器、电容器等等)及/或存储器装置(未示出)可以设置在基板102上方及/或之内。在一些实施例中，下互连介电层202形成在基板102上方，且下互连导孔204形成于下互连介电层202内且耦合至所述一或多个半导体装置及/或存储器装置(未示出)。
106.在一些实施例中，下互连介电层202可以通过沉积工艺(例如，旋涂、物理气相沉积(pvd)、化学气相沉积(cvd)、原子层沉积(ald)等等)形成。在一些实施例中，下互连介电层202可以包括，例如，氮化物(例如，氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数氧化物(例如，碳掺杂氧化物、sicoh)或其他一些合适的材料。在一些实施例中，可以通过图案化(例如，光刻/蚀刻)、沉积(例如，物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积(pe-cvd)、原子层沉积、溅镀等等)及移除(例如，湿蚀刻、干蚀刻、化学机械平坦化(cmp)等等)工艺的各种步骤来形成下互连导孔204于下互连介电层202内。在一些实施例中，下互连导孔204可以包括导电材料，例如：钽、氮化钽，氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料。在一些实施例中，盖层206也可以在下互连导孔204上方，并且可以包括，例如：钴、铜、铝或一些其他合适的金属。在一些这样的实施例中，盖层206可以通过图案化(例如，光刻/蚀刻)、沉积(例如，物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、原子层沉积、溅镀等等)以及移除(例如，湿蚀刻、干蚀刻、化学机械平坦化等)工艺来形成。
107.在一些实施例中，可以在下互连导孔204及下互连介电层202上方形成胶层208。在一些实施例中，可以通过，例如：沉积工艺(例如，物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、原子层沉积，溅镀等等)形成胶层208。在一些实施例中，胶层208包括，例如：氮化钛、氮化钽、氮化硅或一些其他合适的材料。
108.在一些实施例中，可以在胶层208上方形成牺牲层702。在一些实施例中，牺牲层702可以包括二氧化硅、硅氧碳化物(silicon oxygen carbide)或其他合适的材料。在一些实施例中，可以在牺牲层702上方形成硬掩模层704。在一些实施例中，硬掩模层704可以包括，例如：氮化硅、氮氧化硅、碳化硅或一些其他合适的硬掩模材料。在一些实施例中，牺牲层702及硬掩模层704可以各自通过沉积工艺(例如，旋涂、物理气相沉积、化学气相沉积、原子层沉积、等等)的方法形成。
109.如图8的剖面图800所示，在一些实施例中，第一互连导孔116形成在牺牲层702内。在一些这样的实施例中，可以通过图案化(例如，光刻/蚀刻)、沉积(例如，物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、原子层沉积、溅镀等等)及移除(例如，湿蚀刻、干蚀刻、化学机械平坦化等)工艺的各个步骤形成第一互连导孔116。举例而言，在一些实施例中，可以使用光刻工艺来图案化硬掩模层(图7的704)，然后，根据图案化的硬掩模层，可以将部分牺牲层702移除。在一些实施例中，接着沉积导电材料以形成第一互连导孔116。在一些实施例中，第一互连导孔116中的一个延伸穿过胶层208以电性接触下互连导孔204。在一
些实施例中，通过平坦化工艺(例如，化学机械平坦化)从牺牲层702移除多余的导电材料及图案化的硬掩模层。在一些实施例中，胶层208在第一互连导孔116的形成期间作为蚀刻停止层，以保护下互连介电层202免于移除工艺。在一些实施例中，因为第一互连导孔116形成在牺牲层702的开口内，所以第一互连导孔116可以具有比底表面宽的上表面。在一些实施例中，第一互连导孔116包括，例如：钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料。
110.如图9的剖面图900所示，在一些实施例中，移除牺牲层(图8的702)且在第一互连导孔116及胶层208上方形成金属封装层502。在一些实施例中，通过湿或干蚀刻工艺的方式移除牺牲层(图7的702)。一些实施方式中，金属封装层502通过沉积工艺(例如，物理气相沉积、化学气相沉积、原子层沉积等等)的方式形成，并且可以具有，例如，约1纳米至约5纳米的宽度。在一些实施例中，金属封装层502可以包括，例如：铝、锆、钇、硅、氧化物、碳化物，氮化物或一些其他合适的材料。
111.如图10的剖面图1000所示，在一些实施例中，在下互连介电层202上方及第一互连导孔116之间形成第一互连介电层114。在一些实施例中，下互连介电层202包括，例如：氮化物(例如氮化硅、氮氧化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)，磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数(low-k)氧化物(例如，碳掺杂氧化物，sicoh)或其他材料。在一些实施例中，第一互连介电层114改善第一互连导孔116之间的电性隔离。通过在第一互连导孔116之后形成第一互连介电层114，可以减轻对第一互连介电层114的损害，从而增加由第一互连介电层114提供的第一互连导孔116之间的电性隔离。
112.在一些实施例中，为了进一步改善电性隔离且减小第一互连导孔116之间的电容，在第一互连介电层114内及在第一互连导孔116之间形成空气间隔物结构402。空气间隔物结构402包括以空气或其他合适气体填充的空腔。在一些实施例中，空气间隔物结构402具有比第一互连介电层114低的介电常数，以增加第一互连导孔116之间的电性隔离。在一些实施例中，可以通过合适的形成工艺将空气间隔物结构402及第一互连介电层114一起形成。举例而言，在一些实施例中，所述合适的形成工艺可以包括非顺应性沉积过程，例如，等离子体辅助化学气相沉积(pe-cvd)。非顺应性沉积工艺在凹陷区域中，例如，在邻近的第一互连导孔116之间，形成空气间隙，以形成空气间隔物结构402。应理解的是，除了等离子体辅助化学气相沉积以外，在第一互连介电层114内形成空气间隔物结构402的其他工艺方法也在本公开的范围内。
113.在一些实施例中，第一互连介电层114的多余材料可以设置在第一互连导孔116上方。在这样的实施例中，通过平坦化工艺(例如，化学机械平坦化)的方式移除第一互连介电层114的多余材料。在一些实施例中，在平坦化工艺(例如，化学机械平坦化)期间，移除设置在第一互连导孔116的最顶表面116t上的部分金属封装层502。
114.替代地，图11-图14示出在第一互连导孔之间形成空气间隔物结构的一些其他实施例的剖面图1100-1400。因此，在一些实施例中，所述方法利用了图11-图14中的步骤替代图7-图10的步骤，以在第一互连导孔之间形成空气间隔物结构。
115.如图11的剖面图所示，在一些实施例中，下互连导孔204及盖层206可以形成于下互连介电层202内，例如图7所示出。此外，在一些实施例中，在下互连介电层202上方形成胶
层208。在一些实施例中，在胶层208上方形成导电层1102。在一些实施例中，导电层1102可以包括，例如：钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或一些其他合适的导电材料。在一些实施例中，可以通过沉积工艺(例如：物理气相沉积、化学气相沉积、原子层沉积、溅镀等等)来形成导电层1102。在一些实施例中，在导电层1102上方形成硬掩模层704，例如图7所示。
116.如图12的剖面图1200所示，在一些实施例中，对硬掩模层(图11的704)执行图案化工艺(例如，光刻、蚀刻)以形成图案化的硬掩模1202，然后，根据图案化的硬掩模层1202执行移除工艺，以从导电层(图11的1102)形成第一互连导孔116。在一些实施例中，图12的移除工艺移除导电层(图11的1102)及胶层208的不直接位于图案化的硬掩模层1202下方的部分。在一些其他实施例中，胶层208可以抵抗图12的移除工艺的移除，以保护下互连介电层202。在一些实施例中，移除工艺是反应离子蚀刻工艺。在一些实施例中，随着第一互连导孔116的关键尺寸减小，使用反应离子蚀刻工艺以形成第一互连导孔116是有用的。在一些实施例中，胶层208直接设置在第一互连导孔116及下互连导孔204之间，而在其他实施例中，可以在形成导电层(1102)之前移除胶层208的部分，使第一互连导孔116直接接触下互连导孔204上的盖层206。
117.如图13的剖面图1300所示，在第一互连导孔116及下互连介电层202上方形成金属封装层502。在一些实施例中，图案化的硬掩模层1202留在第一互连导孔116，因此，可以在图案化的硬掩模层1202上方形成金属封装层502。在一些实施例中，图13的金属封装层可以包括相同于图9中描述的相同材料并且以相同的方式形成。
118.如图14的剖面图1400所示，在一些实施例中，在第一互连导孔116之间形成第一互连介电层114及嵌入在第一互连介电层114内的空气间隔物结构402。在一些实施例中，空气间隔件结构402及第一互连介电层114的形成可通过如图10所述的各种方法实现。在一些实施例中，在形成空气间隔件结构402及第一互连介电层114之后，可以执行平坦化工艺(例如，化学机械平坦化)以移除图案化的硬掩模层1202及金属封装层502设置在第一互连导孔116上方的部分。
119.替代地，图15-图19示出在第一互连导孔之间形成空气间隔物结构的又一些其他实施例的剖面图1500-1900。在一些实施例中，图15在图9之后进行，从而跳过图10-图14中的步骤，或图15在图13之后进行，从而跳过图14中的步骤。
120.如图15的剖面图1500所示，在一些实施例中，在第一互连导孔116上方形成金属封装层502之后，在金属封装层502上方形成有机牺牲层1502。在一些实施例中，有机牺牲层1502可以是聚合物材料，因此包括碳。在一些实施例中，有机牺牲层1502通过沉积工艺的方式形成，例如：化学气相沉积、原子层沉积、旋涂或一些其他合适的沉积工艺。在一些实施例中，有机牺牲层1502的厚度可以通过，例如，沉积工艺的时间来控制。
121.如图16的剖面图1600所示，在一些实施例中，如果有机牺牲层1502在图15中形成，以在第一互连导孔116上方延伸，则可以执行移除工艺，使有机牺牲层1502具有低于第一互连导孔116的最顶表面116t的最顶表面1502t。在一些实施例中，图16的移除工艺包括，例如：热回蚀工艺或湿或干蚀刻工艺。在其他实施例中，如果在图15中有机牺牲层1502的形成受到更多的控制，使有机牺牲层1502具有低于第一互连导孔116的最顶表面116t的最顶表面1502t，则可以省略图16的移除工艺。
122.如图17的剖面图1700所示，在一些实施例中，在金属封装层502上方形成附加的盖
层604。在一些实施例中，附加的盖层包括，例如：铝、锆、钇、硅、氧化物、碳化物、氮化物或其他合适的材料。在一些实施例中，可以通过沉积工艺来形成附加的盖层604，例如：化学气相沉积、原子层沉积或某一些其他合适的沉积工艺。
123.如图18的剖面图1800所示，在一些实施例中，有机牺牲层(图17的1502)被完全移除，留下由金属封装层502及附加盖层604定义的空气间隔物结构402。在一些实施例中，有机牺牲层(图17的1502)可以通过热(例如，烘烤)工艺、激光、紫外光或一些其他合适的工艺来移除。
124.如图19的剖面图1900所示，在一些实施例中，第一互连介电层114可以形成在附加盖层604上方。在一些实施例中，第一互连介电层114可以通过沉积工艺(例如，物理气相沉积、化学气相沉积、原子层沉积等等)的方式形成，并且可以包括，例如：氮化物(例如，氮化硅、氧氮化硅)、碳化物(例如，碳化硅)、氧化物(例如，氧化硅)、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、低介电常数(low-k)氧化物(例如，碳掺杂氧化物、sicoh)或其他材料。在一些实施例中，在沉积第一互连介电层114之后，执行平坦化工艺(例如，化学机械平坦化)以移除图案化的硬掩模层(图18的1202)、金属封装层502、附加的盖层604及/或第一互连介电层114设置在第一互连导孔116上的部分。
125.此外，在又一些其他实施例中(未示出)，可以通过镶嵌工艺的方式在第一互连介电层114中形成第一互连导孔116。在这样的其他实施例中，可以在第一互连介电层114之后形成第一互连导孔116，且可以省略空气间隔物结构402的形成。
126.图20-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28示出在电性互连结构内形成热互连结构的其余步骤的一些实施例的各种剖面图2000-2800。在一些实施例中，方法可以从图10进行到图20；在其他一些实施例中，方法可以从图14进行到图20；在又一些其他实施例中，方法可以从图19进行到图20。此处，图2示出从图19的剖面图1900进行的剖面图2000。应理解的是，图20-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28所示出的步骤可以应用到各种不同的实施例，例如图11及图14所示出的实施例。
127.如图20的剖面图2000所示，在一些实施例中，在第一互连导孔116及第一互连介电层114上形成第一热层118。在一些实施例中，第一热层118包括与第一互连介电层114不同的材料，包括比第一互连介电层114具有更高的导热率的材料，且包括不导电的材料。在一些实施例中，举例而言，第一热层118可以包括：氮化铝、氧化铝、氮化硅、碳化硅、氧化镁、氧化铍、氮化硼、钻石或一些其他合适的材料。在一些实施例中，可以通过沉积工艺(例如，物理气相沉积、化学气相沉积、原子层沉积、电镀，旋涂，无电镀等等)来形成第一热层118。
128.如图21的剖面图2100所示，在一些实施例中，执行移除工艺以移除第一热层118直接位于在第一互连导孔116的最顶表面116t上的部分。在其他实施例中，第一热层118可以选择性地形成在附加盖层604、金属封装层502及/或第一互连介电层114上，因此不形成在第一互连导孔116上。在这样的实施例中，可以省略图21的移除工艺。
129.如在图22的剖面图2200中所示，在一些实施例中，在第一热层118上方形成第一互连线120。在一些实施例中，通过沉积工艺(例如：物理气相沉积、化学气相沉积、原子层沉积、溅镀等等)形成第一互连线120。在一些实施例中，第一互连线120形成在设置于第一互连介电层114上方的另一互连介电层(未示出)的空腔内。在一些实施例中，第一互连线120耦合到第一互连导孔116中的一或多个。因此，在一些实施例中，第一互连线120延伸穿过第
一热层118以接触第一互连导孔116。在一些实施例中，第一互连线120包括，例如：钽、氮化钽、氮化钛、铜、钴、钌、钼、铱、钨或其他合适的导电材料。
130.如图23的剖面图2300所示，在一些实施例中，第二互连介电层122形成在第一互连线120上方。在一些实施例中，第二互连介电层122可以使用相同或类似于形成第一互连介电层114的沉积工艺且可包括相同或类似于第一互连介电层114的材料。在一些实施例中，第一热层118包括比第二互连介电层122具有更高的导热率的材料。
131.如图24a的剖面图2400a所示，在一些实施例中，形成穿过第二互连介电层122的第一热导孔130，以直接接触第一热层118。在一些实施例中，在第一互连线120后面形成导孔130，因此，在图24a的剖面图2400a中用虚线示出第一热导孔130。在一些实施例中，第一热导孔130通过图案化(例如，光刻/蚀刻)、沉积(例如，物理气相沉积、化学气相沉积、原子层沉积、电镀，旋涂、无电镀等等)及移除(例如，湿蚀刻、干蚀刻、化学机械平坦化(cmp)等等)工艺的各个步骤形成。举例而言，在一些实施例中，在包括通过光刻形成的开口的第二互连介电层122上方形成掩模结构。然后，根据开口移除第二互连介电层122的部分以露出第一热层118的一部分，且形成第一热导孔130以直接接触第一热层118。在一些实施例中，可以通过，例如，平坦化工艺(例如，化学机械平坦化)来移除设置在第二互连介电层122上方的热导孔130。
132.在一些实施例中，第一热导孔130包括比第一互连介电层114及第二互连介电层122具有更高的导热率的材料，且是不导电的。在一些实施例中，热导孔130包括与第一热层118相同或不同的材料。在一些实施例中，第一热导孔130可以包括，例如：氮化铝、氧化铝、氮化硅、碳化硅、氧化镁、氧化铍、氮化硼、钻石或其他合适的绝缘(即不导电)材料。
133.图24b示出可以对应于图24a的剖面图2400a的俯视图2400b的一些实施例。俯视图2400b是从xy平面的角度看的。
134.如图24b的俯视图2400b所示，在一些实施例中，第一热导孔130在y方向上与第一互连线120间隔开。在一些实施例中，第一互连线120被第二互连介电层122覆盖，因此，从俯视图2400b中是不可见的。因此，在图24b的俯视图2400b中，第一互连线120用虚线示出。在一些实施例中，从俯视图2400b来看，第一散热孔130具有圆形轮廓，而在一些其他实施例中，从俯视图2400b来看，第一散热孔130可以具有正方形、矩形、菱形、六边形或其他形状的轮廓。
135.如在图25a的剖面图2500a中所示出，在一些实施例中，在第二互连介电层122上方形成第二热层124，在第二热层124上方形成第三互连介电层126，并且形成延伸穿过第三互连介电层126、第二热层124及第二互连介电层122的第二互连导孔128，以接触第一互连线120。在一些实施例中，第二热层124包括与第一热层118相似或相同的材料，并且通过与第一热层118相似或相同的沉积工艺形成。因此，在一些实施例中，第二热层124包括比第一互连介电层114、第二连介电层122及第三互连介电层126具有更高的导热率的不导电材料。在一些实施例中，第二热层124直接接触第一热导孔130。
136.在一些实施例中，第三互连介电层126是使用与第二互连介电层122相同或相似的工艺来形成，且包括与第二互连介电层122相同或相似的材料。在一些实施例中，第二互连导孔128通过图案化(例如，光刻/蚀刻)、沉积(例如，物理气相沉积、化学气相沉积、等离子体辅助化学气相沉积、原子层沉积、溅镀等)及移除(例如，湿蚀刻、干蚀刻、化学机械平坦化
等等)的工艺的各种步骤形成。在一些实施例中，第二互连导孔128包括与第一互连线120及/或第一互连导孔116相同或相似的材料。此外，在一些实施例中，第二互连导孔128延伸穿过第二热层124。因此，在一些实施例中，第二互连导孔128直接接触第二热层124。
137.图25b示出可以对应于图25a的剖面图2500a的俯视图2500b的一些实施例。俯视图2500b是从xy平面的视角。
138.如图25b的俯视图2500b所示，在一些实施例中，第二互连导孔128直接设置在第一互连线120上。此外，在一些实施例中，第三互连介电层126覆盖第一热导孔130，因此，在图25b的俯视图2500b中用虚线示出第一热导孔130。
139.如剖面图2600所示，在一些实施例中，第二互连线134形成在第二互连导孔128上方并耦合到第二互连导孔128，且第四互连介电层136形成在第二互连线134上方。在一些实施例中，可以使用相同或相似于图22的剖面图2200中描述的形成第一互连线120的步骤来形成第二互连线134，且第二互连线134可以包括相同或相似于第一互连线120的材料。并且，在一些实施例中，可以使用相同或相似于图23的剖面图2300中描述的形成第一第二互连介电层122的步骤来形成第四互连介电层136，且第四互连介电层136可以包括与第二互连介电层122相同或相似的材料。
140.如图27a的剖面图2700a所示，在一些实施例中，形成穿过第三互连介电层126及第四互连介电层136的第二热导孔140，以直接接触第二热层124。在一些实施例中，第二热导孔140形成在第二互连线134的后面，因此，在图27a的剖面图2700a中用虚线示出第二热导孔140。在一些实施例中，类似于第一热导孔130，通过图案化(例如，光刻/蚀刻)、沉积(例如，物理气相沉积、化学气相沉积、原子层沉积、电镀，旋涂，电镀等等)及移除(例如，湿蚀刻，干蚀刻，化学机械研磨(cmp)，等等)工艺的各种步骤来形成第二热导孔140。在一些实施例中，第二热导孔140还包括相同或相似于第一热导孔130、第一热层118及第二热层124的材料。因此，在一些实施例中，第二热导孔140包括比第一互连介电层114、第二互连介电层122、第三互连介电层126及第四互连介电层136具有更高的导热率的材料。在一些实施例中，第二热导孔140可以包括，例如：氮化铝、氧化铝、氮化硅、碳化硅、氧化镁、氧化铍、氮化硼、钻石或其他合适的绝缘体(即不导电)材料。
141.图27b示出可对应于图27a的剖面图2700a的俯视图2700b的一些实施例。俯视图2700b是从xy平面的视角。
142.如图27b的俯视图2700b所示出，在一些实施例中，第二热导孔140在y方向与在第一互连线120间隔开。在一些实施例中，第二热导孔140在x方向上与第一热导孔130间隔开。在一些其他实施例中，第二热导孔140可以直接在第一热导孔130上，或可以在y方向上与第一热导孔130间隔开。
143.如图28的剖面图2800所示，在一些实施例中，在第四互连介电层136上方形成热钝化层142，且穿过热钝化层142及第四互连介电层136形成第三互连导孔138，以接触第二互连线134。在一些实施例中，可以通过沉积工艺(例如，物理气相沉积、化学气相沉积、原子层沉积、电镀、旋涂、无学镀等等)形成热钝化层142。在一些实施例中，类似第一热层118及第二热层124以及第一热导孔130及第二热导孔140，热钝化层142可以包括不导电并且比第一互连介电层114、第二互连介电层122、第三互连介电层126及第四互连介电层136具有更高的导热率高的材料。因此，在一些实施例中，热钝化层142可以包括，例如：氮化铝、氧化铝、
氮化硅、碳化硅、氧化镁、氧化铍、氮化硼、钻石或其他合适的材料。
144.在一些实施例中，通过图案化(例如光刻/蚀刻)、沉积(例如：物理气相沉积、化学气相沉积、原子层沉积、电镀，旋涂、无电镀、等等)及移除(例如湿蚀刻、干蚀刻、化学机械平坦化(cmp)等等)工艺的各种步骤形成第三互连导孔138。在一些实施例中，第三互连导孔138完全延伸穿过热钝化层142，因此可以直接接触热钝化层142。在一些实施例中，第三互连导孔138可以包括相同或相似于第一互连导孔116、第一互连线120、第二互连导孔128及第二互连线134的导电材料。
145.在一些实施例中，第三互连导孔138是设置在基板102上方的电性互连结构104的最顶部导孔。在这样的实施例中，电性互连结构104包括设置在基板102上的互连导孔(204、116、128、138)、互连线(120、134)及互连介电层(202、114、122、126、136)。在一些实施例中，电性互连结构104为信号提供各种电性通路(例如，电流、电压)以在设置于半导体基板102上或内的各种半导体装置之间传输。在一些实施例中，互连介电层(202、114、122、126、136)及任何空气间隔物结构402助于减轻互连导孔(204、116、128、138)及互连线(120、134)之间的电容，以提高电性互连结构104的可靠度。
146.此外，在一些实施例中，热层(118、124)及热导孔(130、140)构成嵌入于电性互连结构104的热互连结构。在一些实施例中，热互连结构还可包括热线(未示出)。然而，热互连结构比互连介电层(202、114、122、126、136)具有更高的导热率，以提供热从电性互连结构104逸散的散热路径。如图20-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28的方法所描述的，将热互连结构整合到电性互连结构104不需要任何复杂的步骤；相反地，热互连结构的积集利用了用于电性互连结构104的互连导孔(204、116、128、138)及互连线(120、134)的相似工艺步骤(例如，图案化、移除及沉积步骤)。另外，在一些实施例中，将热互连结构整合到电性互连结构104中不需要改变电性互连结构104的设计。
147.应理解的是，可以改变图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28的方法以适应电性互连结构104及热互连结构的许多其他设计。此外，在一些实施例中，举例而言，在将第28图的集成芯片接合到另一热集成芯片期间，图28的集成芯片的热互连结构可以耦合到另一个集成芯片的另一个热互连结构，以助于两个堆叠的集成芯片之间的散热。
148.因此，在一些实施例中，可以相对容易地将热互连结构加到电性互连结构104中，以提供散热路径，使产生的热以有效的方式从电性互连结构104中逸散。通过使热有效散逸，热互连结构有助于减少对电性互连结构及/或设置在基板102上或内的任何半导体装置的热损害，以增加整体集成芯片的寿命及可靠度。
149.图29示出对应图7-图23、图24a、图24b、图25a、图25b、图26、图27a、图27b及图28所示出的方法2900的一些实施例的流程图。
150.虽然以下将方法2900示出及描述为一系列动作或事件，应理解的是，这样的动作或事件的示出顺序不是以限制性的意义来解释。举例而言，一些动作可以以不同的顺序发生及/或与本文示出及/或描述的动作或事件之外的其他动作或事件同时发生。此外，可能不需要所有所述的动作来实现本文描述的一或多个方面或实施例。再者，本文描述的一或多个动作可以在一或多个分开的动作及/或阶段中执行。
151.在动作2902，在基板上方的第一互连介电层内形成第一互连导孔。图10示出对应
于动作2902的一些实施例的剖面图1000。
152.在动作2904，在第一互连导孔上方形成第一热层。图20示出对应于动作2904的一些实施例的剖面图2000。
153.在动作2906，形成第一互连线在第一热层上方且电性耦合至第一互连导孔。图22示出对应于动作2906的一些实施例的剖面图。
154.在动作2908，在第一互连线上方形成第二互连介电层。第23图示出对应于动作2908的一些实施例的剖面图2600。
155.在动作2910，形成第一热导孔延伸穿过第二互连介电层且直接接触第一热层。图24a示出对应于动作2910的一些实施例的剖面图2400a。
156.在动作2912，在第二互连介电层上方形成热钝化层。
157.在动作2914，形成第二互连导孔延伸穿过热钝化层且电性耦合到第一互连线。图28示出对应于动作2912及2914的一些实施例的剖面图2800。
158.因此，本公开关于一种方法，在电性互连结构内形成热互连结构，以在整个集成芯片提供散热路径，在对集成芯片造成损害之前，允许热从集成芯片逸散，以增加集成芯片的可靠度。
159.因此，在一些实施例中，本公开关于集成芯片，包括：电性互连结构，设置在半导体基板上且包括嵌入于多个互连介电层的多个互连导孔及多个互连线；热互连结构，设置在半导体基板上，设置在电性互连结构旁，且包括多个热导孔、多个热线及/或多个热层，其中热互连结构嵌入于所述互连介电层；以及热钝化层，设置在所述互连介电层的最顶层之上，其中热互连结构具有比所述互连介电层更高的导热率。在一些实施例中，热钝化层具有比所述互连介电层更高的导热率。在一些实施例中，热互连结构及热钝化层包括绝缘材料。在一些实施例中，热互连结构直接接触热钝化层。在一些实施例中，所述互连导孔的第一个延伸穿过所述热层的第一个及所述互连介电层的第一个，以直接接触所述互连线的第一个。在一些实施例中，集成芯片还包括：空气间隔物结构，设置在所述互连介电层的第一个内且直接位于所述互连导孔的第一个与所述互连导孔的第二个之间。在一些实施例中，所述热导孔及/或所述热线通过所述互连介电层与所述互连导孔及所述互连线间隔开。
160.在其他实施例中，本公开关于集成芯片，包括：电性互连结构，设置在半导体基板上且包括嵌入于多个互连介电层的多个互连导孔及互连线；热钝化层，设置在所述互连介电层的最顶层之上；以及散热路径，延伸于半导体基板与热钝化层之间，其中散热路径包括多个热导孔、多个热线及/或分布在所述互连介电层内的多个热层，其中热钝化层、所述热导孔、所述热线及/或所述热层彼此连续地连接且包括比所述互连介电层的材料具有更高导热率的材料。在一些实施例中，热些导孔、所述热线及/或所述热层的材料比所述互连导孔及所述互连线的材料具有更高的导热率。在一些实施例中，集成芯片还包括：半导体装置，设置在半导体基板上，其中电性互连结构直接耦合到半导体装置，其中散热路径配置为提供从半导体装置产生的热由半导体装置传向热钝化层的路径。在一些实施例中，所述热导孔、所述热线及/或所述热层包括绝缘材料。在一些实施例中，最顶的互连导孔完全延伸穿过热钝化层。在一些实施例中，集成芯片还包括：空气间隔物结构，嵌入于所述互连介电层且直接位于第一互连导孔与第二互连导孔之间。在一些实施例中，集成芯片还包括：金属封装层，直接设置在第一互连导孔及第二互连导孔上，其中空气间隔物结构具有由金属封
装层定义的多个外侧壁。在一些实施例中，空气间隔物结构具有被所述互连介电层的其中一个保护的多个最外侧壁。
161.在又一些其他实施例中，本公开关于一种集成芯片的形成方法，包括：形成第一互连导孔于基板上方的第一互连介电层内；形成第一热层于第一互连导孔上方；形成第一互连线于第一热层上且电性耦合到第一互连导孔；形成第二互连介电层于第一互连线上方；以及形成第一热导孔延伸穿过第二互连介电层且直接接触第一热层，其中第一热导孔及第一热层包括比第一互连介电层及第二互连介电层的材料具有更高导热率的材料。在一些实施例中，集成芯片的形成方法还包括：形成热钝化层于第二互连介电层上方；以及形成第二互连导孔延伸穿过热钝化层及第二互连介电层，以电性耦合到第一互连线。在一些实施例中，集成芯片的形成方法还包括：形成多个空气间隔物结构于第一互连介电层内，其中第一互连导孔位于第一空气间隔物结构与第二空气间隔物结构之间。在一些实施例中，在形成第一互连介电层的期间形成所述空气间隔物结构。在一些实施例中，在形第一互连介电层之前形成所述空气间隔物结构。
162.以上概述数个实施例的特征，以便在本发明所属技术领域中技术人员可更易理解本发明实施例的观点。在本发明所属技术领域中技术人员应理解，他们能以本发明实施例为基础，设计或修改其他工艺及结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中技术人员也应理解到，此类等效的工艺及结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神及范围之下，做各式各样的改变、取代及替换。