一种薄膜晶体管及其制备方法与流程

1.本发明涉及半导体生产工艺领域，特别涉及一种薄膜晶体管及其制备方法。


背景技术：

2.在蓬勃发展的物联网技术中，显示器作为人机交互活动和信息展示的窗口，被人们赋予了更多更高的要求。高分辨率、高刷新率、低响应时间等成为衡量显示器的新标准。薄膜晶体管(tft)作为显示器的核心，其性能的优异与最终的显示效果息息相关，如何获得高性能的tft一直是本领域研究的重点。
3.现有的tft制作工艺中，通常采用湿法腐蚀等刻蚀手段进行图形化，其操作流程复杂繁琐，并且会增加器件有源层的磨损和污染，操作不当会对薄膜晶体管的电学性能造成一定的影响。
4.为了解决上述问题，提出了本发明。


技术实现要素：

5.本发明的主要目的在于提供一种薄膜晶体管的制备方法，该方法采用已经刻有有源层图形的掩膜板作为物理遮挡，并且是先遮挡后沉积，从而直接在介电层上形成有源层，这样还省去了沉积光刻胶、光刻胶图形化、有源材料腐蚀等步骤，从而避免了有源层的污染、磨损等问题，提高了器件良率。
6.为了实现以上目的，本发明提供以下技术方案。
7.一种薄膜晶体管的制备方法，包括：
8.提供衬底，所述衬底包括层叠的硅层和介电层；
9.在所述介电层上放置第一掩模板，所述第一掩模板具有镂空的图案；
10.然后沉积有源材料，使其至少填充所述第一掩模板中的镂空区域，从而形成有图形的有源层，再移除所述第一掩模板；
11.之后在所述有源层上形成电极阵列，得到薄膜晶体管。
12.以及采用上文所述的制备方法制得的薄膜晶体管。
13.与现有技术相比，本发明达到了以下技术效果：
14.本发明采用事先制备好的第一掩膜板作为遮挡层，并且该第一掩膜板上已刻有有源层的图形(为镂空的图案)，同时先遮挡在介质层上，然后沉积有源材料，这样使得有源材料只能填充于所述第一掩模板中的镂空区域以及覆盖在第一掩膜板上的非镂空处，而镂空区域恰好是有源层的图形，因此，沉积完成后只需要移去第一掩膜板就可以获得有源层。在上述过程中，并不涉及沉积光刻胶、光刻胶图形化、有源材料腐蚀等步骤，因此可以避免有源层的污染、磨损等问题，从而提高器件良率。
附图说明
15.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通
技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
16.图1为第一掩模板的结构示意图；
17.图2为在衬底上以第一掩模板遮挡后沉积azto材料后得到的结构俯视图；
18.图3为第二掩模板的结构示意图；
19.图4为以第二掩模板遮挡后沉积电极材料后得到的结构俯视图；
20.图5为本发明制得的薄膜晶体管的剖视图。
具体实施方式
21.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
22.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
23.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
24.现有技术在制作tft的有源层或者其他有图形的功能层时，通常借助光刻和刻蚀的手段，即大面积沉积有源材料，然后覆盖光刻胶，之后对光刻胶进行图形化，再借助光刻胶上的图形刻蚀(干法刻蚀或湿法腐蚀等)有源材料，去除不需要或者无用的有源材料，然后去除光刻胶，此时才完成有源层的图形化。在此过程中，不仅步骤繁琐，而且多道刻蚀工序不可避免地增加了有源层的磨损和污染，容易引起器件不良。
25.另外，现有技术大多是采用非晶硅(a
‑
si)以及低温多晶硅(ltps)作为有源层材料，其中传统a
‑
si半导体材料具有耐用性高、经济成本低等优点，但是很低的迁移率是其无法突破的瓶颈，且a
‑
si的禁带宽度为1.13
‑
1.37ev，光学稳定性不好，降低了在电子显示屏的开口率。低温多晶硅ltps tft具有高迁移率的优势，但因其本身性质存在的晶界、晶粒不均匀的问题，导致其无法在大面积显示器中得以应用。与传统以a
‑
si、ltps为沟道层的tft器件相比，非晶氧化物薄膜晶体管(aos)tft结合了上述两者的优点，拥有低成本、高迁移率、高稳定性、高透过率等优势，成为当今半导体行业中的佼佼者
26.铟镓锌氧化物(a
‑
igzo)作为非晶氧化物半导体材料的代表，因其高迁移率、高透光率和低温工艺而成为当下研究热点。igzo
‑
tft其超高的迁移率，主要归功于沟道层中的铟元素，in
3
具有增强载流子迁移率的作用。ga元素的掺入具有控制氧空位的作用。然而铟元素、镓元素在大自然中非常的稀缺，未来可能会出现铟元素供应短缺，其稀缺性和高成本会使大面积电子产品的生产受到限制；此外，铟元素是有毒元素，对人体健康有危害，不可用于制作生物电子器件。
27.为此，本发明改变了有源层的形成方法，具体如下。
28.一种薄膜晶体管的制备方法，包括：
29.首先提供衬底，该衬底包括层叠的硅层和介电层。衬底可以直接购买或自行制作，其作用是承载半导体集成电路组成元件的底材。其表面的介电层可以是氧化物、氮化物等绝缘材料，例如常见的氮化硅、氧化硅、氧化铝等，优选氧化硅。生长方法包括但不限于apcvd、uhvcvd、lpcvd、rtcvd、pecvd或氧化生长等。
30.接着在所述介电层上放置第一掩模板，所述第一掩模板具有镂空的图案，该镂空的图案按照有源层图案的要求而预先设定。第一掩模板通常采用高强度、高硬度的材料，以保证能平稳放置在介电层上，并且在后续的工序中能保持稳定性，因此要求具有耐高温等特点，通常采用金属材质。
31.然后沉积有源材料，使其至少填充所述第一掩模板中的镂空区域，从而形成有图形的有源层，再移除所述第一掩模板。有源材料可以是非晶硅(a
‑
si)、低温多晶硅(ltps)、a
‑
igzo、azto等材料，但本发明优选azto，这是因为azto中的sn
4
和igzo中in
3
具有相同的外层电子结构，所以sn
4
也具有提高载流子传输的作用，azto中的al与o的结合能比igzo中ga与o的结合能更高，能够更有效的抑制氧空位的形成，另外azto作为一种无毒、无味的绿色环保材料，所含的元素在自然界中非常普遍。在此过程中，由于采用事先制备好的第一掩膜板作为遮挡层，并且该第一掩膜板上已刻有有源层的图形(为镂空的图案)，同时先遮挡在介质层上，然后沉积有源材料，这样使得有源材料只能填充于所述第一掩模板中的镂空区域以及覆盖在第一掩膜板上的非镂空处，而镂空区域恰好是有源层的图形，因此，沉积完成后只需要移去第一掩膜板就可以获得有源层。在上述过程中，并不涉及沉积光刻胶、光刻胶图形化、有源材料腐蚀等步骤，因此可以避免有源层的污染、磨损等问题，从而提高器件良率。
32.另外，有源材料的沉积方法不受限定，可以是本领域典型的方式。以azto为例，优选采用磁控溅射法。磁控溅射法沉积azto需要控制工艺条件获得优异性能的膜材。典型的过程为：靶材由zno、al2o3、sno2粉末混合烧结而成，控制氩氧比、压力、功率等条件溅射，然后在空气气氛下对薄膜进行退火，控制退火温度。本发明在研究中发现不同工艺条件下获得的器件的电学性能差异大，并且退火温度对性能有重要影响，优选采用500～600℃退火。
33.之后在所述有源层上形成电极阵列，得到薄膜晶体管。此处形成电极阵列的方法可采用传统的光刻 刻蚀手段，可以采用本发明沉积有源层时的方式，即利用图案化的掩膜板沉积电极阵列。具体地，先在所述有源层上放置第二掩模板，所述第二掩模板具有镂空的图案，该镂空的图案与所述薄膜晶体管中的电极阵列图形相同；然后沉积电极材料，使其至少填充所述第二掩模板中的镂空区域，从而形成电极阵列，再移去所述第二掩模板。电极阵列材料的沉积方法也是任意的，本发明优选电子束蒸发法沉积。
34.电极阵列采用与有源层相同的形成方式，因此也避免污染、磨损等问题，进一步提高了器件良率。同时，第二掩模板也采用高强度、高硬度、耐高温的材料，优选金属材质。
35.最终获得了器件良率高、电学性能优异的薄膜晶体管。
36.本发明还给出了具体实施例，结合附图进行介绍。
37.实施例1
‑438.薄膜晶体管的制备方法
39.第一步、提供衬底，该衬底包括层叠的硅层和氧化硅层。
40.第二步、在所述氧化硅层上放置第一掩模板，第一掩模板1具有如图1所示的镂空图案，其中的镂空区域101按照有源层图案的要求而预先设定。在第一掩模板1的遮挡下，向衬底1的氧化硅层上磁控溅射azto材料，得到如图2所示的形貌，镂空区域内填充了azto材料3，之后移去第一掩模1，对azto材料退火处理，得到有源层。不同实施例磁控溅射和退火的条件不同，但采用的靶材都由zno、al2o3、sno2粉末混合烧结而成。
41.第二步、在所述有源层上放置第二掩模板，所述第二掩模板4具有如图3所示的镂空图案，其中的镂空区域401与所述薄膜晶体管中的电极阵列图形相同；然后电子束蒸发沉积电极材料5，使其至少填充所述第二掩模板中的镂空区域401，从而形成电极阵列，得到如图4所示的形貌，再移去所述第二掩模板4。最终得到如图5所示结构的薄膜晶体管，由下至上包括硅层201、氧化硅层202、有源层6、电极阵列层7。
42.实施例1至4溅射azto的工艺条件如表1所示，得到的不同器件的性能如表2所示。
43.表1
[0044][0045][0046]
表2
[0047][0048]
结果显示，适当的溅射条件结合掩膜板沉积的手段可以获得电性能优异的tft。
[0049]
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。