使用空间多聚焦激光束激光划线工艺及等离子体蚀刻工艺的混合式晶片切割方法与流程

使用空间多聚焦激光束激光划线工艺及等离子体蚀刻工艺的混合式晶片切割方法
1.相关申请的交叉引用
2.本技术要求于2019年8月6日提交的美国非临时申请第16/533,590号的优先权，其全部内容通过引用而并入本文。


背景技术：

3.本公开内容的实施例涉及半导体处理的领域，并且特定而言，涉及切割(dice)半导体晶片的方法，每个晶片上具有多个集成电路。背景技术
[0004][0005]
在半导体晶片处理中，集成电路形成于由硅或其他半导体材料组成的晶片(也称作基板)上。一般而言，采用半导电、导电或绝缘中的任一者的各种材料层来形成集成电路。使用各种已知的工艺来掺杂、沉积和蚀刻这些材料以形成集成电路。每个晶片经处理以形成大量的、含有称作晶粒(dice)的集成电路的个别区域。
[0006]
在集成电路形成工艺之后，将晶片“切割”以将个别晶粒彼此分离用于封装或用于在较大电路内以未封装的形式使用。用于晶片切割的两个主要技术为划线(scribing)和锯切(sawing)。通过划线，使金刚石尖端划片(diamond tipped scribe)沿预先形成的划线(scribe line)跨晶片表面移动。这些划线沿晶粒之间的空间延伸。这些空间通常被称作“切割道(street)”。金刚石划片在晶片表面中沿切割道形成浅划痕(scratch)。当施加压力时，诸如用滚轴(roller)，使晶片沿划线分离。晶片中的破裂(break)遵循晶片基板的晶格结构。划线可用于厚度约10密耳(千分之一寸)或更薄的晶片。对于较厚的晶片，锯切为目前用于切割的较佳的方法。
[0007]
通过锯切，于每分钟高转数下旋转的金刚石尖端锯接触晶片表面并且沿切割道锯切晶片。将晶片安装在支撑构件上，所述支撑构件为诸如跨膜框架(film frame)拉伸的黏合膜(adhesive film)，并且锯重复地施加至垂直切割道和水平切割道这两者。划线或锯切中的任一者带来的一个问题为，碎片(chip)及凿痕(gouge)可能沿着晶粒的被切断的边缘形成。此外，裂缝(crack)可能从晶粒的边缘形成并且从边缘传播至基板中而导致集成电路损坏。
[0008]
碎片(chipping)及裂缝(cracking)为划线所特别具有的问题，因为方形或矩形的晶粒仅有一侧可沿结晶结构的《110》方向被划线。
[0009]
因此，晶粒的另一侧的裂开造成锯齿状分离线(jagged separation line)。因为碎片及裂缝，在晶片上的晶粒之间需要另外的间隔以避免损坏集成电路，例如，使碎片及裂缝维持在与实际的集成电路具有一段距离处。由于间隔需求，没有那么多的晶粒可形成在标准尺寸的晶片上，而浪费了原本可用作电路系统的晶片使用面积(wafer real estate)。锯切的使用加剧了半导体晶片上使用面积的浪费。锯的刀刃近似15微米厚。因此，为了确保由锯所引起的环绕切口的裂缝及其他损坏不会伤害集成电路，晶粒中的各者的电路系统经
常必须分离三百至五百微米。此外，在切割之后，每个晶粒需要大量的清洁以移除由锯切工艺所造成的颗粒和其他污染物。
[0010]
也使用过等离子体切割，但等离子体切割可能也具有限制条件。例如，妨碍等离子体切割的实施的一个限制条件可能为成本。用于图案化抗蚀剂的标准平版印刷术操作可能导致实施成本过高。可能妨碍等离子体切割的实施的另一个限制条件在于沿切割道切割常见金属(例如，铜)的等离子体蚀刻可能产生生产问题或产量限制。


技术实现要素：

[0011]
本公开内容的实施例包括切割半导体晶片的方法以及用于切割半导体晶片的设备。
[0012]
在实施例中，切割具有多个集成电路的半导体晶片的方法涉及在半导体晶片上方形成掩模，所述掩模由覆盖并且保护集成电路的层组成。然后由空间多聚焦激光束激光划线工艺将掩模图案化以提供具有间隙的图案化掩模，从而暴露出半导体晶片的介于集成电路之间的区域。然后经由图案化掩模中的间隙将半导体晶片等离子体蚀刻，以单切(singulate)集成电路。
[0013]
在另一个实施例中，切割包括多个集成电路的半导体晶片的方法涉及由空间多聚焦激光束激光划线工艺将半导体晶片激光划线，以单切集成电路。
[0014]
在另一个实施例中，用于切割具有多个集成电路的半导体晶片的系统包括工厂界面。系统还包括与工厂界面耦接的激光划线设备，所述激光划线设备具有激光组件，所述激光组件经配置以提供空间多聚焦激光束。系统还包括与工厂界面耦接的等离子体蚀刻腔室。
附图说明
[0015]
图1为根据本公开内容的实施例的代表切割包括多个集成电路的半导体晶片的方法中的操作的流程图。
[0016]
图2a示出根据本公开内容的实施例的对应于图1的流程图的操作102的在执行切割半导体晶片的方法期间包括多个集成电路的半导体晶片的剖面图。
[0017]
图2b示出根据本公开内容的实施例的对应于图1的流程图的操作104的在执行切割半导体晶片的方法期间包括多个集成电路的半导体晶片的剖面图。
[0018]
图2c示出根据本公开内容的实施例的对应于图1的流程图的操作108的在执行切割半导体晶片的方法期间包括多个集成电路的半导体晶片的剖面图。
[0019]
图3示出根据本公开内容的实施例的使用多聚焦激光束的激光划线工艺的剖面图。
[0020]
图4示出基板中激光划线沟槽的剖面图，其中激光划线沟槽由单焦点激光束形成。
[0021]
图5示出根据本公开内容的实施例的基板中的激光划线沟槽的剖面图，其中激光划线沟槽由多聚焦激光束形成。
[0022]
图6示出根据本公开内容的实施例的在使用在飞秒范围、皮秒范围及纳秒范围中的激光脉冲宽度的效应。
[0023]
图7示出根据本公开内容的实施例的可用于半导体晶片或基板的切割道区域中的
材料的堆叠的剖面图。
[0024]
图8a至图8d示出根据本公开内容的实施例的在切割半导体晶片的方法中的各种操作的剖面图。
[0025]
图9示出根据本公开内容的实施例的用于激光及等离子体切割晶片或基板的工具布局的框图。
[0026]
图10示出根据本公开内容的实施例的示例性计算机系统的框图。
具体实施方式
[0027]
本文描述切割半导体晶片的方法，每个晶片上具有多个集成电路。在以下的描述中记载了众多具体细节，诸如空间多聚焦激光束激光划线方法及等离子体蚀刻条件及材料方案(material regime)，用以提供本公开内容的实施例的彻底理解。对于本领域技术人员而言将为明显的是，在没有这些具体细节的情况下可实践本公开内容的实施例。在其他情况下，并未详细描述公知方面，诸如集成电路制造，以免不必要地使本公开内容的实施例模糊。此外，应理解附图中所示的各种实施例为说明性表示且未必按比例绘制。
[0028]
对于晶粒单切可实施涉及初始激光划线及后续等离子体蚀刻的混合式晶片或基板切割工艺。激光划线工艺可用以干净地移除掩模层、有机及无机介电层以及器件层。然后当晶片或基板暴露或晶片或基板部分蚀刻时可终止激光蚀刻工艺。然后可采用切割工艺的等离子体蚀刻部分以蚀刻穿过晶片或基板的块体(bulk)，诸如穿过块体单晶硅(bulk single crystalline silicon)，以产生晶粒或晶片单切或切割。更具体而言，一个或多个实施例针对的是实施用于例如切割应用的空间多聚焦激光束激光划线工艺。
[0029]
描述了用于使用混合式激光划线及等离子体蚀刻方法的晶片切割的空间多聚焦激光束。为了提供内容，激光划线工艺可能需要精确的聚焦深度控制。当前，大多数划线应用仅具有一个焦深设定。基于这种工艺的划线工艺可能造成不均匀的沟槽形成。本文所述的实施例针对单次划线通过(pass)中的多焦点处理。从这样的划线工艺可实现受控的凹槽/沟槽轮廓。
[0030]
为了进一步提供内容，结合激光划线与等离子体蚀刻的混合式技术可使从硅(si)晶片切割出精确薄半导体器件晶粒。超短脉冲激光的使用可为用于达成晶粒切割道的精细划线的必要成分，晶粒切割道用于随后由等离子体蚀刻工艺单切晶片。激光划线的空间轮廓可支配单切的器件晶粒的清洁度和平滑度。
[0031]
单个激光束划线工艺通常与在si基板的表面上形成圆锥形开口相关联。这种圆锥形沟槽可能不期望地提供不均匀的沟槽，所述沟槽可能不太适合随后的等离子体蚀刻工艺。例如，对于高品质的晶粒单切，均匀而深的初始划线沟槽可能为有益的或甚至是必需的。本文所述的实施例涉及使用多聚焦激光划线工艺，用于产生深且均匀的圆柱形沟槽开口。
[0032]
本文所述的实施例的实施方式可提供适合的划线沟槽，所述划线沟槽能促使在通过激光划线的初始开口或划线之后的等离子体切割工艺期间蚀刻速率及轮廓均匀性。实施本文所述的一个或多个实施例的优点可包括以下项中的一个或多个：(1)达成精确控制及精制的沟槽轮廓，(2)使用衍射光学元件(doe)管理用于后续蚀刻工艺的开口沟槽的清洁度及平滑度，(3)灵活的划线配置划线，例如，可将doe和光学元件的组合布置为提供适当的束
路径用以控制划线工艺，(4)通过改进划线的沟槽轮廓来达成高产品品质，和/或(5)划线的沟槽的可调整性以根据后续蚀刻工艺的要求来匹配切口宽度(kerf width)和深度。
[0033]
根据本公开内容的一个或多个实施例，多聚焦激光束为通过将光学元件及差别(differential)光学元件与另外的光学元件(诸如一个或多个透镜)组合来产生。多聚焦激光束的数量及束分离可通过衍射光学元件顺序来控制。另外，束传递光学元件可用于重新配置激光划线系统，以在系统内部提供适当的束路径。通过控制多个激光束点的重叠、扫描速度、激光束波长等，可在划线的基板上产生适当的划线的沟槽品质。
[0034]
在实施例中，精确控制的激光划线轮廓促使高品质的单切器件晶粒、以及蚀刻工艺的成本效益。相比之下，先前的实现方式涉及在晶片单切中使用激光，其中束仅聚焦在单个点上，而不是在多个平面上。这种布置的可配置性显著地差，而不能灵活地微调，并且可能导致后续蚀刻工艺所需的费用增加。
[0035]
另外，在涉及初始激光划线及后续对涂覆晶片的等离子体蚀刻的混合式晶片或基板切割工艺中，可应用飞秒激光以移除切割道上的掩模及器件层，直到硅基板暴露出为止。随后进行等离子体蚀刻以分离晶粒以实现晶粒单切。通常，单焦点束用于飞秒激光划线工艺。然而，单焦点束可能限制工艺灵活性和/或沟槽轮廓控制。
[0036]
根据本公开内容的一个或多个实施例，划线激光束经多重聚焦以改进混合式激光切割中的激光划线工艺。因此，在本公开内容的方面中，空间多聚焦激光束激光划线工艺与等离子体蚀刻工艺的组合可用于将半导体晶片切割成单切的集成电路。图1为根据本公开内容的实施例的代表切割包括多个集成电路的半导体晶片的方法中的操作的流程图100。图2a至图2c示出根据本公开内容的实施例的对应于流程图100的操作，在执行切割半导体晶片的方法期间包括多个集成电路的半导体晶片的剖面图。
[0037]
参照流程图100的操作102和对应的图2a，掩模202形成于半导体晶片或基板204上方。掩模202由覆盖并且保护形成于半导体晶片204的表面上的集成电路206的层组成。掩模202也覆盖形成于集成电路206中的各者之间的介于中间的切割道207。
[0038]
根据本公开内容的实施例，形成掩模202包括形成诸如但不限于光刻胶层或i线图案化层的层。例如，诸如光刻胶层之类的聚合物层可由另外适用于平版印刷术工艺的材料组成。在一个实施例中，光刻胶层由正光刻胶材料组成，诸如但不限于，248纳米(nm)抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、极紫外光(euv)抗蚀剂，或带有重氮萘醌(diazonaphthoquinone)敏化剂的酚醛树脂基质(phenolic resin matrix)。在另一个实施例中，光刻胶层由负光刻胶材料组成，诸如但不限于，聚顺异戊二烯(poly-cis-isoprene)及聚乙烯醇肉桂酸酯(poly-vinyl-cinnamate)。
[0039]
在另一个实施例中，形成掩模202涉及形成在等离子体沉积工艺中沉积的层。例如，在一个这样的实施例中，掩模202由等离子体沉积的聚四氟乙烯(teflon)或类聚四氟乙烯(聚合cf2)层组成。在具体的实施例中，在涉及气体c4f8的等离子体沉积工艺中沉积聚合物cf2层。
[0040]
在另一个实施例中，形成掩模202涉及形成水溶性掩模层。在实施例中，水溶性掩模层容易溶解在水性介质中。例如，在一个实施例中，水溶性掩模层由可溶于碱性溶液、酸性溶液或去离子水中的一个或多个的材料组成。在实施例中，水溶性掩模层在暴露于加热工艺(诸如在大约50摄氏度～160摄氏度范围中的加热)时维持其水溶性。例如，在一个实施
例中，在暴露于激光及等离子体蚀刻单切工艺中使用的腔室条件之后，水溶性掩模层可溶于水溶液。在一个实施例中，水溶性掩模层由诸如但不限于聚乙烯醇(polyvinyl alcohol)、聚丙烯酸(polyacrylic acid)、葡聚糖(dextran)、聚甲基丙烯酸(polymethacrylic acid)、聚乙烯亚胺(polyethylene imine)或聚环氧乙烷(polyethylene oxide)的材料组成。在具体的实施例中，水溶性掩模层在水溶液中的蚀刻率大约在每分钟1微米～15微米的范围中，更特定而言，大约每分钟1.3微米。
[0041]
在另一个实施例中，形成掩模202涉及形成uv可固化的掩模层。在实施例中，掩模层对uv光具有易感性，所述易感性使uv可固化层的粘合性降低至少大约80％。在一个这样的实施例中，uv层由聚氯乙烯(polyvinyl chloride)或丙烯酸系(acrylic-based)材料组成。在实施例中，uv可固化层由具有粘合性质的材料或材料的堆叠组成，所述粘合性质当暴露于uv光时弱化。在实施例中，uv可固化粘合膜对于大约365nm的uv光敏感。在一个这样的实施例中，此敏感性促使使用led光以执行固化。
[0042]
在实施例中，半导体晶片或基板204由适于承受制造工艺的材料组成，并且可在半导体晶片或基板204上适当地设置半导体处理层。例如，在一个实施例中，半导体晶片或基板204由基于第iv族的材料组成，诸如但不限于，结晶硅、锗或硅/锗。在具体的实施例中，提供半导体晶片204包括提供单晶硅基板。在特定的实施例中，单晶硅基板掺杂有杂质原子。在另一个实施例中，半导体晶片或基板204由iii-v材料组成，例如，制造发光二极体(led)使用的iii-v材料基板。
[0043]
在实施例中，半导体晶片或基板204具有布置在其上或其中的作为集成电路206的一部分的半导体器件的阵列。上述半导体器件的示例包括但不限于在硅基板中制造并且封装在介电层中的存储器器件或互补式金属氧化物半导体(cmos)晶体管。多个金属互连可形成在器件或晶体管上方以及周围的介电层中，并且可用于将器件或晶体管电耦合以形成集成电路206。构成切割道207的材料可与用于形成集成电路206的材料类似或相同。例如，切割道207可由介电材料、半导体材料及金属化层组成。在一个实施例中，切割道207中的一个或多个包括类似于集成电路206的实际器件的测试器件。
[0044]
参照流程图100的操作104以及对应的图2b，由空间多聚焦激光束激光划线工艺将掩模202图案化，以提供具有间隙210的图案化掩模208，从而暴露出半导体晶片或基板204的介于集成电路206之间的区域。因此，激光划线工艺用于移除原先形成在集成电路206之间的切割道207的材料。根据本公开内容的实施例，由空间多聚焦激光束激光划线工艺将掩模202图案化包括在半导体晶片204的介于集成电路206之间的区域中部分地形成沟槽212，如图2b中描绘的。
[0045]
衍射光学元件(doe)光学器件可用于产生多聚焦的均匀深沟槽。作为示例，图3示出根据本公开内容的实施例的使用多聚焦激光束的激光划线工艺的剖面图。
[0046]
参照图3，衍射光学元件304位于基板302上方。衍射光学元件304提供具有在基板302中有第一聚焦深度a的第一部分308a的束306。衍射光学元件304同时提供具有在基板302中有第二聚焦深度b的第二部分308b的束306。深度b在深度a的垂直下方。在特定的实施例中，衍射光学元件304同时提供具有在基板302中有第三聚焦深度c的第三部分308c的束306。深度c在深度b的垂直下方。应理解，可提供具有相应的另外的聚焦深度的又进一步的束部分。
[0047]
因此，再次参照图3，在实施例中，空间多聚焦激光束激光划线工艺提供在半导体晶片302中聚焦于第一深度a的第一束部分308a，以及在半导体晶片302中聚焦于第二深度b的第二束部分308b，其中第二深度b在第一深度a的垂直下方。在一个这样的实施例中，空间多聚焦激光束激光划线工艺进一步提供在半导体晶片302中聚焦于第三深度c的第三束部分308c，其中第三深度c在第二深度b的垂直下方。
[0048]
在实施例中，空间多聚焦激光束激光划线工艺涉及使激光束穿过衍射光学元件(doe)，诸如衍射光学元件304。在实施例中，空间多聚焦激光束激光划线工艺涉及使用高斯源激光束。在这样的实施例中，使用空间多聚焦激光束激光划线工艺的划线涉及由基于空间多聚焦飞秒的激光束的划线。
[0049]
应理解，本文所述的实施例可与涉及不同的前导与尾接束部分的激光划线形成对比。例如，在实施例中，图3的束部分308a、308b及308c为垂直对准的并且非以时间间隔开。也应理解，相对于多次通过的累加，在单次通过中获得不同的深度a、b、c等。
[0050]
可通过使用多聚焦光学元件的激光划线工艺(诸如以上关联图3所述的激光划线工艺)来产生均匀的划线沟槽。为进行比较，图4示出基板中的激光划线沟槽的剖面图，其中激光划线沟槽由单焦点激光束形成。
[0051]
参照图4，由单焦点激光束将基板400划线以形成沟槽402。沟槽402具有锥形或倾斜的侧壁404及尖的或顶点的底部。这样的沟槽402可能视为不均匀的沟槽，并且可能在后续的等离子体蚀刻工艺中造成困难。
[0052]
与图4对比，图5示出根据本公开内容的实施例的基板中的激光划线沟槽的剖面图，其中激光划线沟槽由多聚焦激光束形成。
[0053]
参照图5，由多聚焦激光束将基板500划线以形成沟槽502。沟槽502具有基本上垂直的侧壁504，并且可具有圆形的底部506。这样的沟槽502可视为均匀的或实质上均匀的沟槽，并且可实现高度均匀的后续等离子体蚀刻工艺。
[0054]
在实施例中，基于飞秒的激光作为空间多聚焦激光束划线工艺的源。例如，在实施例中，具有波长在可见光谱加上紫外(uv)范围及红外(ir)范围(合计为宽带光谱)中的激光用以提供基于飞秒的激光脉冲，其具有在飞秒的等级(10-15
秒)的脉冲宽度。在一个实施例中，剥蚀与波长无关或基本上与波长无关，且因此适合复杂膜，诸如掩模202的膜、切割道207的膜和可能地半导体晶片或基板204的一部分的膜。
[0055]
图6示出根据本公开内容的实施例，使用在飞秒范围、皮秒范围及纳秒范围中的激光脉冲宽度的效应。参照图6，相对于较长脉冲宽度(例如，经由600a的纳秒处理带来的显著损坏602a)，通过使用在飞秒范围中的激光束，热损坏问题被减轻或消除(例如，经由600c的飞秒处理带来的最小至无损坏602c)。如图6中描绘，在经由600c的形成期间损坏的消除或减轻可能起因于缺乏低能量再耦合(诸如对于600b/602b的基于皮秒的激光剥蚀所见)或热平衡(诸如对于基于纳秒的激光剥蚀所见)。
[0056]
激光参数选择，诸如束轮廓，可能对于发展成功的激光划线及切割工艺为关键性的，其使得碎片、微裂缝及分层最小化以便达成干净激光划线切口。激光划线切口越干净，用于最终晶粒单切可执行的蚀刻工艺越顺利。在半导体器件晶片中，许多不同材料类型(例如，导体、绝缘体、半导体)及厚度的功能性层通常设置于半导体器件晶片上。上述材料可包括但不限于有机材料(如聚合物)、金属或无机介电质(诸如二氧化硅及氮化硅)。
[0057]
设置于晶片或基板上的个别集成电路之间的切割道可包括与集成电路本身类似或相同的材料。例如，图7示出根据本公开内容的实施例可用于半导体晶片或基板的切割道区域中的材料的堆叠的剖面图。
[0058]
参照图7，切割道区域700包括硅基板的顶部部分702、第一二氧化硅层704、第一蚀刻终止层706、第一低k介电层708(例如，具有比二氧化硅的介电常数4.0要低的介电常数)、第二蚀刻终止层710、第二低k介电层712、第三蚀刻终止层714、无掺杂的硅玻璃(usg)层716、第二二氧化硅层718及光刻胶层720，描绘了相对厚度。铜金属化722设置于第一蚀刻终止层706与第三蚀刻终止层714之间并且穿过第二蚀刻终止层710。在具体的实施例中，第一、第二及第三蚀刻终止层706、710及714是由氮化硅组成，而低k介电层708及712是由掺杂碳的氧化硅材料组成。
[0059]
在常规激光照射(如基于纳秒的照射)下，切割道700的材料在光吸收及剥蚀机制方面表现地相当不同。例如，介电层(如二氧化硅)在正常条件下基本上为可穿透所有市售激光波长。相比之下，金属、有机物(例如，低k材料)及硅可很容易地耦合光子，特别是响应基于纳秒的照射。在实施例中，通过在剥蚀低k材料层及铜层之前剥蚀二氧化硅层，使用空间多聚焦激光束激光划线工艺以将二氧化硅层、低k材料层及铜层图案化。
[0060]
在空间多聚焦激光束为基于飞秒的激光束的情况下，在实施例中，适合的基于飞秒的激光工艺的特征在于高峰值强度(辐射度)，其通常导致各种材料的非线性交互作用。在一个这样的实施例中，飞秒激光源具有大约在10飞秒至500飞秒范围中的脉冲宽度，尽管较佳为在100飞秒至400飞秒的范围中。在一个实施例中，飞秒激光源具有大约在1570纳米至200纳米的范围中的波长，尽管较佳为在540纳米至250纳米的范围中。在一个实施例中，激光与对应的光学系统提供于工作表面处大约在3微米至15微米的范围中的焦点，尽管较佳为大约在5微米至10微米的范围中或在10微米～15微米之间。
[0061]
在实施例中，激光源具有大约在200khz至10mhz的范围中的脉冲重复率(pulse repetition rate)，尽管较佳大约在500khz至5mhz的范围中。在实施例中，激光源在工作表面处传递大约在0.5uj至100uj的范围中的脉冲能量，尽管较佳大约在1uj至5uj的范围中。在实施例中，激光划线工艺沿着工件表面以大约在500mm/秒至5m/秒的范围中的速度运作，尽管较佳大约在600mm/秒至2m/秒的范围中。
[0062]
划线工艺可以仅单次运作或以多次运作，但在实施例中，较佳为1次至2次。在一个实施例中，在工作件中的划线深度为大约在5微米至50微米深的范围中，较佳大约在10微米至20微米深的范围中。在实施例中，产生的激光束的切口宽度大约在2微米至15微米的范围中，尽管在硅晶片划线/切割中于器件/硅界面处测量的较佳为大约在6微米至10微米的范围中。
[0063]
激光参数可经选择而具有益处及优点，诸如提供足够高激光强度以达成无机介电质(例如，二氧化硅)的离子化，以及使得在直接剥蚀无机介电质之前由下层损坏所导致的分层及碎片最小化。此外，参数可经选择以提供用于产业应用的有意义的工艺产量且具有精确控制的剥蚀宽度(例如，切口宽度)及深度。在实施例中，空间多聚焦激光束激光划线工艺适于提供上述优点。
[0064]
应理解，在激光划线用于将掩模图案化以及完全划线通过晶片或基板以便单切晶粒的情况下，在上述激光划线之后可停止切割或单切工艺。因此，在这样的情况下将不需要
进一步单切处理。然而，在对于整个单切并非单独实施激光划线的情况下，可考虑以下实施例。
[0065]
现参照流程图100的任选的操作106，执行中间的后掩模开口(post mask-opening)清洁操作。在实施例中，后掩模开口清洁操作是基于等离子体的清洁工艺。在第一示例中，如下所述，基于等离子体的清洁工艺对由间隙210暴露出的基板204的区域具有反应性。在反应性基于等离子体的清洁工艺的情况下，清洁工艺本身可形成基板204中的沟槽212或延伸沟槽212，这是因为反应性基于等离子体的清洁操作至少在某种程度上为用于基板204的蚀刻剂。在第二个不同的示例中，也如下所述，基于等离子体的清洁工艺对由间隙210暴露出的基板204的区域为非反应性的。
[0066]
根据第一实施例，基于等离子体的清洁工艺对基板204的暴露区域具有反应性，因为在清洁工艺期间暴露区域被部分地蚀刻。在一个这样的实施例中，将ar或另一种非反应性气体(或混合物)与sf6结合用于高偏压等离子体处理以清洁划线开口。执行使用高偏压功率下的混合气体ar sf6的等离子体处理以轰击掩模开口区域，以实现掩模开口区域的清洁。在反应性贯穿工艺中，来自ar及sf6的物理轰击以及由于sf6及f离子引起的化学蚀刻两者皆有助于清洁掩模开口区域。此方法可适用于光刻胶或等离子体沉积的聚四氟乙烯掩模202，其中贯穿处理导致相当均匀的掩模厚度减小及温和的si蚀刻。然而，上述贯穿蚀刻工艺可能不是最适合水溶性掩模材料。
[0067]
根据第二实施例，基于等离子体的清洁工艺对基板204的暴露区域为非反应性，因为在清洁工艺期间暴露区域未被蚀刻或仅可忽略不计的蚀刻。在一个这样的实施例中，仅使用非反应性气体等离子体清洁。例如，使用ar或另一种非反应性气体(或混合物)执行高偏压等离子体处理，用于掩模凝结及划线开口清洁两者。此方法可适用于水溶性掩模或较薄的等离子体沉积聚四氟乙烯202。在另一个这样的实施例中，使用单独的掩模凝结及划线沟槽清洁操作，例如，首先执行用于掩模凝结的ar或非反应性气体(或混合物)高偏压等离子体处理，然后执行激光划线沟槽的ar sf6等离子体清洁。此实施例可适用于由于掩模材料太厚而ar清洁不足以进行沟槽清洁的情况。对于较薄的掩模改进了清洁效率，但掩模蚀刻率低得多，在随后的深硅蚀刻工艺中几乎没有消耗。在又另一个这样的实施例中，执行三操作清洁：(a)ar或非反应性气体(或混合物)高偏压等离子体处理，用于掩模凝结，(b)激光划线沟槽的ar sf6高偏压等离子体清洁，和(c)ar或非反应性气体(或混合物)高偏压等离子体处理，用于掩模凝结。根据本公开内容的另一个实施例，等离子体清洁操作涉及首先使用反应性等离子体清洁处理，如以上在操作106的第一方面中所述。然后，诸如关联操作106的第二方面所述的反应性等离子体清洁处理之后，为非反应性等离子体清洁处理。
[0068]
参照流程图100的操作108和对应的图2c，经由图案化掩模208中的间隙210将半导体晶片204蚀刻，以单切集成电路206。根据本公开内容的实施例，蚀刻半导体晶片204包括通过蚀刻最初由空间多聚焦激光束激光划线工艺形成的沟槽212，最终完全蚀刻穿过半导体晶片204，如图2c中描绘的。
[0069]
在实施例中，由激光划线工艺将掩模图案化涉及在半导体晶片的介于集成电路之间的区域中形成沟槽，并且等离子体蚀刻半导体晶片涉及延伸沟槽以形成对应的沟槽延伸部。在一个这样的实施例中，沟槽中的每一者具有宽度，并且对应的沟槽延伸部中的每一者具有所述宽度。
[0070]
根据本公开内容的实施例，激光划线产生的掩模开口的粗糙度可能影响随后的等离子体蚀刻沟槽的形成而造成的晶粒侧壁品质。平版印刷开口的掩模经常具有平滑的轮廓，从而导致等离子体蚀刻沟槽的平滑的相应侧壁。相比之下，若选择了不适当的激光工艺参数(诸如斑点重叠，从而导致等离子体蚀刻沟槽的水平侧壁粗糙)，则常规的激光开口掩模沿划线方向可能具有非常粗糙的轮廓。尽管可通过另外的等离子体工艺使表面粗糙度变得平滑，但解决上述问题仍然存在成本及产量冲击。因此，本文所述的实施例在从单切工艺的激光划线部分提供更平滑的划线工艺和/或更可靠的沟槽形成工艺方面可能为有利的。
[0071]
在实施例中，蚀刻半导体晶片204包括使用等离子体蚀刻工艺。在一个实施例中，使用穿硅贯孔型(through-silicon via type)蚀刻工艺。例如，在具体的实施例中，半导体晶片204的材料的蚀刻率大于每分钟25微米。超高密度等离子体源可用于晶粒单切工艺的等离子体蚀刻部分。适合执行这样的等离子体蚀刻工艺的工艺腔室的示例为可自美国加州森尼韦尔的应用材料公司购得的appliedsilvia
tm etch系统。appliedsilvia
tm etch系统结合电容式及电感式rf耦合，比起仅用电容式耦合可能的即使具有由磁性增强提供的改进，所述结合仍给予离子密度及离子能量的更加独立的控制。此结合促使离子密度从离子能量有效解耦，以便即使在非常低压下仍达成相对高密度等离子体而没有高的、可能造成损坏的直流偏压电平。此造成异常宽的工艺裕度。然而，可使用任何能够蚀刻硅的等离子体蚀刻腔室。在示例性的实施例中，使用深硅蚀刻，以于大于常规硅蚀刻率的大约40％的蚀刻率下蚀刻单晶硅基板或晶片204，同时维持基本上精确轮廓控制及几乎无扇形(scallop-free)的侧壁。在具体的实施例中，使用穿硅贯孔型蚀刻工艺。蚀刻工艺为基于从反应性气体产生的等离子体，反应性气体大致上为基于氟的气体，诸如sf6、c4f8、chf3、xef2或任何能在相对快的蚀刻率下蚀刻硅的其他反应气体。在实施例中，如图2c中描绘，在单切工艺之后移除掩模层208。在另一个实施例中，关联图2c所述的等离子体蚀刻操作采用常规波希(bosch)型沉积/蚀刻/沉积工艺来蚀刻穿过基板204。通常，波希型工艺由三个子操作组成：沉积、定向轰击蚀刻及等向性化学蚀刻，其经历许多迭代(循环)运作直到硅被蚀刻穿过为止。
[0072]
因此，再次参照流程图100和图2a至图2c，晶片切割可通过使用空间多聚焦激光束激光划线工艺的初始剥蚀以剥蚀穿过掩模层、穿过晶片切割道(包括金属化)并且部分进入硅基板中来执行。然后可通过后续的穿硅深等离子体蚀刻来完成晶粒单切。根据本公开内容的实施例，以下关联图8a至图8d描述用于切割的材料堆叠的具体示例。
[0073]
参照图8a，用于混合式激光剥蚀及等离子体蚀刻切割的材料堆叠包括掩模层802、器件层804及基板806。掩模层、器件层及基板设置在晶粒粘着膜808上方，晶粒粘着膜808粘着至支撑带810。在实施例中，掩模层802为水溶性层，如上述关联掩模202的水溶性层。器件层804包括设置于一个或多个金属层(诸如铜层)及一个或多个低k介电层(诸如碳掺杂的氧化物层)上方的无机介电层(诸如二氧化硅)。器件层804也可包括配置于集成电路之间的切割道，切割道包括与集成电路相同或类似的层。基板806为块材单晶硅基板。
[0074]
在实施例中，在粘着至晶粒粘着膜808之前，从背侧将块材单晶硅基板806薄化。可通过背侧研磨工艺来执行薄化。在一个实施例中，将块材单晶硅基板806薄化至大约在50微米～100微米的范围中的厚度。重要的是应注意，在实施例中，于激光剥蚀及等离子体蚀刻切割工艺之前执行薄化。在实施例中，光刻胶层802具有大约5微米的厚度并且器件层804具
有大约在2微米～3微米的范围中的厚度。在实施例中，晶粒粘着膜808(或任何能将薄化的或薄的晶片或基板接合至支撑带810的适合取代物)具有大约在20微米的厚度。
[0075]
参照图8b，由空间多聚焦激光束激光划线工艺812将掩模802、器件层804及一部分的基板806图案化，以在基板806中形成沟槽814。参照图8c，使用穿硅深等离子体蚀刻工艺816将沟槽814向下延伸至晶粒粘着膜808，从而暴露出晶粒粘着膜808的顶部部分并且单切硅基板806。在穿硅深等离子体蚀刻工艺816期间，通过掩模层802保护器件层804。
[0076]
参照图8d，单切工艺可进一步包括将晶粒粘着膜808图案化，从而暴露出支撑带810的顶部部分并且单切晶粒粘着膜808。在实施例中，通过激光工艺或通过蚀刻工艺来单切晶粒粘着膜。进一步实施例可包括后续从支撑带810移除基板806的单切部分(例如，作为个别的集成电路)。在一个实施例中，将单切的晶粒粘着膜808保留在基板806的单切部分的背侧上。其他实施例可包括从器件层804移除掩模层802。在替代的实施例中，在基板806比大约50微米薄的情况下，使用空间多聚焦激光束激光划线工艺812来完全单切基板806而不需使用另外的等离子体工艺。
[0077]
单个工艺工具可经配置以执行在空间多聚焦激光束剥蚀及等离子体蚀刻单切工艺中的许多或全部操作。例如，图9示出根据本公开内容的实施例的用于晶片或基板的激光及等离子体切割的工具布局的框图。
[0078]
参照图9，工艺工具900包括工厂界面902(fi)，工厂界面902具有与工厂界面902耦接的多个装载锁定(load lock)904。群集工具906与工厂界面902耦接。群集工具906包括一个或多个等离子体蚀刻腔室，诸如等离子体蚀刻腔室908。激光划线设备910也与工厂界面902耦接。在一个实施例中，如图9中描绘，工艺工具900的整体占地面积可为大约3500毫米(3.5公尺)乘以大约3800毫米(3.8公尺)。
[0079]
在实施例中，激光划线设备910容纳经配置以提供空间多聚焦激光束的激光组件。在一个这样的实施例中，激光组件经配置以提供空间多聚焦激光束，其具有聚焦于第一深度的第一束部分和聚焦于第二深度的第二束部分，第二深度在第一深度的垂直下方，例如，如关联图3所述的。在进一步这样的实施例中，激光组件经配置以提供聚焦于第三深度的第三束部分，第三深度在第二深度的垂直下方，例如，如也关联图3所述的。在实施例中，激光组件包括衍射光学元件(doe)。在实施例中，激光组件包括高斯源激光束。在实施例中，激光组件包括飞秒源激光束。
[0080]
在实施例中，激光适于执行混合式激光及蚀刻单切工艺的激光剥蚀部分，诸如上述的激光剥蚀工艺。在一个实施例中，激光划线设备910中也包括可移动的平台，所述可移动的平台经配置以相对于激光移动晶片或基板(或晶片或基板的载具)。在具体的实施例中，激光也为可移动的。在一个实施例中，如图9中描绘，激光划线设备910的整体占地面积可为大约2240毫米乘以大约1270毫米。
[0081]
在实施例中，一个或多个等离子体蚀刻腔室908经配置用于经由图案化掩模中的间隙蚀刻晶片或基板，以单切多个集成电路。在一个这样的实施例中，一个或多个等离子体蚀刻腔室908经配置以执行深硅蚀刻工艺。在具体的实施例中，一个或多个等离子体蚀刻腔室908为可自美国加州森尼韦尔的应用材料公司购得的appliedsilvia
tm etch系统。可将蚀刻腔室具体设计为针对在用以产生单切的集成电路的深硅蚀刻，所述集成电路容纳于单晶硅基板或晶片上或在单晶硅基板或晶片中。在实施例中，等离子体蚀刻腔室908
中包括高密度等离子体源，以促进高硅蚀刻率。在实施例中，工艺工具900的群集工具906部分中包括多于一个的蚀刻腔室，使单切或切割工艺能有高制造产量。
[0082]
工厂界面902可为适合的常压端口，以在具有激光划线设备910的外部制造设施与群集工具906之间连接。工厂界面902可包括具有手臂或叶片的机器人，用于将晶片(或晶片的载具)从储存单元(如前开式标准舱)传送进入群集工具906或激光划线设备910中的任一者或二者。
[0083]
群集工具906可包括其他适合执行在单切的方法中的功能的腔室。例如，在一个实施例中，取代另外的蚀刻腔室，包括沉积腔室912。沉积腔室912可经配置用于在晶片或基板的激光划线之前于晶片或基板的器件层上或于晶片或基板的器件层上方的掩模沉积。在一个这样的实施例中，沉积腔室912适合沉积光刻胶层。在另一个实施例中，取代另外的蚀刻腔室，包括湿法/干法站914。在基板或晶片的激光划线及等离子体蚀刻单切工艺之后，湿法/干法站可适于清洁残留物及碎片，或适于移除掩模。在又一个实施例中，取代另外的深硅蚀刻腔室，包括等离子体蚀刻腔室，等离子体蚀刻腔室经配置用于执行基于等离子体的清洁工艺。在实施例中，也包括计量站作为工艺工具900的部件。
[0084]
可提供本公开内容的实施例作为计算机程序产品或软件，所述计算机程序产品或软件可包括机器可读取介质，所述机器可读取介质具有存储于其上的指令，指令可用以编程计算机系统(或其他电子器件)以执行根据本公开内容的实施例的工艺。在一个实施例中，计算机系统与关联图9所述的工艺工具900耦接。机器可读取介质包括任何用于以机器(例如，计算机)可读取的形式来储存或传输信息的机制。例如，机器可读取(例如，计算机可读取)介质包括机器(例如，计算机)可读取存储介质(例如，只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光学存储介质、闪存设备等等)、机器(例如，计算机)可读取传输介质(电、光学、声学或其他形式的传播讯号(例如，红外信号、数字信号等))等等。
[0085]
图10示出以计算机系统1000的示例性形式的机器的图示表示，在计算机系统1000内可执行用于导致机器执行本文所述的方法中的任何一个或多个的一组指令。在替代的实施例中，可将机器连接(例如，网络连接)至在区域网络(lan)、内部网络、外部网络或网际网络中的其他机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的能力操作，或在同级间(peer-to-peer)(或分布式)网络环境中作为同级机器(peer machine)。机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、行动电话、网络应用设备、服务器、网络路由器、交换机或桥接器、或能够执行指明所述机器将采取的行动的一组指令(依序的或其他方式)的任何机器。此外，尽管仅示出单个机器，但用语“机器”也应视为包括单独地或联合地执行一组(或多组)指令以执行本文所述的方法中的任何一个或多个的机器(例如，计算机)的任何组合。
[0086]
示例性的计算机系统1000包括处理器1002、主存储器1004(例如，只读存储器(rom)、闪存、动态随机存取存储器(dram)(诸如同步dram(sdram)或rambus dram(rdram)等))、静态存储器1006(例如，闪存、静态随机存取存储器(sram)、mram等)、以及辅助存储器1018(例如，数据存储器件)，处理器1002、主存储器1004、静态存储器1006以及辅助存储器1018经由总线1030而彼此通讯。
[0087]
处理器1002代表一个或多个通用处理器件，诸如微处理器、中央处理单元等等。更特定而言，处理器1002可为复杂指令集计算(complex instruction set computing；cisc)
微处理器、精简指令集计算(reduced instruction set computing；risc)微处理器、超长指令字集(very long instruction word；vliw)微处理器、实施其他指令集的处理器或实施指令集的组合的处理器。处理器1002也可为一个或多个专用处理器件，诸如专用集成电路(application specific integrated circuit；asic)、现场可编程门阵列(field programmable gate array；fpga)、数字信号处理器(digital signal processor；dsp)、网络处理器等。处理器1002经配置以执行处理逻辑1026用于执行本文所述的操作。
[0088]
计算机系统1000可进一步包括网络接口设备1008。计算机系统1000也可包括视频显示单元1010(例如，液晶显示器(lcd)、发光二极体(led)显示器或阴极射线管(crt))、字母数字输入设备1012(例如，键盘)、游标控制设备1014(例如，滑鼠)及信号生成设备1016(例如，扬声器)。
[0089]
辅助存储器1018可包括机器可存取储存介质(或更具体而言为计算机可读取储存介质)1032，实施本文所述的方法或功能中的任何一个或多个的一组或多组指令(例如，软件1022)存储于机器可存取储存介质1032上。在由计算机系统1000执行软件1022期间，软件1022也可完全地或至少部分地驻留于主存储器1004内和/或驻留于处理器1002内，主存储器1004及处理器1002也构成机器可读取储存介质。软件1022可进一步经由网络接口设备1008通过网络1020传输或接收。
[0090]
尽管机器可存取储存介质1032在示例性实施例中示出为单个介质，但用语“机器可读取储存介质”应解读为包括储存一组或多组指令的单个介质或多个介质(例如，集中式或分散式数据库和/或关联的高速缓存及服务器)。用语“机器可读取储存介质”也应解读为包括能够存储或编码由机器所执行的一组指令的任何介质，且所述组指令导致所述机器执行本公开内容的方法中的任何一个或多个。用语“机器可读取储存介质”因此应解读为包括但不限于固态存储器和光学及磁性介质。
[0091]
根据本公开内容的实施例，机器可存取存储介质具有存储于其上的指令，指令导致数据处理系统执行切割具有多个集成电路的半导体晶片的方法。方法包括在半导体晶片上方形成掩模，所述掩模由覆盖并且保护集成电路的层组成。然后使用空间多聚焦激光束激光划线工艺将掩模图案化以提供具有间隙的图案化掩模，从而暴露出半导体晶片的介于集成电路之间的区域。然后经由图案化掩模中的间隙将半导体晶片等离子体蚀刻，以单切集成电路。
[0092]
因此，已公开使用空间多聚焦激光束及等离子体蚀刻工艺的混合式晶片切割方法。