屏蔽装置及其制备方法与流程

1.本发明涉及一种屏蔽装置及其制备方法。


背景技术：

2.随着电子器件飞速的向着小型化、高度集成化发展以及器件输出功率的不断增加，对封装器件所用的陶瓷管壳的导热性能也提出了更高的要求。氧化铝陶瓷基板作为比较成熟的封装互联产品，其具备优秀的热导率，一般在30w/mk左右。但是，针对于高功率高集成的器件，其热导率仍不能满足使用需求。对此，一些技术中尝试采用氧化铝陶瓷加钨铜底座等方式来改进封装的散热性能。这种方式虽然也能取得一些积极效果，但是，其产品结构相当于是在陶瓷的基础上又增加了金属底座，因此会严重增加器件体积，不利于器件向着小体积方向发展的趋势。同时，铜基材料与硅基芯片热膨胀系数匹配相差较大，因此在器件发热量加大时也会影响到芯片的可靠性。
3.另外，在宇航应用中对器件的抗辐照指标有着严格的要求，因此抗辐照封装加固技术一直是宇航应用的难点。现有技术中，对电子元器件抗辐射加固技术的研究包括了从材料的选择到器件内部的元件结构、制作工艺、电路设计以及屏蔽封装等一系列工艺。而利用封装进行辐照加固技术对于屏蔽空间辐照环境的高能电子和质子相对有效，尤其对van allen辐照带的电子和质子来说屏蔽效果明显。抗辐照封装加固技术的核心是将集成电路芯片与空间辐照环境进行适当的屏蔽和物理隔离。因此，封装加固是一种扩展器件使用寿命的直接而有效的途径。而由上述可知，氮化铝陶瓷自身就已经具备了优良的散热性能(热导率高达170w/mk以上)，并且热膨胀系数也与芯片材料接近，能够使二者形成良好的匹配。因此，氮化铝陶瓷材质本身在小型化高集成高功率封装领域就拥有着良好的应用前景，可以利用之配合优选工艺和材料的方式制备出集辐照屏蔽与高散热性能于一体的封装管壳。


技术实现要素：

4.本发明的目的在于提供一种屏蔽装置及其制备方法。
5.为实现上述发明目的，本发明提供一种屏蔽装置及其制备方法，装置包括底座、侧壁和上盖，所述底座、所述侧壁和所述上盖均由高原子序数层和低原子序数层交替层叠形成。
6.根据本发明的一个方面，形成所述底座的低原子序数层设有通孔和导电层；
7.所述通孔中填充有导电物，所述导电物和所述导电层的材质均为钨；
8.所述导电层的厚度为0.01-20μm。
9.根据本发明的一个方面，所述底座的相对两个面上设有焊盘；
10.所述底座上还镀制有镍层、金层。
11.根据本发明的一个方面，所述底座、所述侧壁和所述上盖通过焊接组装；
12.所述底座和所述侧壁之间的焊料为银铜，所述上盖和所述侧壁之间的焊料为金锡。
13.根据本发明的一个方面，所述高原子序数层的材质为钨，所述低原子序数层的材质为氮化铝。
14.根据本发明的一个方面，所述底座、所述侧壁和所述上盖中分别具备8-40对高原子序数层和低原子序数层。
15.制备屏蔽装置的方法，包括以下步骤：
16.a、制备低原子序数层，并在低原子序数层上形成高原子序数层；
17.b、利用制出的高原子序数层和低原子序数层制作底座、侧壁和上盖；
18.c、将底座、侧壁和上盖焊接为一体。
19.根据本发明的一个方面，在所述步骤(a)中，将氮化铝粉体、粘结剂、分散剂及溶剂混合均匀，通过流延设备制备出厚度均一且在0.10-0.50mm以内的低原子序数层，使用等静压进行压实，压力为0.4kpsi-2kpsi，并将钨浆印刷到低原子序数层上以形成高原子序数层；
20.在制备用于形成底座的低原子序数层时，在形成高原子序数层之前，先在低原子序数层上制备出通孔，在通孔中填充钨浆以形成导电物，并在通孔以外的部位印刷钨浆以形成导电层。
21.根据本发明的一个方面，在所述步骤(b)中，对制出的高原子序数层和低原子序数层进行叠片、层压、热切，并在1700℃-1900℃下烧结，以分别制作出底座、侧壁和上盖；
22.对制出的底座进行镀镍、镀金，镍层厚度为0.02-2μm、金层厚度为1.3-3.5μm。
23.根据本发明的一个方面，在所述步骤(c)中，采用钎焊将底座、侧壁和上盖焊接成一体。
24.根据本发明的构思，提供一种高效散热且对空间辐照屏蔽有效的装置，该装置由高z(原子序数)材料-钨w和低z(原子序数)材料-氮化铝aln组合而成，在制备时利用了htcc高温多层共烧陶瓷制备工艺，能够将钨浆料和生瓷带共烧成具有屏蔽功能的多层陶瓷板。由此形成的陶瓷基板外壳具有较强的辐照屏蔽效果以及较高的导热率，使得最终制备成型的装置也同时具备良好的物理屏蔽效果和散热性能，可满足电子元器件在苛刻辐照环境下正常使用的要求。
附图说明
25.图1示意性表示本发明的一种实施方式的屏蔽装置的剖视图；
26.图2示意性表示本发明的一种实施方式的屏蔽装置的仰视图。
具体实施方式
27.为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.在针对本发明的实施方式进行描述时，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”所表达的方位或位置关系是基于相关附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗
示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。
29.下面结合附图和具体实施方式对本发明作详细地描述，实施方式不能在此一一赘述，但本发明的实施方式并不因此限定于以下实施方式。
30.参见图1，本发明的屏蔽装置(封装)，主要应用于宇航用封装外壳制备技术领域，其包括底座1、侧壁2和上盖3。本发明对辐照粒子与被动屏蔽材料相互作用进行了monte carlo模拟计算，并据此将底座1、侧壁2和上盖3均设计为高原子序数层4和低原子序数层5交替层叠结构。如此，使得辐照屏蔽层与陶瓷外壳一体化，将低原子序数的屏蔽材料和高原子序数的材料进行复合实现辐照屏蔽效果，并能够实现对芯片7(半导体)全方位360
°
的辐照屏蔽,且组装工艺较为简洁。并且，这种利用高、低原子序数材料组成的多层基板结构还可以获得较高的热导率(可至160-170w/mk)，从而解决高功率芯片封装散热问题，使装置同时实现高散热和对空间辐照屏蔽有效的作用，同时可以有效减小装置整体的体积。
31.本发明中，高原子序数层4的材质为钨(w，原子序数z-74)，低原子序数层5的材质为氮化铝aln(al，原子序数z-27；n，原子序数z-7)。其中，钨起到辐照屏蔽和导电的作用，可满足器件的宇航应用；氮化铝由于自身的热膨胀系数与硅基芯片热膨胀系数高度一致(氮化铝热膨胀系数为4.5
×
10-6
/k)，可以保证大面积硅基芯片封装可靠性。同时，利用氮化铝陶瓷的高热导率(热导率≥170w/m
·
k)满足高功率密度芯片的散热要求。
32.由此，通过这样高、低原子序数的两层材料交替排布形成了装置的单元基板，而不同结构形式的基板再分别形成底座1、侧壁2和上盖3。具体的，通过图1示出的装置结构可知，本发明的装置在使用时，芯片7安装在底座1上，因此底座1需要具备使电流流通的功能。为此，本发明在形成底座1的低原子序数层5上设置了通孔和导电层。其中，通孔中还填充有导电物以便形成层间导电，导电层包含了利用丝网印刷在各个氮化铝陶瓷层上表面起布线作用的金属线条和起辐照屏蔽作用的金属图形，导电层的厚度为0.01-20μm。本发明的导电物和导电层的材质均为钨，由此能够形成良好的导电性能和抗辐射性能。此外，结合图2，本发明的底座1相对两个表面(即顶面和底面)还设有高精度(金属化)焊盘6，也用于实现芯片7的互联导通作用。当然，为了避免钨金属在长时间使用过程中出现氧化，本发明还在底座1上有钨金露出的部位镀制了镍层、金层。
33.本发明中，侧壁2和上盖3不参与电流导通，因此二者只需为高原子序数层4和低原子序数层5(w金属和aln陶瓷)的交替叠层结构即可，而不含有电路层。并且，为了使侧壁2和上盖3最大化的发挥辐照屏蔽作用，本发明对二者进行了满金属化印刷。
34.本发明中，底座1、侧壁2和上盖3通过焊接组装。其中，底座1和侧壁2之间的焊料为银铜。而由于上盖3是在底座1和侧壁2焊接完成且放入芯片7后才安装，因此本发明选择金锡(au-sn)作为上盖3和侧壁2之间的焊料。这是由于金锡焊料的熔点较低，从而可以避免焊接上盖3时使其他部位熔化。
35.本发明中，底座1、侧壁2和上盖3中分别具备8-40对高原子序数层4和低原子序数层5。如此，既能够保证各个基板的强度和防辐射性能，还能够避免基板过厚而使得装置体积增大。当然，具体的叠层层数可根据辐照剂量要求进行调整。
36.本发明的用于制备上述屏蔽装置的方法，首先制备出低原子序数层5，然后在低原子序数层5上形成高原子序数层4。由此，即可利用高、低原子序数层对来分别制作底座1、上
盖3和侧壁2，最后再将底座1、侧壁2和上盖3接为一体即可。
37.本发明中，在制备低原子序数层5时利用的是流延方式。具体的，先将氮化铝粉体、粘结剂、分散剂及溶剂混合均匀，然后使混合物通过流延设备以制备出厚度均一且均在0.10-0.50mm以内的低原子序数层5，再使用等静压进行压实使其致密化，压力为0.4kpsi-2kpsi。此时，制备出的低原子序数层5也可称为生瓷带。随后，随后即可将钨浆印刷到低原子序数层5上以形成高原子序数层4(即金属化印刷)，再进行叠片、层压、热切，从而即可得到一个由一对高原子序数层4和低原子序数层5组成的单元基板。最后，再将单元基板在1700℃-1900℃下进行烧结整平(htcc)，从而分别获得底座1、上盖3和侧壁2。
38.当然，出于是否能够导电的考虑，本发明在制备底座1时和制备侧壁2和上盖3的方式有所不同。具体的，针对于底座1而言，需在形成底座1的低原子序数层5上进行冲孔，从而制备出通孔。然后，还需要在通孔中填充制备好的钨浆，从而使其能够导电，因此这一步也可称为通孔金属化。并且，在通孔以外的部位印刷导电层(也利用钨浆)，以获得相应的电路图案(即电路金属化)，印刷部位为上表面。当然，针对于底座1而言，高原子序数层4应当印刷到非电路位置。对于侧壁2和上盖3而言，其加工方式则与底座1大体相同，只是由于这二者不具备电路，因此可以利用丝网印刷进行满金属化印刷，然后进行叠片、层压、热切，再放入烧结炉中进行共烧即可。
39.另外，由上述可知，为了避免底座1上的钨金属化区域暴露在外，还需对经上述制备完成的底座1进行化学镀镍、化学镀金，从而在钨金属化部位(可包括焊盘)形成导电层。其中，镀覆的镍层厚度为0.02-2μm，金层厚度为1.3-3.5μm。
40.最后，采用钎焊将底座1、侧壁2和上盖3焊接成一体，具体为在将底座1和侧壁2之间放置银铜焊料，并用石墨模具定位，在780-850℃温度下将二者焊接成一体，以形成一个组装件。然后，采用金锡焊料将侧壁2与上盖3也焊接在一起即可(此前应先放入芯片7)。
41.以下以一个实施例来具体描述本发明的方法：
42.首先，利用流延设备制备出厚度为0.1的氮化铝生瓷带，并将其在1.5kpsi压力下进行致密化。对于底座1而言，利用冲孔设备在氮化铝生瓷带上制备出导通通孔，并用丝网印刷机将钨浆填入通孔中。待钨浆干燥后，再次利用丝网印刷机并使用钨浆料对每层氮化铝生瓷带上的电路进行印刷，并同时将钨浆印刷到氮化铝生瓷带上形成高原子序数层。待钨浆全部干燥后，将每层氮化铝生瓷带按顺序进行叠片，并利用等静压力下将10层生瓷带结合在一起。之后利用热切机加工成生瓷带单元，并在1850℃的温度下进行烧结成致密的多层基板结构。侧壁2和上盖3按照相似步骤制作，只是不对其进行冲孔和电路印刷。针对于底座1，还对其进行化学镀镍、化学镀金处理，镀镍厚度约为1μm，金层厚度约为2μm。
43.最后，在底座1和侧壁2之间放置银铜焊料并用石墨模具定位，然后在820℃温度下进行钎焊焊接,将二者焊接为一整体。再利用金锡焊料对侧壁2和上盖3进行焊接，焊接温度为350℃，由此完成装置的制作。
44.以上所述仅为本发明的一个实施方式而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。