结构体的制造方法与流程

1.本发明涉及一种用于与对象物的接合的结构体的制造方法，尤其涉及一种利用导电层对阀金属层进行阳极氧化而形成阳极氧化膜并向沿阳极氧化膜的厚度方向延伸的微孔中填充导电性物质的结构体的制造方法。


背景技术：

2.目前，在半导体元件等电子零件彼此间的电连接及电子零件与电路基板的电连接中利用各种方法。
3.半导体元件等电子零件的小型化明显。以往的如引线接合(wire bondin g)之类的直接连接配线基板的方式、倒装芯片接合(flip chip bonding)及热压接合(thermo compression bonding)等中，无法充分保证电子零件的电连接的稳定性。因此，在电子零件的电连接中例如使用与cu/sn凸块具有粘接性的底部填充物。但是，根据作为连接对象的电子零件或电路基板，由于cte(热膨胀系数)的不匹配而诱发局部应力，电连接的可靠性会下降。
4.并且，在半导体元件中，对每个裸片(die)要求几千万以上的连接密度，为了应对该要求，需要将凸块的大小缩小至直径约1～2μm。但是，通过目前的电镀形成的cu/sn凸块难以做成5μm以下的尺寸。
5.因此，针对上述电连接的可靠性及所要求的连接密度，开发出了将构成作为连接对象的半导体元件的晶片(wafer)或半导体元件等的接合面通过cmp(化学机械研磨)来镜面化并进行接合的、被称为所谓的混合接合(hybrid bonding)的接合方法(例如，参考非专利文献1)。
6.以往技术文献
7.非专利文献
8.非专利文献1：r.taibi，et al.，“full characterization of cu/cu direct bonding for 3d integration”，electronic components and techn ology conference(ectc)，2010 proceedings 60th，2010，p.219-225


技术实现要素：

9.发明要解决的技术课题
10.在非专利文献1中所记载的被称为混合接合的接合方法中，需要将晶片或半导体元件等的接合面通过cmp(化学机械研磨)进行镜面化。当通过cmp进行镜面化时，进行电连接的cu或绝缘体的si处于露出状态，但为了防止在接合面上形成凹陷(dishing)等凹凸，需要精密地控制接合面的平坦性。由此，存在接合工序变得繁琐的课题。
11.进而，在混合接合中，为了确保接合部处的电连接，为了抑制接合时粒子等进入接合面之间等污染，需要严格控制接合时的环境，存在接合工序变得繁琐的课题。另外，若疏忽接合时的环境控制，则接合面会被污染，接合后，无法确保电连接的部分增加，成品率急
剧下降，难以实现满足规格的接合，因此在混合接合中，难以简化接合工序。
12.本发明是鉴于基于前述以往技术的课题而完成的，其目的在于提供一种能够容易与接合对象接合的结构体的制造方法。
13.用于解决技术课题的手段
14.为了实现上述目的，本发明提供一种结构体的制造方法，其具有：导电层形成工序，在具有至少一个面的绝缘支撑体的表面上局部地形成具有导电性的导电层；阀金属层形成工序，形成覆盖导电层的至少一部分的阀金属层；阳极氧化膜形成工序，实施将导电层作为电极的阳极氧化处理而将阀金属层中导电层上的区域的阀金属层形成为阳极氧化膜；微孔形成工序，在阳极氧化膜中形成沿厚度方向延伸的多个微孔；及填充工序，向微孔中填充导电性物质，在阳极氧化膜形成工序与填充工序之间具有去除阳极氧化膜形成工序后的阀金属层的阀金属层去除工序。
15.优选在阳极氧化膜形成工序与微孔形成工序之间或微孔形成工序与填充工序之间实施阀金属层去除工序。
16.优选微孔形成工序包括在阳极氧化膜中使多个微孔沿厚度方向贯穿而使导电层露出的工序。
17.优选在阀金属层形成工序中，在60℃以下的绝缘支撑体的温度下形成阀金属层。
18.优选具有使由填充的导电性物质构成的多个导电通路从阳极氧化膜突出的突出工序。
19.优选在突出工序中突出的多个导电通路各自从阳极氧化膜突出的突出部分的高度相同。
20.优选导电层和导电性物质包含相同的材料。
21.优选阀金属为铝。
22.优选绝缘支撑体的表面具有元件区域，在导电层形成工序中，在绝缘支撑体的表面上之中的元件区域上形成导电层。
23.发明效果
24.根据本发明，可得到能够容易与接合对象接合的结构体。
附图说明
25.图1是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
26.图2是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
27.图3是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
28.图4是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
29.图5是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
30.图6是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖
视图。
31.图7是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
32.图8是表示本发明的实施方式的结构体的制造方法的第1例的一工序的示意性剖视图。
33.图9是表示本发明的实施方式的结构体的制造方法的第2例的一工序的示意性剖视图。
34.图10是表示本发明的实施方式的结构体的制造方法的第2例的一工序的示意性剖视图。
35.图11是表示本发明的实施方式的结构体的制造方法的第3例的一工序的示意性剖视图。
36.图12是表示本发明的实施方式的结构体的制造方法的第3例的一工序的示意性剖视图。
37.图13是表示本发明的实施方式的结构体的一例的示意性俯视图。
38.图14是表示本发明的实施方式的结构体的一例的示意性剖视图。
39.图15是表示本发明的实施方式的结构体的结构的一例的示意性剖视图。
40.图16是表示使用本发明的实施方式的结构体的接合方法的一例的一工序的示意性剖视图。
41.图17是表示使用本发明的实施方式的结构体的接合方法的一例的一工序的示意性剖视图。
42.图18是表示使用本发明的实施方式的结构体的层叠器件的第1例的示意图。
43.图19是表示使用本发明的实施方式的结构体的层叠器件的第2例的示意图。
44.图20是表示使用本发明的实施方式的结构体的层叠器件的第3例的示意图。
45.图21是表示使用本发明的实施方式的结构体的层叠器件的第4例的示意图。
46.图22是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第1例的一工序的示意图。
47.图23是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第1例的一工序的示意图。
48.图24是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第1例的一工序的示意图。
49.图25是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第2例的一工序的示意图。
50.图26是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第3例的一工序的示意图。
51.图27是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第3例的一工序的示意图。
52.图28是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第1例的图表。
53.图29是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第2例
的图表。
54.图30是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第3例的图表。
55.图31是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第4例的图表。
56.图32是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第5例的图表。
57.图33是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第6例的图表。
58.图34是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第7例的图表。
59.图35是表示半导体封装件的第1例的示意性剖视图。
60.图36是用于说明同轴结构的示意性剖视图。
61.图37是用于说明同轴结构的示意性俯视图。
62.图38是表示半导体封装件的第2例的示意性剖视图。
63.图39是表示使用本发明的实施方式的结构体的电子器件的第1例的示意图。
64.图40是表示使用本发明的实施方式的结构体的电子器件的第2例的示意图。
65.图41是表示使用本发明的实施方式的结构体的电子器件的第3例的示意图。
66.图42是表示使用本发明的实施方式的结构体的电子器件的第4例的示意图。
具体实施方式
67.以下，根据附图所示的优选实施方式对本发明的结构体的制造方法进行详细说明。
68.另外，以下说明的图为用于说明本发明的例示性的图，本发明并不限定于以下所示的图。
69.另外，以下表示数值范围的“～”包含记载于两侧的数值。例如，ε为数值α～数值β是指ε的范围为包含数值α和数值β的范围，若以数学记号表示，则为α≤ε≤β。
70.只要没有特别记载，则“正交”等角度包含该技术领域中通常允许的误差范围。并且，关于以温湿度或气压为代表的环境，只要没有特别记载，则也包含该技术领域中通常允许的误差范围。
71.在此，结构体是具有电极或元件区域的结构体。作为具有电极的结构体，例如可以例示出由单体发挥特定功能的半导体元件等，但也包括多个结构体聚集在一起发挥特定功能的结构体。进而，还包括配线部件等仅传递电信号的结构体，印刷配线板等也包括在具有电极的结构体。
72.元件区域是形成有用于作为电子元件发挥作用的各种元件构成电路等的区域。元件区域中例如包括形成有如闪存等存储器电路、如微处理器及fpga(field-programmable gate array：现场可编程门阵列)等逻辑电路的区域、形成有无线标签等通信模块以及配线的区域。元件区域中除此以外还可以形成有mems(micro f1ectro mechanical systems：微机电系统)。作为mems，例如可以举出传感器、致动器及天线等。传感器中例如包括加速度、
声音及光等各种传感器。
73.如上所述，元件区域形成有元件构成电路等，为了将半导体芯片与外部电连接而设置有电极(未图示)。元件区域具有形成有电极的电极区域。另外，元件区域的电极例如是cu柱。电极区域基本上是指包含所形成的所有电极的区域。然而，若电极离散设置，则设置有各电极的区域也称为电极区域。
74.作为结构体的形态，可以为如半导体芯片那样单片化的形态，也可以为如半导体晶片那样的形态，也可以为配线层的形态。
75.[结构体的制造方法的第1例]
[0076]
图1～图8是以工序顺序表示本发明的实施方式的结构体的制造方法的第1例的示意性剖视图。在图1～图8所示的结构体的制造方法的第1例中，以在绝缘支撑体10的表面10a具有元件区域10c的结构体为例子进行说明。
[0077]
如图1所示，首先，实施在具有至少一个面的绝缘支撑体10的表面10a上局部地形成具有导电性的导电层12的导电层形成工序。
[0078]
例如，绝缘支撑体10的表面10a具有元件区域10c。在导电层形成工序中，在绝缘支撑体10的表面10a中的元件区域10c上形成导电层12。将导电层12仅形成于元件区域10c上，而对绝缘支撑体10的表面10a局部地形成导电层12。
[0079]
关于导电层12，在绝缘支撑体10的表面10a上形成抗蚀剂层11，并且例如通过使用光刻法的图案化来除去元件区域10c上的抗蚀剂层11。接着，例如在抗蚀剂层11上形成籽晶层(未图示)，通过电镀来形成导电层12。在形成导电层12时，通过平坦化处理将抗蚀剂层11和导电层12的表面平坦化。另外，通过电镀形成了导电层12，但导电层12的形成方法并不受特别限定。然而，在温度高的成膜方法中，元件区域10c的温度变高而导致故障等，因此优选利用温度低的成膜方法。
[0080]
接着，如图2所示，实施形成覆盖导电层12的至少一部分的阀金属层13的阀金属层形成工序。在阀金属层形成工序中，例如通过蒸镀法，例如在导电层12的表面12a和抗蚀剂层11的表面形成阀金属层13。阀金属并不受特别限定，例如可以使用铝。另外，在阀金属层形成工序中，优选在60℃以下的绝缘支撑体10的温度下形成阀金属层。在形成阀金属层13时温度高的情况下，元件区域10c的温度也会变高而导致故障等，因此优选将温度设为60℃以下。并且，在形成导电层12时也优选温度低，在该情况下，温度也优选为60℃以下。
[0081]
接着，实施将导电层12作为电极的阳极氧化处理，如图3所示，进行将阀金属层13中导电层12上的区域的阀金属层13形成为阳极氧化膜14的阳极氧化膜形成工序。在阳极氧化膜形成工序中，将导电层12作为阴极的电极，将阀金属层13作为阳极的电极，例如在草酸水溶液中实施阳极氧化处理。由此，导电层12上的阀金属层13被阳极氧化而成为阳极氧化膜14。例如，若对导电层12设置有引出电极，则利用引出电极对导电层12施加直流电流。
[0082]
另外，若阀金属层13由铝构成，则阳极氧化膜14由氧化铝构成。
[0083]
接着，实施在阳极氧化膜14中形成沿厚度方向dt延伸的多个微孔的微孔形成工序。阳极氧化膜14在形成时点存在多个微孔。然而，在多个微孔之中，也存在沿厚度方向dt未贯穿的微孔。并且，在微孔的底部存在阻挡层(未图示)。因此，在微孔形成工序中优选包括以下工序：对于图3所示的阳极氧化膜14，将微孔扩径且去除阻挡层，从而如图4所示，在阳极氧化膜14中形成多个沿厚度方向dt贯穿的贯穿孔15，使导电层12露出。
[0084]
微孔的扩径中利用扩孔(porewide)处理。扩孔处理为如下处理：通过将阳极氧化膜浸渍于酸水溶液或碱水溶液中而使阳极氧化膜溶解，并扩大微孔的孔径。扩孔处理中能够使用硫酸、磷酸、硝酸、盐酸等无机酸或它们的混合物的水溶液、或氢氧化钠、氢氧化钾及氢氧化锂等水溶液。
[0085]
阻挡层的去除中例如通过使用包含氢超电压比阀金属层高的金属m1的离子的碱水溶液来去除阳极氧化膜14的阻挡层，同时在微孔的底部例如形成由作为导电性材料的金属(金属m1)构成的金属层(未图示)。
[0086]
另外，在扩孔处理中，也能够去除微孔的底部的阻挡层，通过在扩孔处理中使用氢氧化钠水溶液，可将微孔扩径且可去除阻挡层。
[0087]
接着，在阳极氧化膜14中形成多个贯穿孔15之后，实施去除阳极氧化膜形成工序后的阀金属层13的阀金属层去除工序。
[0088]
在阳极氧化处理中，如上所述，将导电层12用作电极，且阀金属层13未全部被阳极氧化，因此阀金属层13未全部成为阳极氧化膜，在阳极氧化处理之后，仍存在阀金属层13的状态的区域。在阀金属层去除工序中，使用不溶解阳极氧化膜14但溶解阀金属层13的处理液来去除未被阳极氧化而残留的阀金属层13。由此，如图5所示，除去阳极氧化膜14两侧的阀金属层13，使抗蚀剂层11的表面11a露出。当阀金属层13由铝构成且阳极氧化膜14为氧化铝时，使用氯化铜水溶液作为处理液。
[0089]
接着，如图6所示，实施向沿阳极氧化膜14的厚度方向dt贯穿的多个微孔即多个贯穿孔15中填充导电性物质的填充工序。在填充工序中，将导电性物质填充于多个微孔中的方法并不受特别限定，例如利用电解电镀向阳极氧化膜的多个微孔的内部填充导电性材料。由此，导电性物质填充于贯穿孔15中而形成多个导电通路16。导电通路16由填充的导电性物质构成，具有导电性。
[0090]
另外，上述阀金属层去除工序只要在阳极氧化膜形成工序与填充工序之间，则不受特别限定，可以在阳极氧化膜形成工序与微孔形成工序之间或微孔形成工序与填充工序之间实施。
[0091]
接着，实施使由填充的导电性物质构成的多个导电通路16从阳极氧化膜14突出的突出工序。通过突出工序，形成多个导电通路16。在突出工序中，如图7所示，除去阳极氧化膜14的表面14a的一部分并使多个导电通路16从阳极氧化膜14突出。由此，在阳极氧化膜14中形成导电通路16。导电通路16具有从阳极氧化膜14的表面14a突出的突出部分16a。
[0092]
接着，除去抗蚀剂层11，得到图8所示的结构体18。在结构体18中，多个导电通路16相互分离并沿具有电绝缘性的阳极氧化膜14的厚度方向dt延伸。通过这种结构，结构体18在厚度方向dt上具有导电性，且具有各向异性导电性。另外，将结构体18中包含导电通路16的阳极氧化膜14电称为导电部件19，导电部件19也具有各向异性导电性。在结构体18中，在导电层12上形成导电部件19，形成选择性地具有各向异性导电性的导电部件19来确保接合时的导电。
[0093]
在结构体18中，通过与接合对象对齐位置并进行接合，能够得到接合体。通过设置导电通路16，即使在接合面具有凹凸，导电通路16也会追随接合面的凹凸，因此不需要进行在上述混合接合中所需要的基于cmp的镜面化。并且，接合时的环境也无需严格地管理，能够选自以大气下为首，氮气氛等惰性气氛及包括真空气氛的减压气氛。而且，能够使用通常
的晶片接合装置。如此，利用上述制造方法得到的结构体能够容易与接合对象接合。
[0094]
在结构体18的制造方法中，还可以实施在导电通路16的阳极氧化膜14的表面14a的突出部分16a形成树脂层的树脂层形成工序。树脂层形成工序中的树脂层发挥粘接于接合对象的功能和作为导电通路16的保护层的功能。另外，若在导电通路16中不设置突出部分16a，则突出工序并不一定是必须的。当不设置突出部分16a时，可以没有树脂层形成工序。
[0095]
[结构体的制造方法的第2例]
[0096]
图9及图10是以工序顺序表示本发明的实施方式的结构体的制造方法的第2例的示意性剖视图。另外，在图9及图10中，对与图1～图8所示的结构体的制造方法相同的结构物标注相同符号，并省略其详细说明。
[0097]
如上所述，实施阀金属层去除工序的时刻只要在阳极氧化膜形成工序与填充工序之间，则不受特别限定，可以在阳极氧化膜形成工序与微孔形成工序之间实施阀金属层去除工序。
[0098]
与结构体的制造方法的第1例相比，结构体的制造方法的第2例的不同点在于，在图3所示的阳极氧化膜形成工序之后具有如图9所示那样去除未被阳极氧化的阀金属层13的阀金属层去除工序；在去除图9所示的阀金属层13的状态下，对阳极氧化膜14实施微孔形成工序，除此以外的工序与结构体的制造方法的第1例相同。
[0099]
在结构体的制造方法的第2例中，在去除阀金属层13之后，如图10所示，实施在阳极氧化膜14中形成多个贯穿孔15的微孔形成工序。在阳极氧化膜14中形成多个贯穿孔15之后，实施上述填充工序，根据需要实施突出工序。在结构体的制造方法的第2例中，也能够与结构体的制造方法的第1例同样地得到图8所示的结构体18。
[0100]
[结构体的制造方法的第3例]
[0101]
图11及图12是以工序顺序表示本发明的实施方式的结构体的制造方法的第3例的示意性剖视图。另外，在图11及图12中，对与图1～图8所示的结构体的制造方法相同的结构物标注相同符号，并省略其详细说明。
[0102]
并且，阀金属层去除工序也可以在填充工序之后。
[0103]
与结构体的制造方法的第1例相比，结构体的制造方法的第3例的不同点在于，在图4所示的微孔形成工序之后，不实施阀金属层去除工序，如图11所示，在存在阀金属层13的状态下，向阳极氧化膜14的多个微孔即多个贯穿孔15中填充导电性物质。接着，不同点在于，如图12所示，去除阀金属层13，除此以外的工序与结构体的制造方法的第1例相同。
[0104]
在结构体的制造方法的第3例中，如图11所示，在存在阀金属层13的状态下向阳极氧化膜14的多个贯穿孔15中填充导电性物质之后，使用不溶解导电性物质及阳极氧化膜14但溶解阀金属层13的处理液来如图12所示那样除去阀金属层13，使抗蚀剂层11的表面11a露出。
[0105]
接着，如图7所示，形成使导电通路16从阳极氧化膜14的表面14a突出的突出部分16a。接着，除去抗蚀剂层11，在结构体的制造方法的第3例中，也与结构体的制造方法的第1例同样地得到图8所示的结构体18。
[0106]
以下，对结构体的制造方法的各工序进一步进行说明。
[0107]
〔导电层形成工序〕
[0108]
导电层设置于绝缘支撑体的元件区域或配线区域等，其向元件区域或配线区域等供给电流或电压，或者向元件区域或配线区域等输出电流或电压。
[0109]
另外，如后述，局部地设置导电层是指元件区域或配线区域不是存在于绝缘支撑体的整个区域，而是不均匀地设置。因此，设置于元件区域或配线区域的导电层也不均匀，且局部地设置。
[0110]
导电层只要具有导电性，则不受特别限定，但导电层优选包含与填充的导通性物质相同的材料，例如由铜构成。即，优选由相同的材料构成导电层和导电通路。通过由相同的材料构成导电层和导通性物质，导电层与导电性物质的接合变得良好，能够抑制电阻的上升，进而，还能够抑制电迁移的发生。由此，可抑制导电通路与导电层的接合部的断线，导电通路的可靠性提高。
[0111]
＜绝缘支撑体＞
[0112]
绝缘支撑体具有至少一个面，具体而言，具有至少一个平面。在绝缘支撑体的平面上设置有上述元件区域或配线区域等。然而，元件区域或配线区域等并不是设置于绝缘支撑体的表面的整个区域，而是不均匀地设置。
[0113]
更具体而言，绝缘支撑体在硅晶片等各种晶片的表面上形成有元件区域及配线区域等，绝缘支撑体的表面就是晶片的表面。
[0114]
另外，绝缘支撑体并不特别限定于晶片的形态，也可以为在表面形成有元件区域及配线区域等的晶片按每个元件区域或配线区域单片化的芯片状的形态。
[0115]
〔阀金属层形成工序〕
[0116]
出于作为贯穿孔而形成有具有所期望的平均开口直径的贯穿孔且容易形成导电通路的原因，优选阳极氧化膜。因此，形成阀金属层。
[0117]
阀金属层的形成方法并不受特别限定，例如通过溅射法、蒸镀法或电镀法等来形成阀金属层。进而，也能够组合这些多个方法来形成阀金属层。然而，如上所述，在形成阀金属层时，优选将绝缘支撑体的温度设为60℃以下。在该情况下，例如将绝缘支撑体载置于冷却板，将绝缘支撑体的温度保持在60℃以下并实施阀金属层的形成。
[0118]
在此，作为构成阀金属层的阀金属，具体而言，例如可以举出铝、钽、铌、钛、铪、锆、锌、钨、铋、锑等。在这些之中，优选为铝的阳极氧化膜，因为尺寸稳定性良好，且比较廉价。因此，优选使用阀金属来形成阳极氧化膜。
[0119]
＜铝＞
[0120]
铝并不受特别限定，作为其具体例，可以举出纯铝及以铝为主成分且包含微量的异种元素的铝合金。
[0121]
在铝之中，铝纯度优选为99.5质量％以上，更优选为99.9质量％以上，进一步优选为99.99质量％以上。若铝纯度在上述范围内，则贯穿孔排列的有序性变得充分。
[0122]
并且，在由铝构成的阀金属层中，优选对待实施阳极氧化处理工序的表面预先实施热处理、脱脂处理及镜面精加工处理。
[0123]
在此，关于热处理、脱脂处理及镜面精加工处理，能够实施与日本特开2008-270158号公报的[0044]～[0054]段落中所记载的各处理相同的处理。
[0124]
〔阳极氧化膜形成工序〕
[0125]
阳极氧化膜形成工序为将上述导电层作为电极而对阀金属层实施阳极氧化处理
的工序。
[0126]
阳极氧化处理能够利用以往公知的方法，但从提高贯穿孔排列的有序性并确保导电部件19的各向异性导电性的观点考虑，优选利用自有序化法或恒压处理。
[0127]
在此，关于阳极氧化处理的自有序化法及恒压处理，能够实施与日本特开2008-270158号公报的[0056]～[0108]段落及[图3]中所记载的各处理相同的处理。
[0128]
＜阳极氧化处理＞
[0129]
阳极氧化处理中的电解液的平均流速优选为0.5～20.0m/min，更优选为1.0～15.0m/min，进一步优选为2.0～10.0m/min。
[0130]
并且，使电解液在上述条件下流动的方法并不受特别限定，例如可以利用使用搅拌器之类的通常的搅拌装置的方法。尤其，若使用能够通过数字显示来控制搅拌速度的搅拌器，则能够控制平均流速，因此优选。作为这种搅拌装置，例如可以举出“磁搅拌器hs-50d(as one corporation制造)”等。
[0131]
阳极氧化处理例如能够利用在酸浓度1～10质量％的溶液中如上所述那样将导电层作为阴极并将阀金属层作为阳极而通电的方法。
[0132]
作为用于阳极氧化处理的溶液，优选为酸水溶液，更优选硫酸、磷酸、铬酸、草酸、苯磺酸、氨基磺酸、乙醇酸、酒石酸、苹果酸、柠檬酸等，其中，尤其优选硫酸、磷酸、草酸。这些酸能够单独使用或者组合使用两种以上。
[0133]
阳极氧化处理的条件根据所使用的电解液而不同，因此不能一概地确定，但通常优选为电解液浓度0.1～20质量％、液温-10～30℃、电流密度0.01～20a/dm2、电压3～300v、电解时间0.5～30小时，更优选为电解液浓度0.5～15质量％、液温-5～25℃、电流密度0.05～15a/dm2、电压5～250v、电解时间1～25小时，进一步优选为电解液浓度1～10质量％、液温0～20℃、电流密度0.1～10a/dm2、电压10～200v、电解时间2～20小时。
[0134]
通过阳极氧化处理而形成的阳极氧化膜的厚度优选为3()μm以下，更优选为5～20μm。另外，阳极氧化膜的厚度能够利用以下等方法来得到：在厚度方向上用聚焦离子束(fib)对阳极氧化膜进行切削加工，利用场发射型扫描电子显微镜(fe-sem)对其剖面拍摄表面照片(倍率5万倍)，在10点上进行测定，并计算其平均值。
[0135]
〔保持工序〕
[0136]
结构体的制造方法可以具有保持工序。保持工序为如下工序：在上述阳极氧化处理工序之后，在1v以上且从小于上述阳极氧化处理工序中的电压的30％的范围中选择的保持电压的95％以上且105％以下的电压下保持总计5分钟以上。换言之，保持工序为如下工序：在上述阳极氧化处理工序之后，在1v以上且从小于上述阳极氧化处理工序中的电压的30％的范围中选择的保持电压的95％以上且105％以下的电压下实施总计5分钟以上电解处理。
[0137]
在此，“阳极氧化处理中的电压”是施加于阀金属层与导电层之间的电压，例如若基于阳极氧化处理的电解时间为30分钟，则指在30分钟期间保持的电压的平均值。
[0138]
从相对于阳极氧化膜的侧壁厚度即贯穿孔的深度将阻挡层的厚度控制为适当厚度的观点考虑，保持工序中的电压优选为阳极氧化处理中的电压的5％以上且25％以下，更优选为5％以上且20％以下。
[0139]
并且，出于进一步提高面内均匀性的原因，保持工序中的合计保持时间优选为5分
钟以上且20分钟以下，更优选为5分钟以上且15分钟以下，进一步优选为5分钟以上且10分钟以下。
[0140]
并且，保持工序中的保持时间只要为总计5分钟以上即可，但优选为连续5分钟以上。
[0141]
另外，保持工序中的电压也可以设定为从阳极氧化处理工序中的电压连续地或阶段性地降低至保持工序中的电压，但出于进一步提高面内均匀性的原因，优选在阳极氧化处理工序结束之后1秒以内设定为上述保持电压的95％以上且105％以下的电压。
[0142]
上述保持工序例如也能够通过在上述阳极氧化处理工序结束时降低电解电位来与上述阳极氧化膜形成工序连续进行。
[0143]
在上述保持工序中，关于除电解电位以外的条件，能够采用与上述以往公知的阳极氧化处理相同的电解液及处理条件。
[0144]
尤其，当连续地实施保持工序和阳极氧化膜形成工序时，优选使用相同的电解液来进行处理。
[0145]
〔微孔形成工序〕
[0146]
＜阻挡层去除工序＞
[0147]
阻挡层去除工序例如为如下工序：使用包含氢超电压比铝高的金属m1的离子的碱水溶液来去除阳极氧化膜的阻挡层。
[0148]
通过上述阻挡层去除工序来去除阻挡层，且在微孔的底部形成由金属m1构成的金属层。
[0149]
在此，氢超电压(hydrogen overvoltage)是指产生氢所需要的电压，例如，铝(al)的氢超电压为-1.66v(日本化学会志，1982，(8)，第1305-1313页)。另外，以下示出比铝的氢超电压高的金属m1的例子及其氢超电压的值。
[0150]
＜金属m1及氢(1n h2so4)超电压＞
[0151]
·
铂(pt)：0.00v
[0152]
·
金(au)：0.02v
[0153]
·
银(ag)：0.08v
[0154]
·
镍(ni)：0.21v
[0155]
·
铜(cu)：0.23v
[0156]
·
锡(sn)：0.53v
[0157]
·
锌(zn)：0.70v
[0158]
出于与在阳极氧化膜形成工序中填充的金属m2产生取代反应且对填充于贯穿孔的内部的金属的电特性产生的影响减少的原因，上述阻挡层去除工序中使用的金属m1优选为离子化倾向比在填充工序中使用的金属m2高的金属。
[0159]
具体而言，当使用铜(cu)作为填充工序的金属m2时，作为上述阻挡层去除工序中使用的金属m1，例如可以举出zn、fe、ni、sn等，其中，优选使用zn、ni，更优选使用zn。
[0160]
并且，当使用ni作为填充工序的金属m2时，作为上述阻挡层去除工序中使用的金属m1，例如可以举出zn、fe等，其中，优选使用zn。
[0161]
使用包含这种金属m1的离子的碱水溶液来去除阻挡层的方法并不受特别限定，例如可以举出与以往公知的化学蚀刻处理相同的方法。
[0162]
＜化学蚀刻处理＞
[0163]
在基于化学蚀刻处理的阻挡层的去除中，例如能够通过如下方法等选择性地仅溶解阻挡层：将阳极氧化处理工序后的结构物浸渍于碱水溶液中，使碱水溶液填充于贯穿孔的内部之后，使阳极氧化膜的贯穿孔的开口部侧的表面与ph(氢离子指数)缓冲液接触。
[0164]
在此，作为包含上述金属m1的离子的碱水溶液，优选使用选自包括氢氧化钠、氢氧化钾及氢氧化锂的组中的至少一种碱的水溶液。并且，碱水溶液的浓度优选为0.1～5质量％。碱水溶液的温度优选为10～60℃，进一步优选为15～45℃，进一步优选为20～35℃。
[0165]
具体而言，例如优选使用50g/l、40℃的磷酸水溶液、0.5g/l、30℃的氢氧化钠水溶液、0.5g/l、30℃的氢氧化钾水溶液等。
[0166]
另外，作为ph缓冲液，能够适当使用与上述碱水溶液对应的缓冲液。
[0167]
并且，在碱水溶液中的浸渍时间优选为5～120分钟，更优选为8～120分钟，进一步优选为8～90分钟，尤其优选为10～90分钟。其中，优选为10～60分钟，更优选为15～60分钟。
[0168]
＜阻挡层去除工序的另一例＞
[0169]
除了上述以外，阻挡层去除工序也可以为去除阳极氧化膜的阻挡层而使导电层在贯穿孔的底部露出的工序。
[0170]
在该情况下，去除阻挡层的方法并不受特别限定，例如可以举出以比阳极氧化膜形成工序的阳极氧化处理中的电位低的电位将阻挡层电化学地溶解的方法(以下，也称为“电解去除处理”。)、通过蚀刻去除阻挡层的方法(以下，也称为“蚀刻去除处理”。)、将这些组合的方法(尤其，在实施电解去除处理之后，通过蚀刻去除处理来去除残留的阻挡层的方法)等。
[0171]
＜电解去除处理＞
[0172]
电解去除处理只要为以比阳极氧化膜形成工序的阳极氧化处理中的电位(电解电位)低的电位实施的电解处理，则不受特别限定。
[0173]
电解溶解处理例如能够通过在阳极氧化膜形成工序结束时降低电解电位来与阳极氧化处理连续地实施。
[0174]
在电解去除处理中，关于除电解电位以外的条件，能够采用与上述以往公知的阳极氧化处理相同的电解液及处理条件。
[0175]
尤其，如上所述，当连续地实施电解去除处理和阳极氧化处理时，优选使用相同的电解液进行处理。
[0176]
(电解电位)
[0177]
电解去除处理中的电解电位优选连续地或阶段性地降低至比阳极氧化处理中的电解电位低的电位。
[0178]
在此，从阻挡层的耐电压的观点考虑，阶段性地降低电解电位时的降低幅度即步宽(step width)优选为10v以下，更优选为5v以下，进一步优选为2v以下。
[0179]
并且，从生产率等观点考虑，连续地或阶段性地降低电解电位时的电压降低速度均优选1v/秒以下，更优选0.5v/秒以下，进一步优选0.2v/秒以下。
[0180]
＜蚀刻去除处理＞
[0181]
蚀刻去除处理并不受特别限定，可以为使用酸水溶液或碱水溶液来溶解的化学蚀
刻处理，也可以为干式蚀刻处理。
[0182]
(化学蚀刻处理)
[0183]
基于化学蚀刻处理的阻挡层的去除例如为将阳极氧化处理工序后的结构物浸渍于酸水溶液或碱水溶液，使酸水溶液或碱水溶液填充于微孔的内部之后，使阳极氧化膜的微孔的开口部侧的表面与ph(氢离子指数)缓冲液接触的方法等，能够选择性地仅溶解阻挡层。
[0184]
在此，当使用酸水溶液时，优选使用硫酸、磷酸、硝酸、盐酸等无机酸或它们的混合物的水溶液。并且，酸水溶液的浓度优选为1质量％～10质量％。酸水溶液的温度优选15℃～80℃，进一步优选20℃～60℃，进一步优选30℃～50℃。
[0185]
另一方面，当使用碱水溶液时，优选使用选自包括氢氧化钠、氢氧化钾及氢氧化锂的组中的至少一种碱的水溶液。并且，碱水溶液的浓度优选为0.1质量％～5质量％。碱水溶液的温度优选为10℃～60℃，进一步优选为15℃～45℃，进一步优选为20℃～35℃。另外，碱水溶液中可以含有锌及其他金属。
[0186]
具体而言，例如优选使用50g/l、40℃的磷酸水溶液、0.5g/l、30℃的氢氧化钠水溶液、0.5g/l、30℃的氢氧化钾水溶液等。
[0187]
另外，作为ph缓冲液，能够适当使用与上述酸水溶液或碱水溶液对应的缓冲液。
[0188]
并且，在酸水溶液或碱水溶液中的浸渍时间优选为8分钟～120分钟，更优选为10分钟～90分钟，进一步优选为15分钟～60分钟。
[0189]
(干式蚀刻处理)
[0190]
干式蚀刻处理中例如优选使用cl2/ar混合气体等气体种类。
[0191]
〔填充工序〕
[0192]
填充工序为如下工序：在上述阻挡层去除工序之后，利用电解电镀向阳极氧化膜的多个微孔的内部例如填充金属m2作为导电性物质。通过填充工序，形成导电通路。
[0193]
＜金属m2＞
[0194]
上述金属m2优选为电阻率为103ω
·
cm以下的材料，作为其具体例，可以适当例示出金(au)、银(ag)、铜(cu)、铝(a1)、镁(mg)、镍(ni)、锌(zn)等。
[0195]
其中，从导电性的观点考虑，优选cu、au、al及ni，更优选cu及au，进一步优选cu。
[0196]
另外，在填充工序中对填充金属的情况进行了说明，但导电通路并不限定于金属，只要为导电性物质，则也可以为氧化物导电体等。因此，可以代替金属而例如填充掺杂有铟的氧化锡(ito)等。
[0197]
然而，与氧化物导电体相比，金属的延性等优异且容易变形，在接合时的压缩时也容易变形，因此导电通路优选由金属构成。在金属之中，更优选cu及au，因为它们是除了上述导电性以外，还具有通过压缩容易变形的性质的金属，若考虑成本等，则进一步优选cu。
[0198]
＜填充方法＞
[0199]
作为将上述金属m2填充于微孔的内部的电镀处理的方法，例如能够利用电解电镀法或非电解电镀法。
[0200]
在此，在用于着色等的以往公知的电解电镀法中，难以使金属在孔中以高纵横比选择性地析出(生长)。认为这是由于析出金属在孔内被消耗，即使进行一时刻间以上的电解，电镀也不会生长。
[0201]
因此，当通过电解电镀法填充金属时，需要在进行脉冲电解或恒电位电解时设置停止时间。停止时间需要10秒以上，优选为30～60秒。
[0202]
并且，为了促进电解液的搅拌，还优选施加超声波。
[0203]
另外，电解电压通常为20v以下，优选为10v以下，但优选预先测定要使用的电解液中的目标金属的析出电位，并在该电位 1v以内进行恒电位电解。另外，在进行恒电位电解时，优选能够并用循环伏安法的装置，能够使用solartron公司、bas公司、hokuto denko corporation、ivium公司等的恒电位仪装置。
[0204]
电镀液能够使用以往公知的电镀液。
[0205]
具体而言，当使铜析出时，通常使用硫酸铜水溶液，硫酸铜的浓度优选为1～300g/l，更优选为100～200g/l。并且，若在电解液中添加盐酸，则能够促进析出。在该情况下，盐酸浓度优选为10～20g/l。
[0206]
并且，当使金析出时，优选使用四氯金的硫酸溶液，通过交流电解进行电镀。
[0207]
另外，在非电解电镀法中，在由纵横比高的微孔构成的孔中完整地填充金属需要长时间，因此在本发明的制造方法中，优选通过电解电镀法来填充金属。
[0208]
在本发明中，通过上述阻挡层去除工序去除阻挡层且在微孔的底部形成有由上述金属m1构成的金属层，因此如上所述，认为由电镀液引起的氢气的产生得到抑制，容易进行基于电镀处理的金属填充。
[0209]
＜扩孔处理＞
[0210]
扩孔处理为通过将铝部件浸渍于酸水溶液或碱水溶液中而溶解阳极氧化膜并扩大微孔的孔径的处理。
[0211]
由此，容易控制微孔的排列的有序性及孔径的偏差。并且，通过溶解阳极氧化膜的多个微孔的底部分的阻挡覆膜，能够在微孔内部选择性地电沉积及增大孔径并大幅增大作为电极的表面积。
[0212]
当在扩孔处理中使用酸水溶液时，优选使用硫酸、磷酸、硝酸、盐酸等无机酸或它们的混合物的水溶液。酸水溶液的浓度优选为1～10质量％。酸水溶液的温度优选为25～40℃。
[0213]
当在扩孔处理中使用碱水溶液时，优选使用选自包括氢氧化钠、氢氧化钾及氢氧化锂的组中的至少一种碱的水溶液。碱水溶液的浓度优选为0.1～5质量％。碱水溶液的温度优选为20～35℃。
[0214]
具体而言，例如优选使用50g/l、40℃的磷酸水溶液、0.5g/l、3()℃的氢氧化钠水溶液或0.5g/l、30℃的氢氧化钾水溶液。
[0215]
在酸水溶液或碱水溶液中的浸渍时间优选为8～60分钟，更优选为10～50分钟，进一步优选为15～30分钟。
[0216]
〔阀金属层去除工序〕
[0217]
阀金属层去除工序为去除上述阀金属层的工序。去除阀金属层的方法并不受特别限定，例如可以优选举出通过溶解来去除的方法等。在阀金属层去除工序中，优选使用不易溶解阳极氧化膜且容易溶解阀金属层的处理液。
[0218]
＜铝的溶解＞
[0219]
如上所述，当阀金属层由铝构成时，铝的溶解中优选使用不易溶解阳极氧化膜且
容易溶解铝的处理液。
[0220]
这种处理液对铝的溶解速度优选为1μm/分钟以上，更优选为3μm/分钟以上，进一步优选为5μm/分钟以上。同样地，对阳极氧化膜的溶解速度优选为0.1nm/分钟以下，更优选为0.05nm/分钟以下，进一步优选为0.01nm/分钟以下。
[0221]
具体而言，优选为包含至少一种离子化倾向比铝低的金属化合物且ph为4以下或8以上的处理液，该ph更优选为3以下或9以上，进一步优选为2以下或10以上。
[0222]
作为溶解铝的处理液，优选为将酸或碱水溶液作为基质(base)且例如配合有锰、锌、铬、铁、镉、钴、镍、锡、铅、锑、铋、铜、汞、银、钯、铂、金的化合物(例如，氯铂酸)、它们的氟化物、它们的氯化物等的处理液。
[0223]
其中，优选酸水溶液基质，且优选混合氯化物。
[0224]
尤其，从处理宽容度的观点考虑，优选在盐酸水溶液中混合有氯化汞的处理液(盐酸/氯化汞)、在盐酸水溶液中混合有氯化铜的处理液(盐酸/氯化铜)。
[0225]
另外，溶解铝的处理液的组成并不受特别限定，例如能够使用溴/甲醇混合物、溴/乙醇混合物及王水等。
[0226]
并且，溶解铝的处理液的酸或碱浓度优选0.01～10mol/l，更优选0.05～5mol/l。
[0227]
另外，使用溶解铝的处理液的处理温度优选-10℃～80℃，优选0℃～60℃。
[0228]
并且，上述铝的溶解通过使上述填充工序后的铝基板与上述处理液接触来进行。接触方法并不受特别限定，例如可以举出浸渍法、喷涂法。其中，优选浸渍法。作为此时的接触时间，优选10秒～5小时，更优选1分钟～3小时。
[0229]
〔突出工序〕
[0230]
突出工序为如下工序：为了设置突出部，在上述填充工序之后，在厚度方向上去除阳极氧化膜的表面的一部分，使由上述金属m2等导电性物质构成的多个导电通路比上述阳极氧化膜的表面更突出。
[0231]
突出工序中的阳极氧化膜的一部分去除例如能够通过使具有填充有导电性物质的贯穿孔的阳极氧化膜与不溶解上述金属m1及金属m2(尤其是金属m2)而溶解阳极氧化膜例如氧化铝的酸水溶液或碱水溶液接触来进行。接触方法并不受特别限定，例如可以举出浸渍法、喷涂法。其中，优选浸渍法。
[0232]
当使用酸水溶液时，优选使用硫酸、磷酸、硝酸、盐酸等无机酸或它们的混合物的水溶液。其中，在安全性的观点上，优选不含有铬酸的水溶液。酸水溶液的浓度优选为1～10质量％。酸水溶液的温度优选为25～60℃。
[0233]
并且，当使用碱水溶液时，优选使用选自包括氢氧化钠、氢氧化钾及氢氧化锂的组中的至少一种碱的水溶液。碱水溶液的浓度优选为0.1～5质量％。碱水溶液的温度优选为20～35℃。
[0234]
具体而言，例如优选使用50g/l、40℃的磷酸水溶液、0.5g/l、30℃的氢氧化钠水溶液或0.5g/l、30℃的氢氧化钾水溶液。
[0235]
在酸水溶液或碱水溶液中的浸渍时间优选为8～120分钟，更优选为10～90分钟，进一步优选为15～60分钟。在此，当反复进行短时间的浸渍处理时，浸渍时间是指各浸渍时间的合计。另外，各浸渍处理之间可以实施清洗处理。
[0236]
＜结构体＞
[0237]
图13是表示本发明的实施方式的结构体的一例的示意性俯视图，图14是表示本发明的实施方式的结构体的一例的示意性剖视图。
[0238]
如图13及图14所示，在结构体18中，多个导电通路16隔开间隔而设置于阳极氧化膜14中。
[0239]
如图14所示，结构体18具有导电层12和设置于导电层12上的阳极氧化膜14。多个导电通路16在阳极氧化膜14的厚度方向dt上贯穿。阳极氧化膜14具有电绝缘性，因此多个导电通路16以相互电绝缘的状态设置于阳极氧化膜14中。
[0240]
导电部件19为具备阳极氧化膜14和设置于阳极氧化膜14的多个导电通路16的部件。
[0241]
在此，“相互电绝缘的状态”是指存在于绝缘性基材的内部的各导电体在绝缘性基材的内部相互处于各导电体之间的导通性充分低的状态。
[0242]
在结构体18中，在导电部件19中与厚度方向dt(参考图14)正交的方向x上导电性充分低，在厚度方向dt(参考图14)上具有导电性。如此，导电部件19为导电通路16相互电绝缘且显示出各向异性导电性的部件。
[0243]
结构体18还具备设置于阳极氧化膜14的表面14a的树脂层17。树脂层17具备粘结性，同时还是赋予接合性的部件。突出部分16a的长度优选为6nm以上，更优选为30nm～500nm。
[0244]
另外，导电通路16也可以为不具有图14的突出部分16a的结构。
[0245]
图14所示的导电部件19的厚度h例如为30μm以下。并且，导电部件19的ttv(total thickness variation：总厚度变化)优选为10μm以下。
[0246]
在此，导电部件19的厚度h为利用场发射扫描型电子显微镜以20万倍的倍率观察导电部件19来获取导电部件19的轮廓形状，并对与厚度h相当的区域测定10点所得的平均值。
[0247]
并且，导电部件19的ttv(total thickness variation：总厚度变化)为通过切割来切断导电部件19并观察导电部件19的剖面形状而求出的值。
[0248]
并且，在树脂层17上可以设置保护层(未图示)。保护层用于从划痕等保护结构体18的表面，因此优选为易剥离胶带。作为保护层，例如可以使用带粘结层的薄膜。
[0249]
作为带粘结层的表面，例如能够使用在聚乙烯树脂膜表面形成有粘结剂层的sunytect〔注册商标〕(sun a.kaken co.，ltd.制造)、在聚对苯二甲酸乙二醇酯树脂表面形成有粘结剂层的e-mask〔注册商标〕(nitto denko corporation制造)、在聚对苯二甲酸乙二醇酯树脂表面形成有粘结剂层的mastack〔注册商标〕(fuj imori kogyo co.，ltd.制造)等以系列名销售中的市售品。
[0250]
并且，贴附带粘结层的薄膜的方法并不受特别限定，能够使用以往公知的表面保护胶带贴附装置及层压机来贴附。
[0251]
阳极氧化膜中的各导电通路的间隔优选为5nm～800nm，更优选为10nm～200nm，进一步优选为50nm～140nm。若阳极氧化膜中的各导电通路的间隔在该范围内，则阳极氧化膜作为绝缘性的隔壁充分发挥作用。
[0252]
在此，各导电通路的间隔是指相邻的导电通路之间的宽度w，并且是指利用场发射扫描型电子显微镜以20万倍的倍率观察结构体的剖面并在10点处测定相邻的导电通路之
间的宽度所得的平均值。
[0253]
＜导电通路＞
[0254]
多个导电通路由导电性物质构成。
[0255]
＜导电性物质＞
[0256]
构成导电通路的导电性物质只要是电阻率为103ω
·
cm以下的材料，则不受特别限定，作为其具体例，可以优选例示出金(au)、银(ag)、铜(cu)、铝(al)、镁(mg)、镍(ni)及掺杂有铟的氧化锡(ito)等。
[0257]
其中，从导电性的观点考虑，优选铜、金、铝及镍，更优选铜及金。
[0258]
＜突出部分＞
[0259]
出于在通过压接等方法将结构体和电极电连接或物理接合时能够充分确保突出部分被压扁时的面方向的绝缘性的原因，导电通路的突出部分的纵横比(突出部分的高度/突出部分的直径)优选为0.5以上且小于50，更优选为0.8～20，进一步优选为1～10。
[0260]
并且，从追随连接对象的半导体部件的表面形状的观点考虑，如上所述，导电通路的突出部分的高度优选为20nm以上，更优选为100nm～500nm。
[0261]
导电通路的突出部分的高度是指利用场发射扫描型电子显微镜以2万倍的倍率观察结构体的剖面并在10点处测定导电通路的突出部分的高度所得的平均值。
[0262]
导电通路的突出部分的直径是指利用场发射扫描型电子显微镜观察结构体的剖面并在10点处测定导电通路的突出部分的直径所得的平均值。
[0263]
＜其他形状＞
[0264]
导电通路为柱状，导电通路的直径d与突出部分的直径同样优选为超出5nm且10μm以下，更优选为20nm～1000nm，进一步优选为100nm以下。
[0265]
并且，导电通路以被阳极氧化膜相互电绝缘的状态存在，其密度优选为2万个/mm2以上，更优选为200万个/mm2以上，进一步优选为1000万个/mm2以上，尤其优选为5000万个/mm2以上，最优选为1亿个/mm2以上。
[0266]
另外，相邻的各导电通路的中心间距离p(参考图13)优选为20nm～500nm，更优选为40nm～200nm，进一步优选为50nm～140nm。
[0267]
＜树脂层＞
[0268]
树脂层将上述导电通路埋设。即，树脂层包覆阳极氧化膜的表面及导电通路的突出部分。
[0269]
树脂层对连接对象赋予临时粘接性。树脂层例如优选在50℃～200℃的温度范围内显示出流动性且在200℃以上进行固化。
[0270]
以下，对树脂剂的组成进行说明。树脂层含有抗氧化材料及高分子材料。
[0271]
＜抗氧化材料＞
[0272]
作为树脂层中所包含的抗氧化材料，具体而言，例如可以举出1，2，3，4-四唑、5-氨基-1，2，3，4-四唑、5-甲基-1，2，3，4-四唑、1h-四唑-5-乙酸、1h-四唑-5-琥珀酸、1，2，3-三唑、4-氨基-1，2，3-三唑、4，5-二氨基-1，2，3-三唑、4-羧基-1h-1，2，3-三唑、4，5-二羧基-1h-1，2，3-三唑、1h-1，2，3-三唑-4-乙酸、4-羧基-5-羧基甲基-1h-1，2，3-三唑、1，2，4-三唑、3-氨基-1，2，4-三唑、3，5-二氨基-1，2，4-三唑、3-羧基-1，2，4-三唑、3，5-二羧基-1，2，4-三唑、1，2，4-三唑-3-乙酸、1h-苯并三唑、1h-苯并三唑-5-羧酸、苯并呋咱、2，1，3-苯并噻
唑、邻苯二胺、间苯二胺、邻苯二酚、邻氨基苯酚、2-巯基苯并噻唑、2-巯基苯并咪唑、2-巯基苯并噁唑、三聚氰胺及它们的衍生物。
[0273]
在这些之中，优选苯并三唑及其衍生物。
[0274]
作为苯并三唑衍生物，可以举出在苯并三唑的苯环上具有羟基、烷氧基(例如，甲氧基、乙氧基等)、氨基、硝基、烷基(例如，甲基、乙基、丁基等)、卤原子(例如，氟、氯、溴、碘等)等的取代苯并三唑。并且，还能够举出萘三唑、萘双三唑和同样被取代的取代萘三唑、取代萘双三唑等。
[0275]
并且，作为树脂层中所包含的抗氧化材料的其他例子，可以举出作为通常的抗氧化剂的高级脂肪酸、高级脂肪酸铜、酚化合物、烷醇胺、氢醌类、铜螯合剂、有机胺、有机铵盐等。
[0276]
树脂层中所包含的抗氧化材料的含量并不受特别限定，但从防腐蚀效果的观点考虑，相对于树脂层的总质量，优选0.0001质量％以上，更优选0.001质量％以上。并且，出于在正式接合工艺中得到适当电阻的原因，优选5.0质量％以下，更优选2.5质量％以下。
[0277]
＜高分子材料＞
[0278]
作为树脂层中所包含的高分子材料，并不受特别限定，但出于能够效率良好地填埋半导体芯片或半导体晶片等接合对象与结构体的间隙且结构体与半导体芯片或半导体晶片的密合性进一步提高的原因，优选为热固性树脂。
[0279]
作为热固性树脂，具体而言，例如可以举出环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、聚氨酯树脂、双马来酰亚胺树脂、三聚氰胺树脂、异氰酸酯类树脂等。
[0280]
其中，出于进一步提高绝缘可靠性、耐化学性优异的原因，优选使用聚酰亚胺树脂和/或环氧树脂。
[0281]
＜迁移防止材料＞
[0282]
出于通过捕获树脂层中可含有的金属离子、卤离子以及源自半导体芯片及半导体晶片的金属离子来进一步提高绝缘可靠性的原因，树脂层优选含有迁移防止材料。
[0283]
作为迁移防止材料，例如能够使用离子交换体，具体而言，能够使用阳离子交换体与阴离子交换体的混合物或仅使用阳离子交换体。
[0284]
在此，阳离子交换体及阴离子交换体例如能够分别从后述的无机离子交换体及有机离子交换体中适当选择。
[0285]
(无机离子交换体)
[0286]
作为无机离子交换体，例如可以举出以含水氧化锆为代表的金属的含水氧化物。
[0287]
作为金属的种类，例如除了锆以外，还已知有铁、铝、锡、钛、锑、镁、铍、铟、铬、铋等。
[0288]
在这些之中，锆类对阳离子的cu
2
、al
3
具有交换能力。并且，铁类对ag

、cu
2
具有交换能力。同样地，锡类、钛类、锑类为阳离子交换体。
[0289]
另一方面，铋类对阴离子的cl-具有交换能力。
[0290]
并且，锆类根据制造条件显示出阴离子的交换能力。铝类、锡类也相同。
[0291]
作为这些以外的无机离子交换体，已知有以磷酸锆为代表的多价金属的酸性盐、以磷钼酸铵为代表的杂多酸盐、不溶性亚铁氰化物等合成物。
[0292]
这些无机离子交换体的一部分已在市售中，例如已知有toagosei co.，ltd.的商
品名“ixe”中的各种品级。
[0293]
另外，除了合成品以外，还能够使用如天然物沸石或蒙脱石那样的无机离子交换体的粉末。
[0294]
(有机离子交换体)
[0295]
在有机离子交换体中，作为阳离子交换体，可以举出具有磺酸基的交联聚苯乙烯，此外，还可以举出具有羧酸基、膦酸基或次膦酸基的交联聚苯乙烯。
[0296]
并且，作为阴离子交换体，可以举出具有季铵基、季鏻基或叔锍基的交联聚苯乙烯。
[0297]
这些无机离子交换体及有机离子交换体只要考虑欲捕捉的阳离子、阴离子的种类、对该离子的交换容量来适当选择即可。当然，也可以将无机离子交换体和有机离子交换体混合使用。
[0298]
在电子元件的制造工序中包括加热工艺，因此优选无机离子交换体。
[0299]
并且，关于离子交换体与上述高分子材料的混合比，例如从机械强度的观点考虑，优选将离子交换体设为10质量％以下，更优选将离子交换体设为5质量％以下，进一步优选将离子交换体设为2.5质量％以下。并且，从抑制接合半导体芯片或半导体晶片和结构体时的迁移的观点考虑，优选将离子交换体设为0.01质量％以上。
[0300]
＜无机填充剂＞
[0301]
树脂层优选含有无机填充剂。
[0302]
作为无机填充剂，并没有特别限制，能够从公知的无机填充剂中适当选择，例如可以举出高岭土、硫酸钡、钛酸钡、氧化硅粉、微粉状氧化硅、气相二氧化硅、无定形二氧化硅、结晶性二氧化硅、熔融二氧化硅、球状二氧化硅、滑石、粘土、碳酸镁、碳酸钙、氧化铝、氢氧化铝、云母、氮化铝、氧化锆、氧化钇、碳化硅、氮化硅等。
[0303]
出于防止无机填充剂进入到导电通路之间来进一步提高导通可靠性的原因，优选无机填充剂的平均粒径大于各导电通路的间隔。
[0304]
无机填充剂的平均粒径优选为30nm～10μm，更优选为80nm～1μm。
[0305]
在此，关于平均粒径，将用激光衍射散射式粒径测定装置(nikkiso co.，ltd.制造的microtrac mt3300)测定的一次粒径作为平均粒径。
[0306]
＜固化剂＞
[0307]
树脂层可以含有固化剂。
[0308]
当含有固化剂时，从抑制与连接对象的半导体芯片或半导体晶片的表面形状的接合不良的观点考虑，更优选不使用在常温下为固体的固化剂，而含有在常温下为液体的固化剂。
[0309]
在此，“在常温下为固体”是指在25℃下为固体，例如是指熔点为高于25℃的温度的物质。
[0310]
作为固化剂，具体而言，例如可以举出如二氨基二苯基甲烷、二氨基二苯砜那样的芳香族胺、脂肪族胺、4-甲基咪唑等咪唑衍生物、双氰胺、四甲基胍、硫基脲加成胺、甲基六氢邻苯二甲酸酐等羧酸酐、羧酸酰肼、羧酸酰胺、多酚化合物、酚醛清漆树脂、聚硫醇等，能够从这些固化剂中适当选择使用在25℃下为液体的固化剂。另外，固化剂可以单独使用一种，也可以并用两种以上。
[0311]
树脂层中可以在不损害其特性的范围内含有广泛地通常添加于半导体封装件的树脂绝缘膜中的分散剂、缓冲剂、粘度调节剂等各种添加剂。
[0312]
＜形状＞
[0313]
出于保护结构体的导电通路的原因，树脂层的厚度大于导电通路的突出部分的高度，优选为1μm～5μm。
[0314]
[结构体的接合]
[0315]
以下，对如上所述制造的结构体18的接合进行说明。
[0316]
图15是表示本发明的实施方式的结构体的结构的一例的示意性剖视图。图16及图17是以工序顺序表示使用本发明的实施方式的结构体的接合方法的一例的示意性剖视图。图16及图17所示的接合方法与芯片上芯片(chip on chip)有关，将半导体元件30作为结构体18而与半导体元件32接合。由此，得到接合体39。
[0317]
图15所示的半导体元件30、32具有半导体层33、再配线层34及钝化层36。再配线层34和钝化层36为电绝缘的绝缘层。在半导体层33的表面33a设置有形成有发挥特定功能的电路等的元件区域(未图示)。关于元件区域，将在后面进行说明。另外，半导体层33的表面33a相当于半导体的设置有端子的面。
[0318]
在半导体层33的表面33a上设置有再配线层34。在再配线层34中设置有与半导体层33的元件区域电连接的配线37。在配线37上设置有焊盘38，配线37与焊盘38导通。通过配线37和焊盘38，能够进行与元件区域的信号的授受，且能够向元件区域供给电压等。
[0319]
在再配线层34的表面34a设置有钝化层36。在钝化层36中，在设置于配线37的焊盘38上设置有作为引出电极发挥作用的导电层12。导电层12与半导体层33电连接。
[0320]
并且，在再配线层34中未设置有配线37，而仅设置有焊盘38。在未设置于配线37的焊盘38上设置有作为电极发挥作用的导电层12。导电层12不与半导体层33电连接。
[0321]
导电层12的端面12c和导电层12的端面12c均与钝化层36的表面36a一致，是所谓的同一水平面状态，导电层12和导电层12并不从钝化层36的表面36a突出。图15所示的导电层12和导电层12例如通过研磨而与钝化层36的表面36a呈同一水平面。半导体元件30的导电层12的端面12c相当于上述导电层12的表面12a，在导电层12的端面12c形成导电部件19而构成结构体18。另外，当接合两个半导体元件30、32时，可以将其中任一个作为结构体18而形成导电部件19即可。也可以将两个半导体元件30、32均作为结构体18进行接合。即，可以接合导电部件19彼此。
[0322]
如图16所示，将半导体元件30和半导体元件32分别以导电层12对置的方式配置。
[0323]
将半导体元件30和半导体元件32例如通过使用对准标记(未图示)的对位而对齐半导体元件30的导电层12与半导体元件32的导电层12的位置。另外，上述对齐位置也称为对准。
[0324]
在图16中，在位于下方的半导体元件30中形成有导电部件19。
[0325]
在使半导体元件30与半导体元件32对位的状态下，如图17所示，使半导体元件30与半导体元件32靠近而使半导体元件30的导电部件19与半导体元件32的导电层12接触，从而使半导体元件30与半导体元件32相互临时接合。关于上述临时接合，将在后面进行说明，其为保持对位的状态，而不是永久固定的状态。
[0326]
接着，如图17所示，接合半导体元件30和半导体元件32。由此，经由导电部件19，相
互对应的导电层12彼此直接连接。如此，半导体元件30与半导体元件32通过导电部件19和导电层12相互电连接，并且物理连接，而不是通过导电部件19和导电层12电连接。
[0327]
将接合如半导体元件30和半导体元件32那样至少两个部件的工序称为接合工序。在接合工序中，例如以预先规定的接合条件接合至少两个部件。
[0328]
另外，接合是指将对象物彼此接合成确保相互电导通的状态。在已被接合的情况下，对象物彼此永久地保持接合。将上述接合工序的接合也称为正式接合。
[0329]
在接合工序中，例如可以在临时接合的状态下以预先规定的条件进行接合，但也可以省略临时接合。另外，将临时接合的工序称为临时接合工序，将接合工序的除临时接合以外的接合也称为正式接合。
[0330]
半导体层33只要为半导体，则不受特别限定，虽然由硅等构成，但并不限定于此，也可以为碳化硅、锗、砷化镓或氮化镓等。
[0331]
再配线层34由具有电绝缘性的材料构成，例如由聚酰亚胺构成。
[0332]
并且，钝化层36也由具有电绝缘性的材料构成，例如由氮化硅(sin)或聚酰亚胺构成。
[0333]
配线37及焊盘38由具有导电性的材料构成，例如由铜、铜合金、铝、或铝合金等构成。
[0334]
导电层12及导电层12由与配线37及焊盘38同样地具有导电性的材料构成，例如由金属或合金构成。具体而言，导电层12及导电层12例如由铜、铜合金、铝或铝合金等构成。如上所述，优选导电层12和在结构体18中填充的导电性物质包含相同的材料。
[0335]
另外，导电层12及导电层12只要具有导电性即可，并不限定于由金属或合金构成，能够适当利用在半导体元件领域中用于端子或被称为电极焊盘的部件的材料。
[0336]
[层叠器件]
[0337]
接着，作为使用结构体18的例子，对层叠器件进行说明。
[0338]
图18是表示使用本发明的实施方式的结构体的层叠器件的第1例的示意图，图19是表示使用本发明的实施方式的结构体的层叠器件的第2例的示意图，图20是表示使用本发明的实施方式的结构体的层叠器件的第3例的示意图，图21是表示使用本发明的实施方式的结构体的层叠器件的第4例的示意图。
[0339]
在图18所示的层叠器件40中，将半导体元件42和半导体元件44中的任一个作为结构体18。层叠器件40是将半导体元件42和半导体元件44经由导电部件19(未图示)沿层叠方向ds接合以使半导体元件42与半导体元件44电连接而成。
[0340]
结构体18的导电部件19具有沿层叠方向ds导通的导电通路16(参考图14)，发挥tsv(through silicon via：硅穿孔)的功能。
[0341]
除了图18所示的结构以外，例如如图19所示的层叠器件40那样，也可以设为将半导体元件42、半导体元件44及半导体元件46沿层叠方向ds层叠而进行接合且电连接的结构。
[0342]
并且，在结构体18的基础上，如图20所示的层叠器件40那样，可以设为使用中介层45将半导体元件42、半导体元件44及半导体元件46沿层叠方向ds层叠而进行接合且电连接的结构。
[0343]
中介层45担负半导体元件之间的电连接。并且，担负半导体元件与配线基板等的
电连接。通过使用中介层45，能够减小配线长度及配线宽度，并能够减小寄生电容及减小配线长度的偏差等。
[0344]
中介层45的结构只要能够实现上述功能，则其结构不受特别限定，包括公知的结构在内，能够适当地进行利用。中介层45例如能够使用聚酰亚胺等有机材料、玻璃、陶瓷、金属、硅及多晶硅等来构成。
[0345]
并且，如图21所示的层叠器件40那样，可以作为光学传感器发挥作用。在图21所示的层叠器件40中，半导体元件42和传感器芯片47沿层叠方向ds层叠。在层叠器件40中，使用结构体18来接合半导体元件42和传感器芯片47。并且，在传感器芯片47上设置有透镜48。
[0346]
半导体元件42形成有逻辑电路，若能够处理由传感器芯片47得到的信号，则其结构不受特别限定。
[0347]
传感器芯片47具有检测光的光传感器。光传感器只要能够检测光，则不受特别限定，例如可以使用ccd(charge coupled device：电荷耦合器件)图像传感器或cmos(complementary metal oxide semiconductor：互补型金属氧化物膜半导体)图像传感器。
[0348]
透镜48只要能够将光聚集在传感器芯片47中，则其结构不受特别限定，例如可以使用被称为微透镜的部件。
[0349]
另外，上述半导体元件42、半导体元件44及半导体元件46具有元件区域(未图示)。关于元件区域，如上所述。如上所述，元件区域形成有元件构成电路等，在半导体元件中例如设置有再配线层(未图示)。
[0350]
在层叠器件中，例如能够设为具有逻辑电路的半导体元件与具有存储器电路的半导体元件的组合。并且，可以将半导体元件全部设为具有存储器电路的元件，并且也可以全部设为具有逻辑电路的元件。并且，作为层叠器件40中的半导体元件的组合，可以为传感器、致动器及天线等与存储器电路以及逻辑电路的组合，可以根据层叠器件40的用途等适当决定。
[0351]
〔半导体元件〕
[0352]
上述半导体元件42、半导体元件44及半导体元件46除了上述元件以外，例如还可以举出逻辑lsi(large scale integration：大规模集成)(例如，asic(application specific integrated circuit：专用集成电路)、fpga(field programmable gate array：现场可编程门阵列)、assp(applicati on specific standard product：专用标准产品)等)、微处理器(例如，cp u(central processing unit：中央处理器)、gpu(graphics processing unit：图形处理器)等)、存储器(例如，dram(dynamic random access mem ory：动态随机存取存储器)、hmc(hybrid memory cube：混合存储立方)、mram(magnet ic ram：磁存储器)和pcm(phase-change memory：相变存储器)、reram(resistive ram：电阻变化型存储器)、feram(ferroelectric ram：铁电存储器)、闪存(nand(not and)闪存)等)、led(light emit ting diode：发光二极管)(例如，移动终端的微闪、车载用、投影仪光源、lcd背光、通用照明等)、功率器件、模拟ic(integrated circuit：集成电路)(例如，dc(direct current：直流)-dc(direct current：直流)转换器、绝缘栅极双极晶体管(igbt)等)、mems(micro electro mechanicalsystems：微机电系统)(例如，加速度传感器、压力传感器、振子、陀螺仪传感器等)、无线(例如，gps(global positioning system：全球定位系统)、fm(frequency modulation：调频)、nfc(nearfieldcommunicatio n：近场通信)、rfem
(rf expansion module：rf扩展模块)、mmic(monoli thic microwave integrated circuit：单片微波集成电路)、wlan(wireles slocalareanetwork：无线局域网)等)、离散元件、bsi(back side il1umi nation：背面照明)、cis(contact image sensor：接触式图像传感器)、摄像机模块、cmos(complementary metal oxide semiconductor：互补型金属氧化物膜半导体)、无源(passive)器件、saw(surface acoustic wave：表面声波)滤波器、rf(radio frequency：射频)滤波器、rfipd(radio frequency integrated passive devices：射频集成无源器件)、bb(broad band：宽带)等。
[0353]
半导体元件例如是由一个完整地构成的元件，由半导体元件单体发挥电路或传感器等特定功能。
[0354]
另外，作为层叠器件，并不限定于一个半导体元件上接合多个半导体元件的方式的一对多的方式，也可以为接合多个半导体元件和多个半导体元件的方式的多对多的方式。
[0355]
[层叠器件的制造方法的第1例]
[0356]
接着，对使用结构体的层叠器件的制造方法的第1例进行说明。
[0357]
使用结构体的层叠器件的制造方法的第1例与芯片上晶片(chip on wafer)有关，示出图18所示的层叠器件40的制造方法。
[0358]
图22～图24是以工序顺序表示使用本发明的实施方式的结构体的层叠器件的制造方法的第1例的示意图。
[0359]
在使用结构体的层叠器件的制造方法的第1例中，第1半导体晶片50中制造有结构体18。在第1半导体晶片50的表面50a存在多个元件区域(未图示)，在各元件区域中设置有导电部件19。
[0360]
接着，朝向第1半导体晶片50的导电部件19配置半导体元件44。接着，使用半导体元件44的对准标记和第1半导体晶片50的对准标记，对第1半导体晶片50进行半导体元件44的对位。
[0361]
另外，关于对位，只要能够关于第1半导体晶片50的对准标记的图像或反射图像和半导体元件44的对准标记的图像或反射图像而得到数字图像数据，则其结构不受特别限定，能够适当利用公知的摄像装置。
[0362]
接着，将半导体元件44载置于在第1半导体晶片50的元件区域设置的导电部件19上，例如施加预先规定的压力，加热至预先规定的温度，并保持预先规定的时间，例如使用树脂层17(参考图14)进行临时接合。对所有半导体元件44进行上述工序，如图23所示，将所有半导体元件44临时接合于第1半导体晶片50的元件区域。
[0363]
临时接合中使用树脂层17是方法之一，也可以为以下所示的方法。例如，可以将密封树脂等用分配器等供给到第1半导体晶片50的导电部件19上并将半导体元件44临时接合于第1半导体晶片50的元件区域，也可以在第1半导体晶片50上使用预先供给的绝缘性树脂膜(ncf(non-conductive film：非导电膜))将半导体元件44临时接合于元件区域。
[0364]
接着，在将所有半导体元件44临时接合于第1半导体晶片50的元件区域的状态下，对半导体元件44施加预先规定的压力，加热至预先规定的温度，并保持预先规定的时间，从而将多个半导体元件44全部经由导电部件19总括接合于第1半导体晶片50的元件区域。该接合被称为正式接合。由此，半导体元件44的端子(未图示)接合于第1半导体晶片50的导电
部件19。
[0365]
接着，如图24所示，按每个元件区，将接合有半导体元件44的第1半导体晶片50通过切割或激光划片(laser scribing)等进行单片化。由此，能够得到半导体元件42和半导体元件44被接合的层叠器件40。
[0366]
另外，在临时接合时，若临时接合强度弱，则在输送工序等及接合之前的工序中会产生位置偏移，因此临时接合强度变得重要。
[0367]
并且，临时接合工序中的温度条件及加压条件并不受特别限定，可以例示出后述的温度条件及加压条件。
[0368]
正式接合工序中的温度条件及加压条件并不受特别限定，可以例示出后述的温度条件及加压条件。
[0369]
通过在适当的条件下进行正式接合，树脂层在半导体元件44的电极之间流动，不易残留于接合部。如上所述，在正式接合中，通过总括进行多个半导体元件44的接合，能够减小生产节拍时间(takt time)，从而能够提高生产率。
[0370]
[层叠器件的制造方法的第2例]
[0371]
对使用结构体的层叠器件的制造方法的第2例进行说明。
[0372]
图25是表示使用本发明的实施方式的结构体的层叠器件的制造方法的第2例的一工序的示意图。
[0373]
与使用结构体的层叠器件的制造方法的第1例相比，使用结构体的层叠器件的制造方法的第2例除了3个半导体元件42、44、46被层叠接合这点以外，与使用结构体的层叠器件的制造方法的第1例相同。因此，省略关于与层叠器件的制造方法的第2例共同的制造方法的详细说明。
[0374]
半导体元件44在背面44b设置有对准标记(未图示)，且设置有端子(未图示)。并且，半导体元件46中构成有结构体18，在表面46a设置有导电部件19。与第1半导体晶片50同样地，半导体元件46通过在元件区域(未图示)制造有结构体18并进行单片化而成。因此，半导体元件46具有导电部件19。
[0375]
如图25所示，在所有半导体元件44经由导电部件19临时接合于第1半导体晶片50的元件区域的状态下，使用半导体元件44的背面44b的对准标记和半导体元件46的对准标记，对半导体元件44进行半导体元件46的对位。
[0376]
接着，将半导体元件46经由导电部件19临时接合于半导体元件44的背面44b。接着，在将所有半导体元件44经由导电部件19临时接合于第1半导体晶片50的元件区域且将半导体元件46经由导电部件19临时接合于所有半导体元件44的状态下，以预先规定的条件进行正式接合。由此，半导体元件44和半导体元件46被接合，且半导体元件44和第1半导体晶片50被接合。
[0377]
接着，在半导体元件44及半导体元件46接合于第1半导体晶片50的状态下，按每个元件区域，例如通过切割或激光划片等进行单片化。由此，能够得到半导体元件42、半导体元件44及半导体元件46被接合的层叠器件40(参考图19)。
[0378]
[层叠器件的制造方法的第3例]
[0379]
对使用结构体的层叠器件的制造方法的第3例进行说明。
[0380]
使用结构体的层叠器件的制造方法的第3例与晶片上晶片(wafer on wafer)有
关，示出图18所示的层叠器件40的制造方法。
[0381]
图26及图27是以工序顺序表示使用本发明的实施方式的结构体的层叠器件的制造方法的第3例的示意图。
[0382]
与层叠器件的制造方法的第1例相比，使用结构体的层叠器件的制造方法的第3例除了使用结构体18来接合第1半导体晶片50和第2半导体晶片52这点以外，与层叠器件的制造方法的第1例相同。因此，省略关于与层叠器件的制造方法的第1例共同的制造方法的详细说明。并且，关于结构体18，也如上述说明的那样，因此省略其详细说明。
[0383]
首先，准备第1半导体晶片50和第2半导体晶片52。将第1半导体晶片50及第2半导体晶片52中的任一个作为结构体18。
[0384]
接着，使第1半导体晶片50的表面50a与第2半导体晶片52的表面52a对置。然后，使用第1半导体晶片50的对准标记和第2半导体晶片52的对准标记，对第1半导体晶片50进行第2半导体晶片52的对位。
[0385]
接着，使第1半导体晶片50的表面50a与第2半导体晶片52的表面52a对置，如图26所示，利用上述方法将第1半导体晶片50和第2半导体晶片52经由导电部件19进行接合。在该情况下，可以在临时接合之后进行正式接合，也可以仅进行正式接合。
[0386]
接着，如图27所示，在第1半导体晶片50和第2半导体晶片52经由导电部件19接合的状态下，按每个元件区域，例如通过切割或激光划片等进行单片化。由此，能够得到半导体元件42和半导体元件44被接合的层叠器件40。如此，即使利用晶片上晶片，也能够得到层叠器件40。
[0387]
另外，关于单片化，如上所述，因此省略详细说明。
[0388]
并且，如图27所示，在第1半导体晶片50和第2半导体晶片52接合的状态下，若第1半导体晶片50及第2半导体晶片52中存在需要减薄的半导体晶片，则能够通过化学机械研磨(cmp)等进行减薄。
[0389]
在使用结构体的层叠器件的制造方法的第3例中，以层叠半导体元件42和半导体元件44的2层结构为例子进行了说明，但并不限定于此，如上所述，当然也可以为3层以上。在该情况下，与上述层叠器件40的制造方法的第2例同样地，通过在第2半导体晶片52的背面52b设置对准标记(未图示)和端子(未图示)，能够得到3层以上的层叠器件40。
[0390]
如上所述，通过在层叠器件40中利用结构体18，即使在半导体元件中存在凹凸，也能够通过将突出部分16a用作缓冲层来吸收凹凸。突出部分16a作为缓冲层发挥作用，因此对于半导体元件中元件区域所在之面，可以不要求高表面品质。因此，不需要研磨等平滑化处理，能够抑制生产成本，并且还能够缩短生产时间。
[0391]
并且，由于利用芯片上晶片能够制造层叠器件40，因此通过仅将半导体芯片的合格产品接合于半导体晶片内的合格产品部分，能够维持产品率，并减小制造损失。
[0392]
另外，如上所述，树脂层17具备粘结性，在临时接合时能够用作临时接合剂，从而能够总括进行正式接合。
[0393]
上述半导体元件44能够使用具备多个元件区域(未图示)的半导体晶片来形成。如上所述，在元件区域中设置有用于进行对位的对准标记(未图示)和端子(未图示)。
[0394]
关于层叠器件的接合，以对半导体元件接合其他半导体元件的方式进行了说明，但并不限定于此，也可以为对一个半导体元件接合多个半导体元件的方式的一对多的方
式。并且，也可以为接合多个半导体元件和多个半导体元件的方式的多对多的方式。
[0395]
以下，对层叠器件的制造方法进行更具体的说明。
[0396]
〔临时接合工序〕
[0397]
临时接合工序的临时接合是指在相对于接合对象物对位的状态下固定于接合对象物上。临时接合保持对位的状态，但并不是永久地固定的状态。在接合对象的半导体元件中，在临时固定的情况下，处于半导体元件以对位的状态被固定的状态。
[0398]
在临时接合工序中，通过使至少两个部件靠近而接触来实施。在该情况下，加压条件并不受特别限定，但优选为10mpa以下，更优选为5mpa以下，尤其优选为1mpa以下。
[0399]
同样地，临时接合工序中的温度条件并不受特别限定，但优选为0℃～300℃，更优选为10℃～200℃，尤其优选为常温(23℃)～100℃。
[0400]
在临时接合工序中，能够使用toray engineering co.，ltd.、shibuya co rporation、shinkawa ltd.及yamaha motor co.，ltd.等各公司的装置。
[0401]
〔接合工序〕
[0402]
如上所述，将接合工序的接合也称为正式接合。如上所述，在已被接合的情况下，对象物彼此永久地保持接合。在正式接合时，作为控制因素，可以举出正式接合时的气氛、加热温度、加压力(荷载)及处理时间，能够选择适合于要使用的半导体元件等器件的条件。
[0403]
正式接合时的温度条件并不受特别限定，但优选为比临时接合的温度高的温度，具体而言，更优选为150℃～350℃，尤其优选为200℃～300℃。
[0404]
并且，正式接合时的加压条件并不受特别限定，但优选为30mpa以下，更优选为0.1mpa～20mpa。加压条件的最大荷载优选为1mn以下。更优选为0.1mn以下。
[0405]
并且，正式接合的时间并不受特别限定，但优选为1秒～60分钟，更优选为5秒～10分钟。
[0406]
并且，作为用于上述正式接合的装置，例如能够使用mitsubishi heavy industries machine tool co.，ltd.、bondtech、pmt corporation、ayumi in dustry co.，ltd.、tokyo electron limited(tel)、evg、suss microtec k.k.(suss)、musashino engineering co.，ltd.等各公司的晶片接合装置。
[0407]
作为正式接合时的气氛，以大气下为首，可以为氮、氩等惰性气体、或氢、羧酸等还原性气体、或这些惰性气体与还原性气体的混合气体中的任一种气体气氛。并且，作为正式接合时的气氛，也可以为包括真空气氛的减压气氛。上述任一种气氛均能够通过公知的方法来实现。
[0408]
加热温度并不特别限定于上述温度，能够在温度100℃～400℃中选择各种温度，且关于升温速度，也能够在10℃/分钟～10℃/秒中根据加热台的性能或加热方式来进行选择。关于冷却也相同。并且，也能够以阶梯式进行加热，也能够分为几个段并依次提高加热温度来进行接合。
[0409]
关于压力(荷载)，也并不特别限定于上述压力，能够根据接合对象的强度等物理特性等来选择快速加压或以阶梯式加压。
[0410]
正式接合时的气氛、加热及加压各自的保持时间及变更时间能够适当设定。并且，关于其顺序也能够适当变更。例如，能够采用如下步骤：在成为真空状态之后进行第1段的加压，其后进行加热而升温时进行第2段的加压并保持一时刻间，在解除荷载的同时进行冷
却，在成为一定温度以下的阶段恢复到大气下。
[0411]
这种步骤可以有各种改变，可以在大气下加压后，设为真空状态并进行加热，也可以一次性进行真空化、加压、加热。将它们的组合的例子示于图28～图34。
[0412]
并且，若利用接合时单独地控制面内的加压分布、加热分布的机构，则能够提高接合的成品率。
[0413]
关于临时接合，也能够同样地进行变更，例如通过在惰性气氛下进行，能够抑制半导体元件的电极表面的氧化。另外，也能够一边施加超声波一边进行接合。
[0414]
图28～图34是表示使用本发明的实施方式的结构体的层叠器件的正式接合条件的第1例～第7例的图表。图28～图34示出接合时的气氛、加热温度、加压力(荷载)及处理时间，符号v表示真空度，符号l表示荷载，符号t表示温度。在图28～图34中，真空度高表示压力降低。在图28～图34中，真空度越低，越接近大气压。
[0415]
关于接合时的气氛、加热温度及荷载，例如，可以如图28～图30所示那样，在压力减压的状态下施加荷载之后，使温度上升。并且，也可以如图31、图33及图34所示那样，使施加荷载的时刻与提高温度的时刻对齐。也可以如图32所示那样，在使温度上升之后，施加荷载。并且，也可以如图31及图32所示那样，使压力的减压时刻与提高温度的时刻对齐。
[0416]
温度的上升也可以如图28、图29及图33所示那样，以阶梯式上升，也可以如图34所示那样，以两个阶段进行加热。荷载也可以如图30及图33所示那样，以阶梯式施加。
[0417]
并且，压力的减压时刻可以如图28、图30、图32、图33及图34所示那样，在减压之后施加荷载，也可以如图29及图31所示那样，使减压的时刻与施加荷载的时刻对齐。在该情况下，同时进行减压和接合。
[0418]
〔其他接合工序〕
[0419]
作为接合方法，并不限定于上述方法。例如，将半导体元件42和半导体元件44经由作为加热熔融材料的至少包含锡的电极材料进行层叠。在该情况下，电极材料配置于图14所示的突出部分16a上。
[0420]
接着，将包含锡的加热熔融材料在压力1
×
104pa以上且包含甲酸蒸气等羧酸蒸气的气氛中加热处理至加热熔融材料料的熔点以上而使其熔融。由此，在突出部分16a上，将电极材料成型为电极。接着，使半导体元件42与半导体元件44靠近，在加热熔融材料固化之后，排出羧酸蒸气而由1
×
104pa以上的压力状态减压至1
×
102pa以下的压力状态。当电极材料的温度为100℃以上且低于熔点时，排出羧酸蒸气。减压后，置换为不包含羧酸的惰性气体气氛。由此，如图18所示，半导体元件42和半导体元件44被接合，能够得到层叠器件40。另外，羧酸作为还原剂发挥作用，能够在更低的温度下进行接合。并且，包含锡的电极材料例如是包含锡的焊锡材料。
[0421]
并且，例如，将半导体元件42和半导体元件44经由组合物层进行层叠。在该情况下，组合物层配置于图14所示的突出部分16a上。然后，在惰性气体、还原性气体或它们的混合气体中的任一种气体气氛下，在温度120～250℃下进行加热，并施加荷载。由此，如图18所示，半导体元件42和半导体元件44被接合，能够得到层叠器件40。
[0422]
另外，气体气氛为包含氢气或甲酸气体的气体气氛。
[0423]
导体形成用组合物含有含铜粒子、有机酸及分散介质。含铜粒子具有包含铜的芯粒子和包覆芯粒子表面的至少一部分的有机物。有机物包含具有碳原子数为7以下的烃基
的烷基胺。
[0424]
含铜粒子例如为日本特开2016-037627号公报的含铜粒子。另外，含铜粒子至少包含铜，作为铜以外的物质，可以包含金、银、铂、锡、镍等金属或含有这些金属元素的化合物、还原性化合物或有机物等。
[0425]
有机酸例如为用于焊接的助溶剂(flux)成分的有机羧酸等。分散介质为通常用于导电油墨、导电浆料等的制造的有机溶剂。
[0426]
关于接合气氛，可以利用公知的方法，例如不仅导入真空气氛，还导入氮、氩等惰性气体、或氢、羧酸等还原性气体、或这些惰性气体与还原性气体的混合气体中的任一种气体气氛等。尤其优选使用包含还原性气体的气体。关于使用这些气体的技术，能够适用与焊锡的熔融接合有关的技术或使用微细金属粒子的接合技术，能够将含有以甲酸为首的羧酸的还原性气氛气体或含有氢的还原性气氛气体导入到腔室内并进行加热加压接合。气氛气体中的羧酸的浓度优选为爆炸界限以下且0.002％以上。在包含氢的气体的情况下，也优选爆炸界限以下且1％以上。通过还原性气氛下的接合，在本发明中制造的各向异性导电部件的表面上突出的铜柱表面的有机物的脱离、氧化膜的去除变得容易，并促进该铜柱与成为接合对象的铜电极的接合。
[0427]
具体而言，在将接合对象导入腔室内之后，暂时对腔室内进行真空排气，并将上述还原性的气氛气体导入到腔室内而维持一定的压力。此时，导入到腔室内的气体为羧酸蒸气与载气(氮等)的混合气体，通过气体的导入，腔室内压力成为1
×
104pa以上。在腔室内压力成为恒定的状态下，进行被加热的接合对象彼此的接合。接合对象可以在真空排气时进行加热，也可以在导入还原性气体之后进行加热。加热工序中的腔室内的压力并不受特别限制，通过设为减压条件，具有进一步促进低温下的导体化的倾向，也可以为同时进行气体的导入和排气的“流动”的状态。通过设为“流动”的状态，同时进行脱离气体等的排气，从而减少腔室的污染。
[0428]
以下，使用结构体对半导体封装件进行说明。
[0429]
[半导体封装件]
[0430]
图35是表示半导体封装件的第1例的示意性剖视图。另外，在以下所示的图35中，对与上述图13及图14所示的结构体18相同的结构物标注相同符号，并省略其详细说明。
[0431]
图35所示的半导体封装件60中制造有半导体元件62的结构体18。半导体元件62被模制树脂(mold resin)64覆盖。半导体元件62的导电部件19与配线基板70电连接。
[0432]
配线基板70在具有电绝缘性的绝缘性基材72中设置有配线层74。配线层74中的一个与导电部件19的导电通路16(参考图13)电连接，另一个与焊球75电连接。由此，能够将信号等从半导体元件62输出到半导体封装件60的外部。并且，能够从半导体封装件60的外部向半导体元件62供给信号、电压或电流等。
[0433]
另外，本发明并不限于上述实施方式，作为安装方式，例如可以举出soc(system on a chip：芯上系统)、sip(system in package：系统级封装)、pop(package on package：堆叠式封装)、pip(package in package：封装内封装)、csp(chip scale package：芯片级封装)、tsv(through silicon via：硅穿孔)等。
[0434]
[半导体元件安装工序]
[0435]
当将结构体安装于半导体元件时，会伴随基于加热的安装，但在基于包括焊锡回
流在内的热压接的安装及基于倒装芯片的安装中，从实施均匀且可靠的安装的观点考虑，最高达到温度优选220～350℃，更优选240～320℃，尤其优选260～300℃。
[0436]
作为维持这些最高达到温度的时间，从相同的观点考虑，优选2秒～10分钟，更优选5秒～5分钟，尤其优选10秒～3分钟。
[0437]
并且，从抑制起因于接合对象与结构体的阳极氧化膜的热膨胀率差而产生在阳极氧化膜内的裂纹的观点考虑，也能够采用如下方法，即，在达到上述最高达到温度之前，在所期望的恒定温度下实施5秒～10分钟，更优选10秒～5分钟，尤其优选20秒～3分钟的热处理。作为所期望的恒定温度，优选为80～200℃，更优选为100～180℃，尤其优选为120～160℃。
[0438]
并且，作为通过引线接合安装时的温度，从实施可靠安装的观点考虑，优选80～300℃，更优选90～250℃，尤其优选100～200℃。作为加热时间，优选2秒～10分钟，更优选5秒～5分钟，尤其优选10秒～3分钟。
[0439]
[同轴结构]
[0440]
此外，对于上述配线，例如如图36及图37所示，也能够在信号电流流过的多个线状导体90的周围隔开规定间隔而配置连接于接地配线93的多个线状导体90。该结构为与同轴线路等同的结构，因此能够发挥屏蔽(遮蔽)效果。并且，连接于接地配线93的多个线状导体90配置于相邻配置且不同的信号电流流过的多个线状导体90之间。因此，能够减少在相邻配置且不同的信号电流流过的多个线状导体90之间产生的电耦合(电容耦合)，并能够抑制信号电流流过的多个线状导体90本身成为噪声源。在图36中，信号电流流过的多个线状导体90形成于绝缘性基材91并且相互电绝缘，且电连接于信号配线92。信号配线92及接地配线93上分别电连接有通过绝缘层94而电绝缘的配线层95。
[0441]
并且，图38是表示半导体封装件的第2例的示意性剖视图。
[0442]
如图38所示，结构体还能够用于半导体封装件60与印刷配线基板80的电连接。在印刷配线基板80上，半导体封装件60中制造有结构体18。印刷配线基板80例如在由树脂构成的绝缘性基材82中设置有配线层84。配线层84与导电部件19的导电通路16电连接。
[0443]
并且，本发明的结构体也能够用于两个以上的半导体封装件彼此的连接(pop；package on package：堆叠式封装)，作为该情况下的方式，例如可以举出经由规定的配线与配置于上下表面侧的两个半导体封装件连接的方式。
[0444]
并且，也能够将结构体用于通过将两个以上的半导体元件堆叠于基板上的方式或平置的方式进行了封装的多芯片封装，作为该情况下的方式，例如可以举出层叠两个半导体元件并经由规定的配线进行连接的方式。
[0445]
[电子器件]
[0446]
作为电子器件，并不限定于一个半导体元件上接合多个半导体元件的方式即一对多的方式，也可以为接合多个半导体元件和多个半导体元件的方式的多对多的方式。
[0447]
图39是表示使用本发明的实施方式的结构体的电子器件的第1例的示意图，图40是表示使用本发明的实施方式的结构体的电子器件的第2例的示意图，图41是表示使用本发明的实施方式的结构体的电子器件的第3例的示意图，图42是表示使用本发明的实施方式的结构体的电子器件的第4例的示意图。
[0448]
作为多对多的方式，例如如图39所示，可以例示出在一个半导体元件104中形成有
半导体元件，44b-背面，45-中介层，47-传感器芯片，48-透镜，50-第1半导体晶片，50a-表面，52-第2半导体晶片，60-半导体封装件，64-模制树脂，70-配线基板，72-绝缘性基材，74-配线层，75-焊球，80-印刷配线基板，82-绝缘性基材，84-配线层，90-线状导体，91-绝缘性基材，92-信号配线，93-接地配线，94-绝缘层，95-配线层，100a、100b、100c、100d-电子器件，104、106、108、116、117、121-半导体元件，118-电极，122-区域，123-光波导，125-发光元件，126-受光元件，ds-层叠方向，dt-厚度方向，ld-出射光，lo-光，h-厚度，p-中心间距离，x-方向。