一种双工作模式碳化硅功率器件结构的制作方法

1.本实用新型涉及半导体器件技术领域，具体涉及一种双工作模式碳化硅功率器件结构。


背景技术：

2.碳化硅(sic)是新型宽禁带半导体材料，具有出色的物理、化学和电性能。碳化硅的击穿电场强度是传统硅的10倍，导热率是硅的3倍，且具有更高的开关频率，可减小电路中储能元件的损耗和体积。理论上，碳化硅器件可以在高温环境下工作，且具有优异的抗辐射性能，大大提高了其高温稳定性。这使得基于碳化硅的功率半导体器件，在大功率和高温应用环境中非常具有吸引力和应用前景。碳化硅(sic)器件的主要优点是宽禁带和高临界电场, 可以在同样的漂移区厚度内达到10倍于硅器件的崩溃电压值，从而大大降低漂移区厚度，降低导通电阻。
3.跟传统的硅igbt相比，sic mosfet的优势在于：不存在开启拐点电压; 高临界电场（大约是硅的10倍）使得相同电压下sic可以极大地缩小漂移区厚度；宽禁带（硅的3倍）使得sic更容易达到175度甚至200度的最高工作结温。由于这些特性，sic可以大大降低芯片导通压降和开关损耗。同时，由于sic mosfet本身有体二极管，不需要外部并联反向恢复二极管，极大地提高了系统的集成度。然而，由于碳化硅目前主流的器件是mosfet，比较难做到像igbt那样的大电流密度。采用sic igbt的技术可以解决这个问题，但是由于sic的宽禁带特性，开启拐点电压远远大于si igbt，在低电流小负载情况下的功耗会大大增加。


技术实现要素：

4.本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种可以兼顾低电流下的导通压降和承载高电流能力且制作工艺与普通碳化硅mosfet的流程兼容的一种双工作模式碳化硅功率器件结构及其制作方法。
5.本实用新型的目的是通过如下技术方案来完成的，一种双工作模式碳化硅功率器件结构，包括器件结构本体，所述器件结构本体包括bipolar部分及mosfet部分，且所述bipolar部分及mosfet部分均包括n型衬底及设置在该n型衬底底部的集电极金属层，所述n型衬底的顶部设置有p-base区，该p-base区上通过延伸至n型衬底内的沟槽设置有若干栅极氧化层及竖直布置在对应栅极氧化层内的沟槽栅极；所述p-base区的顶部设置有若干延伸至p-base区内的n 注入区和p 注入区，p-base区的顶部两侧对应于n 注入区和p 注入区的位置上设置有可浮动基级和发射极，且所述可浮动基级和发射极之间通过ild外绝缘层进行隔离，所述栅极氧化层及沟槽栅极的顶部通过ild内绝缘层与对应位置上的可浮动基级或发射极进行隔离。
6.进一步地，所述ild外绝缘层内横向设置有若干布置在p-base区顶部的平面栅极，所述p-base区对应于平面栅极左右两端的位置上分别设置有一组n 注入区，所述平面栅极的左右两端分别通过ild衬垫与对应位置上的n 注入区连接。
7.进一步地，所述bipolar部分内的版图布置包括纵向布置的第一n 注入区、第二n 注入区及横向布置在两n 注入区之间的若干组平面栅极，且相邻两平面栅极之间的第一n 注入区上通过第一p 注入区进行隔离；所述mosfet部分内的版图布置包括纵向布置的第三n 注入区、第四n 注入区及纵向布置在两n 注入区之间的第二p 注入区。
8.进一步地，所述器件结构本体内包括至少一组bipolar部分和至少两组mosfet部分，且所述mosfet部分与所述bipolar部分的组数比大于或等于2∶1；所述mosfet部分内相邻两第三n 注入区和第四n 注入区之间通过沟槽栅极进行分隔。
9.进一步地，所述bipolar部分布置在由mosfet部分外侧的沟槽栅极围合成的框形区域内，所述bipolar部分内的版图布置包括第一n 注入区、第二n 注入区和第三n 注入区，且第一n 注入区与第三n 注入区及第二n 注入区与第三n 注入区之间均通过平面栅极连接，所述第一n 注入区和第二n 注入区的上下两侧均通过第一p 注入区进行分隔。
10.进一步地，所述mosfet部分内的版图布置包括分别布置在mosfet部分前后两侧的第四n 注入区、布置在第四n 注入区围合区域内的第二p 注入区、纵向布置的第五n 注入区、第六n 注入区及纵向布置在两n 注入区之间的第三p 注入区。
11.一种碳化硅功率器件结构的制作方法，该制作方法主要包括如下步骤：
12.1）在选定的n外延硅衬底上生长外延层，电阻率和厚度由器件的击穿电压需求决定；
13.2）首先进行终端区光刻定义，之后进行注入和激活，然后生长场氧化层；
14.3）定义有源区并进行刻蚀，之后在有源区光刻定义p-base区间，进行注入和激活；
15.4）光刻定义沟槽区并且进行沟槽的刻蚀，之后在沟槽内和表面位置同时生长删氧化层；
16.5）淀积多晶硅在沟槽区和表面并进行掺杂，之后对多晶硅进行光刻和刻蚀，形成沟槽栅极（g1）和平面栅极（g2）；其中两个栅极可以在同一步骤实现，而不需要增加新的工艺步骤；
17.6）利用沟槽栅极和平面栅极进行自对准的或者光刻的nplus注入之后激活并进行pplus接触层的定义，注入和激活；
18.7）进行介质层沉积；光刻接触孔，刻蚀绝缘层，ni silicide形成欧姆接触，之后溅射顶层金属，光刻刻蚀金属；进行金属的定义时需要注意bipolar部分的可浮动基级不可与发射极相连，之后淀积钝化层，光刻刻蚀钝化层，完成顶层结构的制作；
19.8）最后进行圆片减薄到特定的厚度，以及进行背面金属淀积以完成该碳化硅功率器件结构的制作工艺。
20.本实用新型的有益技术效果在于：本实用新型所述的碳化硅功率器件结构，该器件有两种工作模式，在低电流时工作在mosfet模式，高电流时工作在bipolar模式，能够有效解决碳化硅器件工作电流密度的问题。同时，本实用新型中的碳化硅器件，有两个栅极，一个栅极用于器件开启，另外一个栅极用于在bipolar模式加快器件关闭；该器件结构的制作工艺可以选用平面型结构，也可以选用沟槽结构，其具体制作工艺与普通沟槽型或者平面型的sic mosfet完全兼容，不需要增加新的工艺步骤，从而节约了制造成本。
附图说明
21.图1为本实用新型所述器件结构的横截面示意图；
22.图2为本实用新型所述器件结构的等效电路图；
23.图3为本实用新型所述器件结构的栅极控制方案；
24.图4为本实用新型所述器件结构的版图布置方案一；
25.图5为本实用新型所述器件结构的版图布置方案二；
26.图6为本实用新型所述器件结构的版图布置方案三。
具体实施方式
27.为使本领域的普通技术人员更加清楚地理解本实用新型的目的、技术方案和优点，以下结合附图和实施例对本实用新型做进一步的阐述。
28.在本实用新型的描述中，需要理解的是，“上”、“下”、“左”、“右”、“内”、“外”、“横向”、“竖向”等术语所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型，而不是指示或暗示所指的装置或原件必须具有特定的方位，因此不能理解为对本实用新型的限制。
29.如图1-6所示，本实用新型所述的一种双工作模式碳化硅功率器件结构，包括器件结构本体，所述器件结构本体包括bipolar部分及mosfet部分，且所述bipolar部分及mosfet部分均包括n型衬底1及设置在该n型衬底1底部的集电极金属层2，所述n型衬底1的顶部设置有p-base区3，该p-base区3上通过延伸至n型衬底1内的沟槽设置有若干栅极氧化层4及竖直布置在对应栅极氧化层4内的沟槽栅极g1，在沟槽底部可增加有p-型保护层对沟槽底部进行保护；所述p-base区3的顶部设置有若干延伸至p-base区3内的n 注入区和p 注入区，p-base区3底部可增加电荷存储层来进一步降低导通电阻，p-base区3的顶部两侧对应于n 注入区和p 注入区的位置上设置有可浮动基级5和发射极6，且所述可浮动基级5和发射极6之间通过ild外绝缘层7进行隔离，所述栅极氧化层4及沟槽栅极g1的顶部通过ild内绝缘层8与对应位置上的可浮动基级5或发射极6进行隔离。
30.参照图1所示，所述ild外绝缘层7内横向设置有若干布置在p-base区3顶部的平面栅极g2，所述p-base区3对应于平面栅极g2左右两端的位置上分别设置有一组n 注入区，所述平面栅极g2的左右两端可以分别通过ild衬垫9与对应位置上的n 注入区连接。通过在不同于沟槽栅极g1的方向形成平面栅极g2，能够有效地减小平面栅极的占用的面积；所述biploar部分只占用器件的小于1/3的有源区面积，从而降低在低电流时对损耗的影响。
31.该器件结构有两种工作模式，工作时主要在mosfet模式，这样在低负载，小电流情况下，器件处于mosfet工作模式，可以充分发挥低导通电阻的优势； 在高负载和过载电流的情况下，bipolar模式开始工作，又可以有效地提高电流密度。器件能够实现小电流下的mos模式低导通电阻（避免了高开启拐点电压），和高电流下的bipolar模式，同时，本实用新型引入了可选的双栅极概念，可以更快地进行动态开关。
32.参照图4所示，所述bipolar部分内的版图布置包括纵向布置的第一n 注入区10、第二n 注入区11及横向布置在两n 注入区之间的若干组平面栅极g2，且相邻两平面栅极g2之间的第一n 注入区10上通过第一p 注入区12进行隔离；所述mosfet部分内的版图布置包括纵向布置的第三n 注入区13、第四n 注入区14及纵向布置在两n 注入区之间的第二p 注
入区15。该版图布置方案将平面栅极横向布置并纵向排布以减小对有源区面积的占用。
33.参照图5所示，所述器件结构本体内包括至少一组bipolar部分和至少两组mosfet部分，且所述mosfet部分与所述bipolar部分的组数比大于或等于2∶1以减小对mosfet部分低电流导通时的影响；所述mosfet部分内相邻两第三n 注入区13和第四n 注入区14之间通过沟槽栅极g1进行分隔。
34.参照图6所示，所述bipolar部分布置在由mosfet部分外侧的沟槽栅极围合成的框形区域内，所述bipolar部分内的版图布置包括第一n 注入区10、第二n 注入区11和第三n 注入区13，且第一n 注入区10与第三n 注入区13及第二n 注入区11与第三n 注入区13之间均通过平面栅极g2连接，所述第一n 注入区10和第二n 注入区11的上下两侧均通过第一p 注入区12进行分隔。所述mosfet部分内的版图布置包括分别布置在mosfet部分前后两侧的第四n 注入区14、布置在第四n 注入区14围合区域内的第二p 注入区15、纵向布置的第五n 注入区16、第六n 注入区17及纵向布置在两n 注入区之间的第三p 注入区18。此外，该版图布置方案还可以纵向安排更多的mosfet部分。
35.一种碳化硅功率器件结构的制作方法，该制作方法主要包括如下步骤：
36.1）在选定的n外延硅衬底上生长外延层，电阻率和厚度由器件的击穿电压需求决定；
37.2）首先进行终端区光刻定义，之后进行注入和激活，然后生长场氧化层；
38.3）定义有源区并进行刻蚀，之后在有源区光刻定义p-base区间，进行注入和激活；
39.4）光刻定义沟槽区并且进行沟槽的刻蚀，之后在沟槽内和表面位置同时生长删氧化层；
40.5）淀积多晶硅在沟槽区和表面并进行掺杂，之后对多晶硅进行光刻和刻蚀，形成沟槽栅极g1和平面栅极g2；其中两个栅极可以在同一步骤实现，而不需要增加新的工艺步骤，此外，还可以用平面型而不是沟槽来形成沟槽栅极g1；
41.6）利用沟槽栅极和平面栅极进行自对准的或者光刻的nplus注入之后激活并进行pplus接触层的定义，注入和激活；
42.7）进行介质层沉积；光刻接触孔，刻蚀绝缘层，ni silicide形成欧姆接触，之后溅射顶层金属，光刻刻蚀金属；进行金属的定义时需要注意bipolar部分的可浮动基级不可与发射极相连，之后淀积钝化层，光刻刻蚀钝化层，完成顶层结构的制作；
43.8）最后进行圆片减薄到特定的厚度，以及进行背面金属淀积以完成该碳化硅功率器件结构的制作工艺。
44.本实用新型能够解决传统sic mosfet单极器件的低电流密度的问题，同时又规避了传统sic igbt容易产生的高导通电压, 开关速度过慢，和反向安全工作区较小的问题。 由于此结构中的双极性晶体管不存在n-p-n-p的晶体闸流管结构，不会发生闩锁效应现象，安全工作区大。本器件bipolar模式使用的是p-base作为基极区 (窄基底), 不同于传统igbt用n-drift作为基极区 (窄基底)。所以本实用新型中的基区迁移率远大于常规的igbt器件，能够有效提高双极性增益。
45.不同于igbt，其中的bv是bvceo (open-base breakdown voltage)。本器件中的bipolar结构的崩溃电压取决于bvcbo (open-emitter breakdown voltage),不会因为bipolar结构的引入而降低崩溃电压，所以在外延的选型上，可以保持跟普通mosfet同样的
电阻率和厚度，不需要在崩溃电压和导通特性中做额外的牺牲。 optional g2提供了在bipolar模式下，快速关断和引出载流子的渠道。其具体制作工艺与普通沟槽型或者平面型的sic mosfet完全兼容，不需要增加新的工艺步骤，从而节约了制造成本。
46.本文中所描述的具体实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，但凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。