多层电子组件的制作方法

多层电子组件
1.本技术要求于2020年9月18日在韩国知识产权局提交的第10-2020-0120559号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
2.本公开涉及一种多层电子组件。


背景技术：

3.多层陶瓷电容器(mlcc)(多层电子组件中的一种)是一种安装在各种电子产品(诸如，例如液晶显示器(lcd)、等离子体显示面板(pdp)等的图像装置、计算机、智能电话、移动电话等)的印刷电路板上以用于对其充电或从其放电的片式电容器。
4.多层陶瓷电容器可由于其具有小尺寸、实现高电容并且可易于安装而用作各种电子设备的组件。随着各种电子设备(诸如，计算机和移动装置)的小型化和输出增大，对于多层陶瓷电容器的小型化和电容增大的需求增大。
5.此外，近来，随着汽车行业中对于车用电子组件的兴趣增大，还要求多层陶瓷电容器具有高可靠性和高强度特性，以用于车辆或信息娱乐系统中。
6.随着堆叠的介电层和内电极的数量增大，由于内电极与介电层之间的厚度差而形成的台阶部的积累可能增加。由于在压缩主体的致密化工艺中介电层在横向方向上拉伸，台阶部的积累可能导致内电极的末端部分的翘曲现象。
7.也就是说，内电极的末端部分翘曲以填充台阶部，并且边缘部通过覆盖件的凹陷和边缘宽度的减小来去除由台阶部产生的空的空间。当去除由台阶部产生的空的空间时，电容层也由于减小的边缘宽度而拉伸。由于如上所述内电极的结构不规则的拉伸，降低了多层陶瓷电容器的可靠性(诸如，击穿电压)。
8.这种台阶部的产生和积累可能在多层陶瓷电容器的长度方向和宽度方向上都是有问题的，因此需要一种用于抑制台阶部的产生的方法。


技术实现要素：

9.本公开的一方面可提供一种可解决台阶部问题的多层电子组件。
10.本公开的另一方面可提供一种可靠性得到改善的多层电子组件。
11.本公开的另一方面可提供一种击穿电压得到改善的多层电子组件。
12.根据本公开的一方面，一种多层电子组件可包括：主体，具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并在第三方向上彼此相对的第五表面和第六表面，所述主体包括在所述第一方向上交替地设置的第一介电层和第二介电层；以及外电极，分别设置在所述第三表面和所述第四表面上，其中，暴露于所述第三表面的第一内电极以及与所述第一内电极间隔开并暴露于所述第四表面的第一虚设图案设置在所述第一介电层上，暴露于所述第四表面的第二内
电极以及与所述第二内电极间隔开并暴露于所述第三表面的第二虚设图案设置在所述第二介电层上，所述第一内电极包括第一主部以及第一侧部和第二侧部，所述第一主部被设置为与所述第五表面和所述第六表面间隔开，所述第一侧部和所述第二侧部分别设置在所述第一主部的相对侧表面上并暴露于所述第三表面，所述第二内电极包括第二主部以及第三侧部和第四侧部，所述第二主部被设置为与所述第五表面和所述第六表面间隔开，所述第三侧部和所述第四侧部分别设置在所述第二主部的相对侧表面上并暴露于所述第四表面，并且所述第一主部和所述第二主部在所述第三方向上按照交错的方式布置。
13.根据本公开的另一方面，一种多层电子组件可包括：主体，包括第一介电层和第二介电层、第一内电极和第二内电极以及第一虚设图案和第二虚设图案，所述第一介电层和所述第二介电层在堆叠方向上交替地设置，所述第一内电极和所述第二内电极分别设置在所述第一介电层和所述第二介电层上，所述第一虚设图案设置在所述第一介电层上并与所述第一内电极间隔开，所述第二虚设图案设置在所述第二介电层上并与所述第二内电极间隔开；外电极，分别设置在所述主体的在长度方向上彼此相对的第一端表面和第二端表面上。所述第一内电极和所述第一虚设图案分别暴露于所述第一端表面和所述第二端表面，所述第二内电极和所述第二虚设图案分别暴露于所述第二端表面和所述第一端表面，并且所述第一内电极的外边缘和所述第二内电极的外边缘在宽度方向上彼此背离，所述宽度方向垂直于所述长度方向和所述堆叠方向。
14.根据本公开的又一方面，一种多层电子组件可包括：主体，包括第一介电层和第二介电层、第一内电极和第二内电极以及第一虚设图案和第二虚设图案，所述第一介电层和所述第二介电层在堆叠方向上交替地设置，所述第一内电极和所述第二内电极分别设置在所述第一介电层和所述第二介电层上，所述第一虚设图案设置在所述第一介电层上并与所述第一内电极间隔开，所述第二虚设图案设置在所述第二介电层上并与所述第二内电极间隔开；外电极，分别设置在所述主体的在长度方向上彼此相对的第一端表面和第二端表面上。所述第一内电极和所述第一虚设图案分别暴露于所述第一端表面和所述第二端表面，所述第二内电极和所述第二虚设图案分别暴露于所述第二端表面和所述第一端表面，并且所述第一虚设图案和所述第二虚设图案中的至少一个的宽度在所述长度方向上变化。
附图说明
15.通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
16.图1是示出根据本公开中的示例性实施例的多层电子组件的示意性立体图；
17.图2是示出在图1的多层电子组件不包括外电极的状态下的主体的立体图；
18.图3是根据本公开中的示例性实施例的第一介电层的平面图；
19.图4是根据本公开中的示例性实施例的第二介电层的平面图；
20.图5是示出根据本公开中的示例性实施例的第一介电层和第二介电层彼此重叠的平面图；
21.图6是沿着图1的线i-i'截取的截面图；
22.图7是当从图2的方向p观察时图2的主体的示图；以及
23.图8是沿图1的线ii-ii'截取的截面图。
具体实施方式
24.在下文中，将参照附图详细地描述本公开的示例性实施例。
25.在附图中，x方向是指主体的第二方向或长度方向，y方向是指主体的第三方向或宽度方向，z方向是指主体的第一方向、厚度方向或堆叠方向。
26.多层电子组件
27.图1是示出根据本公开中的示例性实施例的多层电子组件的示意性立体图。
28.图2是示出在图1的多层电子组件不包括外电极的状态下的主体的立体图。
29.图3是根据本公开中的示例性实施例的第一介电层的平面图。
30.图4是根据本公开中的示例性实施例的第二介电层的平面图。
31.图5是示出根据本公开中的示例性实施例的第一介电层和第二介电层彼此重叠的平面图。
32.图6是沿着图1的线i-i'截取的截面图。
33.图7是当从图2的方向p观察时图2的主体的示图。
34.图8是沿图1的线ii-ii'截取的截面图。
35.在下文中，将参照图1至图8描述根据本公开中的示例性实施例的多层电子组件100。
36.根据本公开中的示例性实施例的多层电子组件100可包括：主体110，具有在第一方向(z方向)上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面并在第二方向(x方向)上彼此相对的第三表面3和第四表面4以及连接到第一表面、第二表面、第三表面和第四表面并在第三方向(y方向)上彼此相对第五表面5和第六表面6，并且包括在第一方向(z方向)上交替地设置的第一介电层111a和第二介电层111b；以及外电极131和132，分别设置在第三表面和第四表面上，其中，暴露于第三表面的第一内电极121以及与第一内电极间隔开并暴露于第四表面的第一虚设图案d1设置在第一介电层111a上，暴露于第四表面的第二内电极122以及与第二内电极间隔开并暴露于第三表面的第二虚设图案d2设置在第二介电层111b上，第一内电极121包括第一主部121m以及第一侧部121s1和第二侧部121s2，第一主部121m被设置为与第五表面和第六表面间隔开，第一侧部121s1和第二侧部121s2分别设置在第一主部的相对侧表面上并暴露于第三表面，第二内电极122包括第二主部122m以及第三侧部122s3和第四侧部122s4，第二主部122m被设置为与第五表面和第六表面间隔开，第三侧部122s3和第四侧部122s4分别设置在第二主部的相对侧表面上并暴露于第四表面，并且第一主部121m和第二主部122m按照在第三方向上交错的方式布置。换句话说，第一主部121m的外边缘和第二主部122m的外边缘在第三方向上彼此背离。
37.主体110可包括介电层111以及内电极121和122，内电极121和122交替地堆叠在主体110中。
38.主体110的形状不受具体限制，并且可如附图中所示是六面体形状或类似于六面体形状的形状。尽管主体110由于包括在主体110中的陶瓷粉末颗粒在烧结过程中收缩而不具有完全直线的六面体形状，但是主体110可具有大致的六面体形状。
39.主体110可具有：第一表面1和第二表面2，在第一方向(z方向)上彼此相对；第三表面3和第四表面4，连接到第一表面1和第二表面2，并且在第二方向(x方向)上彼此相对；以及第五表面5和第六表面6，连接到第一表面1和第二表面2，连接到第三表面3和第四表面4，
并且在第三方向(y方向)上彼此相对。第一表面1和第二表面2可分别是主体110的上表面和下表面，第三表面3和第四表面4可分别是主体110的第一端表面和第二端表面，并且第五表面5和第六表面6可分别是主体110的第一侧表面和第二侧表面。
40.形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得在不使用扫描电子显微镜(sem)的情况下难以识别它们之间的边界。
41.根据本公开中的示例性实施例，介电层111的原材料不受具体限制，只要可获得足够的电容即可。例如，钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等可用作介电层111的原材料。钛酸钡基材料可包括batio3基陶瓷粉末颗粒。batio3基陶瓷粉末颗粒的示例可包括batio3以及钙(ca)、锆(zr)等部分地固溶于batio3中的(ba
1-x
ca
x
)tio3、ba(ti
1-y
cay)o3、(ba
1-x
ca
x
)(ti
1-y
zry)o3、ba(ti
1-y
zry)o3等。
42.另外，根据本公开的目的，介电层111的原材料可包括添加到粉末颗粒(诸如，钛酸钡(batio3)粉末颗粒等)的各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等。
43.主体110可包括电容形成部以及保护层112和113，电容形成部设置在主体110中并通过包括设置为彼此面对的第一内电极121和第二内电极122且使介电层111中的每个介于第一内电极121与第二内电极122之间来形成电容，保护层112和113分别形成在电容形成部的在第一方向(z方向)上的相对端表面上。
44.对多层电容器的电容形成有贡献的电容形成部可通过如下方式形成：在第一方向(z方向)上重复地堆叠多个第一内电极121和多个第二内电极122，且使介电层111中的每个介于第一内电极121与第二内电极122之间。
45.保护层112和113可通过分别在电容形成部的第一方向(z方向)上的相对端表面上堆叠单个介电层或者两个或更多个介电层来形成，并且可基本用于防止由于物理应力或化学应力而对内电极造成的损坏。
46.保护层112和113不包括内电极，并且可包括与介电层111的材料相同的材料。
47.介电层111可包括在第一方向(z方向)上交替地设置的第一介电层111a和第二介电层111b。
48.暴露于主体110的第三表面3的第一内电极121以及与第一内电极间隔开并暴露于主体110的第四表面4的第一虚设图案d1可设置在第一介电层111a上，并且暴露于主体110的第四表面4的第二内电极122以及与第二内电极间隔开并暴露于主体110的第三表面3的第二虚设图案d2可设置在第二介电层111b上。
49.参照图2和图7，第一内电极121和第二虚设图案d2可交替地暴露于第三表面3。另外，第二内电极122和第一虚设图案d1可交替地暴露于第四表面4。
50.当内电极的除了其连接到外电极的部分之外的部分暴露在主体的外部时，可能由于引入导电异物等而发生短路，使得多层电子组件的可靠性可能降低。因此，在现有技术中，当内电极形成在介电层上时，介电层被形成为具有比内电极的面积大的面积，使得在内电极的除了连接到外电极的部分之外的其余外周部分上形成边缘部。也就是说，边缘部是指介电层的其中未形成内电极的区域。当在制造工艺中在介电层上形成内电极时，内电极具有从边缘部突出的形状。由于这种突出形状而产生台阶部，并且当堆叠数十至数百个介电层时，介电层被拉伸以填充这些台阶部。当介电层被拉伸时，内电极也发生翘曲。当内电极翘曲时，存在相应部分中的击穿电压(bdv)降低的问题。
51.由于第一内电极121被设置为与第四表面4间隔开并且第二内电极122被设置为与第三表面3间隔开，因此可由于内电极121和122在主体110的长度方向(x方向)上的两个末端处的厚度差而产生台阶部。
52.根据本公开中的示例性实施例，由于暴露于主体110的第三表面3的第一内电极121以及与第一内电极间隔开并暴露于主体110的第四表面4的第一虚设图案d1设置在第一介电层111a上，并且暴露于主体110的第四表面4的第二内电极122以及与第二内电极间隔开并暴露于主体110的第三表面3的第二虚设图案d2设置在第二介电层111b上，因此可抑制由于内电极121和122在主体110的长度方向(x方向)上的两个末端处的厚度差而产生的台阶部。
53.另外，在根据现有技术的常规内电极形式的情况下，内电极交替地暴露在主体的长度方向(x方向)上的两个末端处，但是通常不暴露在主体的宽度方向(y方向)上的两个末端处。因此，由于内电极的厚度差而产生的台阶部在主体的宽度方向(y方向)上的两个末端处可能比在主体的长度方向(x方向)上的两个末端处严重。
54.根据本公开中的示例性实施例，第一内电极121可包括第一主部121m以及第一侧部121s1和第二侧部121s2，第一主部121m被设置为与第五表面和第六表面间隔开，第一侧部121s1和第二侧部121s2分别设置在第一主部的相对侧表面上并暴露于第三表面，第二内电极122可包括第二主部122m以及第三侧部122s3和第四侧部122s4，第二主部122m被设置为与第五表面和第六表面间隔开，第三侧部122s3和第四侧部122s4分别设置在第二主部的相对侧表面上并暴露于第四表面。
55.与根据现有技术的常规内电极对应的第一主部121m和第二主部122m可被构造为当它们形成在介电层111上时在宽度方向上的位置不同。也就是说，当堆叠多个介电层111时，在竖直方向上彼此相邻布置的第一主部121m和第二主部122m可被构造为在宽度方向上具有不同的位置。
56.参照图8，在竖直方向上堆叠在上部的第一介电层111a的第一主部121m和在竖直方向上堆叠在下部的第二介电层111b的第二主部122m可在宽度方向上以交错的方式堆叠，因此可抑制宽度方向上的台阶部。作为示例，第一主部121m的一部分和第二主部122m的一部分在z方向上彼此叠置，第一主部121m的另一部分和第二主部122m的另一部分在z方向上彼此不叠置。
57.另外，第一侧部121s1和第二侧部121s2可分别设置在第一主部121m的在宽度方向上的相对侧表面上并且第三侧部122s3和第四侧部122s4可分别设置在第二主部122m的在宽度方向上的相对侧表面上，以进一步抑制宽度方向上的台阶部。
58.也就是说，根据本公开中的示例性实施例，可设置虚设图案d1和d2，以抑制长度方向(x方向)上的台阶部，堆叠在上部处的第一介电层111a的第一主部121m以及堆叠在下部处的第二介电层111b的第二主部122m可在宽度方向上按照交错的方式堆叠且可设置侧部121s1、121s2、122s3和122s4，以抑制宽度方向(y方向)上的台阶部。
59.由于第一介电层111a和第二介电层111b在第一方向(z方向)上交替地设置，因此第一内电极121和第二内电极122也可在第一方向(z方向)上交替地设置。
60.第一内电极121和第二虚设图案d2可通过第三表面电连接到第一外电极131，并且第二内电极122和第一虚设图案d1可通过第四表面电连接到第二外电极132。第一虚设图案
和第二虚设图案对形成电容不会有贡献，并且可用于抑制长度方向上的台阶部。
61.第一内电极121和第二内电极122可通过设置在第一内电极121与第二内电极122之间的介电层111a和介电层111b中的每个而彼此电分离。
62.内电极121和122以及虚设图案d1和d2中的每个的材料不受具体限制，并且可以是具有优异的导电性的材料。例如，内电极121和122可通过在陶瓷生片上印刷包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)及它们的合金中的一种或更多种的导电膏来形成。
63.印刷导电膏的方法可以是丝网印刷法、凹版印刷法等，但不限于此。
64.在这种情况下，内电极121和122以及虚设图案d1和d2可使用相同的材料形成，但不限于此。也就是说，内电极121和122以及虚设图案d1和d2也可通过在陶瓷生片上印刷不同的导电膏来形成。
65.参照图3至图5，第一主部121m与第五表面5间隔开的距离g1可长于第一主部121m与第六表面6间隔开的距离g1'，并且第二主部122m与第五表面5间隔开的距离g2可短于第二主部122m与第六表面6间隔开的距离g2'。因此，第一主部121m和第二主部122m可按照交错的方式堆叠。
66.在这种情况下，第一主部与第五表面间隔开的距离g1和第二主部与第五表面间隔开的距离g2之间的差可大于等于第一主部的宽度wm1的0.05倍且小于等于第一主部的宽度wm1的0.2倍。也就是说，0.05
×
wm1≤g1-g2≤0.2
×
wm1。
67.原因在于：当第一主部与第五表面间隔开的距离g1和第二主部与第五表面间隔开的距离g2之间的差小于第一主部的宽度wm1的0.05倍时，抑制宽度方向上的台阶部的效果可能不足，当第一主部与第五表面间隔开的距离g1和第二主部与第五表面间隔开的距离g2之间的差大于第一主部的宽度wm1的0.2倍时，可能难以确保高电容。
68.另外，第一主部的宽度wm1和第二主部的宽度wm2可彼此基本相同。因此，可尽可能地确保抑制宽度方向上的台阶部的效果，并且可尽可能地确保电容。在此，本领域普通技术人员将理解的是，表述“基本相同”是指通过允许制造工艺中可能发生的工艺误差、位置偏差和/或测量误差而相同。
69.第一侧部121s1和第二侧部121s2的宽度可随着第一侧部121s1和第二侧部121s2变得远离第三表面而减小，第三侧部122s3和第四侧部122s4的宽度可随着第三侧部122s3和第四侧部122s4变得远离第四表面而减小。
70.当侧部121s1、121s2、122s3和122s4的宽度恒定并且较长时，可确保内电极和外电极之间的电连接，但是在主体的边缘部处的第一介电层111a和第二介电层111b之间的结合区域可能变得太小，使得结合力可能减小，并且在主体的边缘部处可能发生分层。
71.相反，当侧部121s1、121s2、122s3和122s4的宽度恒定且短时，可能难以确保内电极与外电极之间的电连接，并且抑制宽度方向上的台阶部的效果可能不足。
72.因此，在本公开的示例性实施例中，可通过使暴露于第三表面和第四表面的侧部的宽度ws1、ws2、ws3和ws4尽可能大来确保内电极121和122与外电极131和132之间的电连接，并且可通过使侧部121s1、121s2、122s3和122s4的宽度朝向主体的长度方向(x方向)上的中央部分变小来充分地确保抑制分层的效果和抑制宽度方向上的台阶部的效果。
73.第一侧部121s1可设置在第一主部121m的相对侧表面中的靠近第六表面的一个侧
表面上，并且第二侧部121s2可设置在第一主部121m的相对侧表面中的另一侧表面上，第三侧部122s3可设置在第二主部122m的相对侧表面中的靠近第六表面的一个侧表面上，第四侧部122s4可设置在第二主部122m的相对侧表面中的另一侧表面上。在此，相对侧表面是指在宽度方向(y方向)上相对的侧表面。
74.在这种情况下，第一侧部的暴露于第三表面的宽度ws1可小于第二侧部的暴露于第三表面的宽度ws2，第三侧部的暴露于第四表面的宽度ws3可大于第四侧部的暴露于第四表面的宽度ws4。根据本公开中的示例性实施例，第一主部121m与第五表面5间隔开的距离g1可比第一主部121m与第六表面6间隔开的距离g1'长，第二主部122m与第五表面5间隔开的距离g2可比第二主部122m与第六表面6间隔开的距离g2'短。因此，ws1《ws2且ws3》ws4，使得可显著地增大侧部的台阶部抑制效果和电连接性改善效果。
75.另外，第一侧部的暴露于第三表面的宽度ws1和第四侧部的暴露于第四表面的宽度ws4可大于等于第二主部与第五表面间隔开的距离g2的0.2倍且小于等于第二主部与第五表面间隔开的距离g2的1.0倍，第二侧部的暴露于第三表面的宽度ws2和第三侧部的暴露于第四表面的宽度ws3可大于等于第一主部与第五表面间隔开的距离g1的0.2倍且小于等于第一主部与第五表面间隔开的距离g1的1.0倍。
76.当宽度ws1和宽度ws4小于距离g2的0.2倍时，内电极与外电极之间的连接性改善效果和台阶部抑制效果可能不足，当宽度ws1和宽度ws4大于距离g2的1.0倍时，第一侧部和第四侧部将超过主体的宽度，因此可能难以形成第一侧部和第四侧部使得宽度ws1和宽度ws4大于距离g2的1.0倍。
77.另外，当宽度ws2和宽度ws3小于距离g1的0.2倍时，内电极与外电极之间的连接性改善效果和台阶部抑制效果可能不足，当宽度ws2和宽度ws3大于距离g1的1.0倍时，第二侧部和第三侧部将超过主体的宽度，因此可能难以形成第二侧部和第三侧部使得宽度ws2和宽度ws3大于距离g1的1.0倍。
78.另外，第一侧部与第一主部彼此接触的长度ls1可小于第二侧部与第一主部彼此接触的长度ls2，并且第三侧部与第二主部彼此接触的长度ls3可大于第四侧部与第二主部彼此接触的长度ls4。
79.也就是说，ls1《ls2且ls3》ls4，并因此可显著地增大侧部的台阶部抑制效果。
80.另外，第一侧部与第一主部彼此接触的长度ls1以及第四侧部与第二主部彼此接触的长度ls4可大于等于第二主部与第五表面间隔开的距离g2的0.4倍且小于等于第二主部与第五表面间隔开的距离g2的3.0倍，第二侧部与第一主部彼此接触的长度ls2以及第三侧部与第二主部彼此接触的长度ls3可大于等于第一主部与第五表面间隔开的距离g1的0.4倍且小于等于第一主部与第五表面间隔开的距离g1的3.0倍。
81.当长度ls1和长度ls4小于距离g2的0.4倍时，台阶部抑制效果可能不足，当长度ls1和长度ls4大于距离g2的3.0倍时，第一介电层111a与第二介电层111b之间的结合力可能变得不足。
82.当长度ls2和长度ls3小于距离g1的0.4倍时，台阶部抑制效果可能不足，当长度ls2和长度ls3大于距离g1的3.0倍时，第一介电层111a与第二介电层111b之间的结合力可能变得不足。
83.此外，第二侧部121s2可被设置为与第二主部122m部分地重叠，第三侧部122s3可
被设置为与第一主部121m部分地重叠。因此，不仅可确保台阶部抑制效果，而且可确保电容改善效果。
84.此外，第一虚设图案d1的宽度可随着第一虚设图案d1变得远离第四表面而减小，第二虚设图案d2的宽度可随着第二虚设图案d2变得远离第三表面而减小。
85.当虚设图案d1和d2的宽度恒定且长时，可改善抑制宽度方向上的台阶部的效果，但是在主体的边缘部处的第一介电层111a与第二介电层111b之间的结合区域可能变得太小，使得结合力可能减小并且在主体的边缘部处可能发生分层。
86.相反，当第一虚设图案d1和第二虚设图案d2的宽度恒定且短时，抑制长度方向上的台阶部的效果可能不足。
87.因此，在本公开中的示例性实施例中，可通过使虚设图案的暴露于第三表面3和第四表面4的宽度wd1和wd2尽可能大来抑制长度方向上的台阶部，并且可通过使第一虚设图案d1和第二虚设图案d2的宽度朝向主体110的长度方向(x方向)上的中央部分变小来抑制分层。
88.另外，第一虚设图案d1的暴露于第四表面4的宽度wd1可以是第二内电极122的暴露于第四表面4的宽度we2的0.95倍至1.05倍，并且暴露于第三表面3的第二虚设图案d2的宽度wd2可以是第一内电极121的暴露于第三表面3的宽度we1的0.95倍至1.05倍。
89.也就是说，如图7中所示，wd2和we1可在第三表面3上彼此基本相同。另外，wd1和we2也可在第四表面上彼此基本相同。因此，可确保第一虚设图案d1和第二虚设图案d2以及侧部121s1、121s2、122s3和122s4的宽度尽可能大，以显著地增加根据各构造的抑制台阶部的效果。
90.第一虚设图案d1可在其与第二内电极122重叠的区域中具有与第二内电极122基本相同的宽度，第二虚设图案d2可在其与第一内电极121重叠的区域中具有与第一内电极121基本相同的宽度。
91.也就是说，第一虚设图案d1的整个区域可基本与第二内电极122重叠，第二虚设图案d2的整个区域可基本与第一内电极121重叠。
92.外电极131和132可设置在主体110上，并且可分别连接到内电极121和122。
93.如图6中所示，外电极131和132可包括：第一外电极131，设置在主体110的第三表面3上，并且连接到第一内电极121和第二虚设图案d2；以及第二外电极132，设置在主体110的第四表面4上，并且连接到第二内电极122和第一虚设图案d1。
94.在本示例性实施例中已经描述了多层电子组件100包括两个外电极131和132的结构，但是外电极131和132的数量、形状等可根据内电极121和122的形状或其他目的而改变。
95.此外，外电极131和132可利用具有导电性的任何材料(诸如，金属)形成，外电极131和132中的每个的具体材料可考虑电特性、结构稳定性等来确定，并且外电极131和132可具有多层结构。
96.例如，如图6中所示，外电极131和132可分别包括设置在主体110上的电极层131a和132a以及各自设置在电极层131a和132a上的镀层131b和132b。
97.作为电极层131a和132a的更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧制电极或者包括导电金属和树脂的树脂基电极。
98.可选地，电极层131a和132a可具有烧制电极和树脂基电极顺序地形成在主体上的
形式。另外，电极层131a和132a可按照将包括导电金属的片转印到主体上的方式形成，或者可按照将包括导电金属的片转印到烧制电极上的方式形成。可选地，第一电极层131a和第二电极层132a可通过例如原子层沉积(ald)法、分子层沉积(mld)法、化学气相沉积(cvd)法、溅射法等形成。
99.用于电极层131a和132a的导电金属不受具体限制，只要其可电连接到内电极以形成电容即可，并且可包括例如从由镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)及它们的合金组成的组中选择的一种或更多种。
100.作为镀层131b和132b的更具体的示例，镀层131b和132b可以是ni镀层或sn镀层，可分别具有ni镀层和sn镀层顺序地形成在电极层131a和132a上的形式，或者可具有sn镀层、ni镀层和sn镀层顺序地形成的形式。可选地，镀层131b和132b可包括多个ni镀层和/或多个sn镀层。
101.如上所述，根据示例性实施例，可设置虚设图案以抑制长度方向上的台阶部，可在宽度方向上按照交错的方式布置内电极并且可在内电极的相对侧表面上设置侧部以抑制宽度方向上的台阶部，使得既可抑制宽度方向上的台阶部又可抑制长度方向上的台阶部。因此，可改善多层电子组件的可靠性。
102.另外，可设置侧部以改善内电极与外电极之间的电连接性。
103.虽然以上已经示出并描述了示例性实施例，但对于本领域技术人员而言将易于理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。