半导体结构和半导体结构的制造方法与流程

1.本发明实施例涉及半导体领域，特别涉及一种半导体结构和半导体结构的制造方法。


背景技术：

2.半导体结构中的存储器是用来存储数据信息的记忆部件，随机存储器分为静态随机存储器和动态随机存储器。动态随机存储器通常包括电容器以及与电容器连接的晶体管，电容器用来存储代表存储信息的电荷，晶体管是控制电容器的电荷流入和释放的开关。在写入数据时字线给出高电平，晶体管导通，位线向电容器充电。读出时字线同样给出高电平，晶体管导通，电容器放电，使位线获得读出信号。
3.然而，随着存储器工艺技术的不断发展，通过缩小存储器的尺寸来增加存储容量变的越来越困难。


技术实现要素：

4.本发明实施例解决的技术问题为提供一种半导体结构和半导体结构的制造方法，解决存储器容量较小的问题。
5.为解决上述问题，本发明实施例提供一种半导体结构，包括：字线；位于所述字线两侧的第一位线和第二位线以及第一存储结构和第二存储结构，所述第一位线和所述第二位线通过晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向的夹角为锐角或钝角。
6.另外，所述晶体管为垂直晶体管，且所述晶体管包括第一晶体管和第二晶体管，所述第一晶体管的两端分别与所述第一位线和所述第一存储结构相连，所述第二晶体管的两端分别与所述第二位线和所述第二存储结构相连。
7.另外，所述第一位线和所述第二存储结构位于所述晶体管的一侧，所述第二位线和所述第一存储结构位于所述晶体管的另一侧。
8.另外，与同一所述字线连接的相邻所述晶体管分别与所述第一存储结构和所述第二存储结构连接。
9.另外，连接所述第一存储结构的所述晶体管与连接所述第二存储结构的所述晶体管交错排列。
10.另外，连接所述第一存储结构的所述晶体管对齐排列，连接所述第二存储结构的所述晶体管对齐排列。
11.另外，所述半导体结构还包括：第一存储节点接触和第二存储节点接触；所述第一存储结构通过所述第一存储节点接触与所述晶体管的所述源极或漏极连接，所述第二存储结构通过所述第二存储节点接触与所述晶体管的所述源极或漏极连接。
12.另外，所述第一存储节点接触与所述第二位线在同一层上，所述第二存储节点接触与所述第一位线在同一层上。
13.另外，所述半导体结构还包括：第一位线节点接触和第二位线节点接触；所述第一位线通过所述第一位线节点接触与所述晶体管的源极或漏极连接，所述第二位线通过所述第二位线节点接触与所述晶体管的源极或漏极连接。
14.另外，所述第一位线的延伸方向和所述第二位线的延伸方向相同。
15.另外，所述第一位线的延伸方向、所述第二位线的延伸方向和所述字线的延伸方向的夹角互为60度。
16.本发明实施例还提供一种半导体结构的制造方法，包括：提供基底，在所述基底上形成第一存储结构；在所述第一存储结构上形成第二位线；在所述第二位线上形成晶体管和字线，所述晶体管包括源极、漏极以及沟道区，所述晶体管的所述沟道区与所述字线相连；在所述晶体管和所述字线上形成第一位线；在所述第一位线上形成第二存储结构；其中，所述第一位线和所述第二位线通过所述晶体管分别与所述第一存储结构和所述第二存储结构相连；所述第一位线的延伸方向与所述字线的延伸方向的夹角为锐角或钝角。
17.另外，形成所述第一存储结构后，还形成第一存储节点接触；以及形成所述第二存储结构前，还形成第二存储节点接触。
18.另外，形成所述第一位线的步骤包括：在所述晶体管和所述字线上形成第一绝缘层，在所述第一绝缘层上形成第一沟槽，在所述第一沟槽中形成第一位线；形成所述第二位线的步骤包括：在所述第一存储结构上形成第二绝缘层，在所述第二绝缘层上形成第二沟槽，在所述第二沟槽中形成第二位线。
19.另外，形成所述栅极和所述字线的步骤包括：在所述晶体管一端的所述源极或所述漏极上形成半导体柱；在所述半导体柱的侧壁上形成栅介质层；在所述栅介质层外围形成所述字线，所述字线暴露所述半导体柱另一端的侧壁和顶部。
20.另外，形成所述晶体管另一端的所述源极或所述漏极的步骤包括：填充所述字线以及所述半导体柱间的间隙，形成隔离层，所述隔离层露出所述半导体柱的顶部；在被露出的所述半导体柱的顶部进行离子注入，形成所述晶体管另一端的所述源极或所述漏极。
21.与现有技术相比，本发明实施例提供的技术方案具有以下优点：本发明实施例提供的半导体结构具有分别位于晶体管的两侧的第一存储结构和第二存储结构，以及分别位于晶体管的两侧的第一位线和第二位线，相比于单层结构的存储器，本实施例的存储器内部的空间得到了更为充分的利用，进而增大存储容量，提高存储器的性能。另外，字线的延伸方向与第一位线的延伸方向的夹角为锐角或钝角时，位于所述字线同一侧的第一存储结构之间的间距可以增大，如此能够提高工艺窗口，增加产品良率。
22.另外，第一存储节点接触与第二位线位于同层，第二存储节点接触与第一位线位于同层，如此能够进一步节省存储器内部的空间，缩小存储器的尺寸。
23.另外，与同一字线连接的相邻晶体管分别与第一存储结构和第二存储结构连接，如此可以提高同一字线连接的存储结构的数量，进而增大存储容量。
附图说明
24.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
25.图1为本发明第一实施例提供的半导体结构的示意图；
26.图2至图28为本发明第二实施例提供的半导体结构的制造方法各步骤对应的结构示意图。
具体实施方式
27.本发明实施提供一种半导体结构及半导体结构的制造方法。该半导体结构具有位于字线两侧的第一存储结构和第二存储结构，以及位于字线两侧的第一位线和第二位线，且第一位线与第二位线的延伸方向相同，第一位线的延伸方向与字线的延伸方向的夹角为锐角或钝角。因此，能够在提高存储容量的同时，提高工艺窗口，增加产品良率。
28.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本技术而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本技术所要求保护的技术方案。
29.本发明第一实施例提供一种半导体结构，图1为本实施例提供的半导体结构的示意图。
30.参考图1，半导体结构包括：字线100；位于字线100两侧的第一位线101和第二位线102以及第一存储结构103和第二存储结构104，第一位线101和第二位线102通过晶体管105分别与第一存储结构103和第二存储结构104相连。第一位线101的延伸方向与字线100的延伸方向的夹角为锐角或钝角。
31.以下将结合附图进行详细说明。
32.参考图1，晶体管105为垂直晶体管，字线100包覆晶体管105的中部，且字线100与晶体管105的沟道区(图中未示出)相连，用于控制晶体管105的开启和关闭。
33.晶体管105的两端为源极107或漏极108。
34.晶体管105包括第一晶体管和第二晶体管，第一晶体管的两端分别与第一位线101和第一存储结构103相连，第二晶体管的两端分别与第二位线102和第二存储结构104相连。
35.本实施例中，第一晶体管的源极107与第一存储结构103相连，第一晶体管的漏极108与第一位线101相连。第二晶体管的源极107与第二存储结构104相连，第二晶体管的漏极108与第二位线102相连。
36.在其他实施例中，第一晶体管的漏极也可与第一存储结构相连，第一晶体管的源极与第一位线相连。第二晶体管的漏极也可与第二存储结构相连，第二晶体管的源极与第二位线相连。
37.第一位线101和第二存储结构104位于晶体管105的一侧，第二位线102和第一存储结构103位于晶体管105的另一侧。
38.第一存储结构103和第二存储结构104位于晶体管105的两侧，能够增加存储结构的数量，进而获得更大的存储容量。
39.本实施例中，第二位线102和第一存储结构103位于不同层上，第一位线101和第二存储结构104位于不同层上；且第二位线102位于比第一存储结构103更靠近晶体管105的一层。第一位线101位于比第二存储结构104更靠近晶体管105的一层，在其他实施例中，第二存储结构可位于比第一位线更靠近晶体管的一层，第一存储结构可位于比第二位线更靠近
晶体管的一层。
40.本实施例中，与同一字线100连接的相邻晶体管105分别与第一存储结构103和第二存储结构104连接。
41.具体的，多个字线100位于同一层中，多个第一位线101和多个第二存储结构104位于字线100所在层的一侧，多个第二位线102和多个第一存储结构103位于字线100所在层的另一侧；且多个第一位线101位于同一层中，多个第二存储结构104位于同一层中，多个第二位线102位于同一层中，多个第一存储结构103位于同一层中。同一字线100连接多个晶体管105，即同一字线100对应第一存储结构103和第二存储结构104；相应的，同一字线100对应第一位线101和第二位线102。同一字线100对应两层的存储结构及字线，能够增加字线100连接的存储结构的数量，进而提高存储器的存储容量。
42.进一步的，本实施例中，连接第一存储结构103的晶体管105与连接第二存储结构104的晶体管105交错排列。因此，与同一字线100对应的第一存储结构103和第二存储结构104排列更为密集，存储器内部的空间利用率更高。
43.进一步的，连接第一存储结构103的晶体管105对齐排列，连接第二存储结构104的晶体管105对齐排列。具体的，连接第一存储结构103的晶体管105呈正方形排列，连接第二存储结构104的晶体管105也呈正方形排列，其中，连接第一存储结构103的晶体管105位于连接第二存储结构104的晶体管105组成的正方形的中心轴线上，连接第二存储结构104的晶体管105位于连接第一存储结构103的晶体管组成的正方形的中心轴线上，以增大晶体管105和存储结构的排列密度。
44.进一步的，本实施例中，对于同一字线100上控制的任意相邻的晶体管105对应连接第一存储结构103和第二存储结构104，在读写过程中，由于该相邻的两个晶体管105连接的存储结构位于上下两侧，彼此间距离更大，更难受到寄生效应的干扰。在其他实施例中，连接第一存储结构的晶体管与连接第二存储结构的晶体管也可不交错排列，即多个连接第一存储结构的晶体管相邻排列或多个连接第二存储结构的晶体管相邻排列。
45.可以理解的是，在其他实施例中，与同一字线连接的晶体管与第一存储结构和第二存储结构中的一者连接，即同一字线只对应第一存储结构，或只对应第二存储结构。相应的，同一字线只对应第一位线或只对应第二位线。
46.进一步的，在其他实施例中，第一存储结构对应的字线与第二存储结构对应的的字线交替排列。
47.本实施例中，第一存储结构103与第二存储结构104在字线100排列的平面上的正投影相互交错或相互分立，以进一步增大排列密度。
48.字线100的延伸方向与第一位线101的延伸方向呈锐角或钝角。即字线100的延伸方向与第一位线101的延伸方向不是垂直关系。当第一位线101与字线100的延伸方向呈锐角或钝角时，在字线100之间的距离一定时，位于字线100同一侧的第一存储结构103之间的间距可以增大，进而提高工艺窗口，增加产品良率。
49.进一步的，第一位线101与第二位线102的延伸方向相同，可以简化半导体结构的设计难度。同时，在字线100之间的距离一定时，当第二位线102与字线100的延伸方向呈锐角或钝角时，位于字线100另一侧的第二存储结构104之间的间距可以增大，进而提高工艺窗口，增加产品良率。
50.进一步的，第一位线101的延伸方向、第二位线102的延伸方向和字线100的延伸方向的夹角互为60度。使得第一位线101、第二位线102和字线100交叠区域尽可能的减少，降低三者之间的相互耦合。
51.本实施例的半导体结构还包括：第一存储节点接触109和第二存储节点接触110；第一存储结构103通过第一存储节点接触109与晶体管105的源极107或漏极108连接，第二存储结构104通过第二存储节点接触110与晶体管105的源极107或漏极108连接。
52.本实施例中，第一存储节点接触109与第二位线102在同一层上，第二存储节点接触110与第一位线101在同一层上。如此，可以进一步充分利用存储器内部的空间，缩小存储器的体积。在其他实施例中，第一存储节点接触也可不与第二位线在同一层上，第二存储节点接触也可不与第一位线在同一层上。
53.本实施例的半导体结构还包括：第一位线节点接触(图中未示出)和第二位线节点接触(图中未示出)；第一位线101通过第一位线节点接触与晶体管105的源极107或漏极108连接，第二位线102通过第二位线节点接触与晶体管105的源极107或漏极108连接。
54.本实施例中，晶体管105的源极107和漏极108的材料包括：n型半导体或p型半导体。
55.字线100材料包括：钽、钨、氮化钽、氮化钛或其他低电阻金属。
56.第一位线101包括：导电层、绝缘层、位线接触层等结构，导电层的材料包括钽、钨、氮化钽、氮化钛等导电材料，位线接触层的材料包括多晶硅等导电材料，绝缘层的材料包括氮化硅或碳氮化硅等绝缘材料。
57.第二位线102包括：导电层、绝缘层、位线接触层等结构，导电层的材料包括钽、钨、氮化钽、氮化钛等导电材料，位线接触层的材料包括多晶硅等导电材料，绝缘层的材料包括氮化硅或碳氮化硅等绝缘材料。
58.本实施例中，第一位线101与第二位线102的结构及材料相同。在其他实时例中，第一位线与第二位线的结构及材料也可以不同。
59.第一存储结构103可以为电容存储、磁存储结构、电阻存储结构或者铁电存储等存储结构。
60.第二存储结构104可以为电容存储、磁存储结构、电阻存储结构或者铁电存储等存储结构。
61.本实施例中，第一存储结构103和第二存储结构104相同。在其他实施例中，第一存储结构和第二存储结构也可以不相同。
62.第一存储节点接触109材料为导电材料，比如可以为多晶硅，锗化硅等。
63.第二存储节点接触110的材料为导电材料，比如可以为多晶硅，锗化硅等。
64.本实施例中，第一存储节点接触109和第二存储节点接触110的材料相同。在其他实施例中，第一存储节点接触和第二存储节点接触的材料也可以不同。
65.第一位线节点接触的材料为导电材料，比如可以为多晶硅，锗化硅等。
66.第二位线节点接触的材料为导电材料，比如可以为多晶硅，锗化硅等。
67.本实施例中，第一位线节点接触和第二位线节点接触的材料相同。在其他实施例中，第一位线节点接触和第二位线节点接触的材料也可以不同。
68.综上所述，本实施例提供的半导体结构具有分别位于字线100的两侧的第一存储
结构103和第二存储结构104，以及分别位于字线100两侧的第一位线101和第二位线102；且第一存储结构103对应的字线100和第二存储结构104对应的字线100交替排列；且字线100的延伸方向与第一位线101及第二位线102的延伸方向的夹角为锐角或钝角。如此，能够充分利用存储器内部的空间，进而增大存储容量，且在字线100之间的间距一定，能够增大第一存储结构103之间的以及第二存储结构104之间的间距，进而增大工艺窗口，提高产品良率。
69.本发明第二实施例提供一种半导体结构的制造方法，该制造方法可以用于制造第一实施例中的半导体结构。图2至图28为该方法各步骤对应的结构示意图。以下将结合附图进行详细说明。
70.结合参考图2和图3，图3为图2的半导体结构的俯视图，提供基底200，在基底200上形成第一存储结构201。
71.基底200的材料可以为绝缘材料，比如氧化硅或氮化硅等；基底200的材料也可以为半导体材料，比如单晶硅，氮化镓，砷化镓等。
72.第一存储结构201可以为电容存储、磁存储、电阻存储或铁电存储等存储结构。电容结构可以为沟槽式电容，包括：上电极板、下电极板以及介电层等结构。
73.结合参考图4至图7，图5为图4的半导体结构的俯视图，图7为图6的半导体结构的俯视图，在第一存储结构201(参考图2-图3)上形成第二位线203；在第一存储结构201上形成第一存储节点接触204。
74.形成第二位线203的步骤包括：在第一存储结构201上形成第二绝缘层202，在第二绝缘层202上形成第二沟槽，在第二沟槽中形成第二位线203。
75.具体的，结合参考图4和图5，在第一存储结构201上沉积一层绝缘材料，形成第二绝缘层202。
76.本实施例采用化学气相沉积法或物理气相沉积法形成第二绝缘层202，化学气相沉积法和物理气相沉积法的沉积速度快。在其他实施例中，也可采用其他沉积技术。第二绝缘层202的材料可以为二氧化硅、氮化硅或碳氮化硅。
77.结合参考图6和图7，在第二绝缘层202上形成第二沟槽，填充第二沟槽，在第二沟槽中形成第二位线203。
78.形成第一存储节点接触204的步骤包括：在第二绝缘层202上形成接触孔，在接触孔中填充多晶硅等导电材料，形成第一存储节点接触204。第一存储节点接触204与第一存储结构201电连接。
79.具体的，第一存储节点接触204位于第一存储结构201的中心轴线上，第一存储节点接触204为等间距阵列排列，第二位线203为等间距平行排列，第二位线203和第一存储节点接触204交替分布，此种排列方式可以增大存储结构的排布密度，进而增大存储容量。
80.结合参考图8至图23，在第二位线203(参考图6-图7)上形成晶体管209(参考图28)和字线205，晶体管209包括源极207、漏极208以及沟道区(图中未示出)，沟道区位于源极207和漏极208之间，字线205与晶体管209的沟道区相连，用于控制晶体管209的开启和闭合。
81.具体的，结合参考图8和图9，图9为图8的半导体结构的俯视图。在第二绝缘层202上形成硅层211。
82.参考图10和图11，图11为图10的半导体结构的俯视图。通过形成多个分立的条状结构，对条状结构进行源漏离子注入，从而形成初始源极条状结构212和初始漏极条状结构213，且初始源极条状结构212和初始漏极条状结构213交替排列。
83.本实施例中，源离子或漏离子的种类及浓度相同。形成的初始源极条状结构212和初始漏极条状结构213为n型半导体或p型半导体。初始源极条状结构212位于第一存储节点接触204上方，初始漏极条状结构213位于第二位线203上方。
84.结合参考图12和图13，图13为图12的半导体结构的俯视图。对初始源极条状结构212和初始漏极条状结构213进行图形化，形成独立柱状结构的源极207和漏极208。
85.本实施例中，晶体管209(参考图28)下端的源极207与第一存储节点接触204(参考图6-图7)电连接，另一晶体管209下端的漏极208与第二位线202(参考图6-图7)电连接。在其他实施中，晶体管下端的源极也可与第二位线电连接，另一晶体管下端的漏极也可与第一存储节点接触电连接。
86.结合参考图14至图21，形成字线305的步骤包括：在晶体管209(参考图28)一端的源极207(参考图12-图13)或漏极208(参考图12-图13)上形成半导体柱214；在半导体柱214的侧壁上形成栅介质层216；在栅介质层216外围形成字线205，字线205暴露半导体柱214另一端的侧壁和顶部。
87.具体的，结合参考图14和图15，图15为图14的半导体结构的俯视图。用绝缘材料填充源极207和漏极208之间的间隙，形成第三绝缘层215，第三绝缘层215露出源极207和漏极208的顶部。在源极207和漏极208上形成半导体柱214。
88.半导体柱214与晶体管209下端的源极207或漏极208连接。
89.本实施例中，半导体柱214的材料为硅。在其他实施例中，半导体柱的材料可以为锗或其它半导体材料。
90.本实施例中形成半导体柱214的步骤为：在第三绝缘层215上沉积一层半导体材料，对半导体材料进行图形化，形成半导体柱214。如此，半导体柱214的形成速度更快。
91.结合参考图16和图17，图16为图17的半导体结构的俯视图，在半导体柱214(参考图14-图15)的侧壁和上表面以及第三绝缘层215的上表面沉积栅介质材料，形成覆盖半导体柱214侧壁的栅介质层216。
92.结合参考图18和图19，图19为图18的半导体结构的俯视图，在第三绝缘层215上形成一层栅极材料，对栅极材料进行图形化，形成分立的字线205。字线205的延伸方向与第二位线202的延伸方向上的夹角为锐角或钝角。
93.字线205只覆盖半导体柱214(参考图14-图15)的一部分，而暴露出半导体柱214另一端侧壁和顶部的栅介质材料。
94.结合参考图20和图21，图21为图20的半导体结构的俯视图。去除第三绝缘层215上表面的栅介质材料，以及被字线205暴露的栅介质材料，暴露出字线上方的半导体柱214。
95.结合参考图22和图23，图23为图24的半导体结构的俯视图。形成晶体管209(参考图28)另一端的源极207或漏极208的步骤包括：填充字线205以及半导体柱214间的间隙，形成隔离层217，隔离层217露出半导体柱214(参考图20-21)的顶部；在被露出的半导体柱214的顶部进行源漏离子注入，形成晶体管209(参考图28)另一端的源极207或漏极208。
96.隔离层217的材料为绝缘材料，比如为二氧化硅或氮化硅。
97.本实施例中，源离子和漏离子的种类和浓度相同，在其他实施例中，源离子和漏离子的种类或浓度也可不同。
98.结合参考图24和图25，图25为图24的半导体结构的俯视图。在晶体管209(参考图28)和字线205(参考图20-图21)上形成第一位线219。字线205的延伸方向与第一位线219的延伸方向上的夹角为锐角或钝角。
99.形成第一位线219的步骤包括：在晶体管209和字线205上形成第一绝缘层218，在第一绝缘层218上形成第一沟槽，在第一沟槽中形成第一位线219。
100.本实施例中采用化学气相沉积或物理气相沉积形成第一绝缘层218，在其他实施例中也可采用其他沉积技术。
101.通过刻蚀形成第一沟槽，在第一沟槽中填充材料，形成第一位线219。本实施例中，第一位线219部分位于第一沟槽中，部分高于第一沟槽。在其他实施例中，第一位线也可完全位于第一沟槽内。
102.本实施例中，第一位线219与晶体管209的上端的漏极208(参考图22-图23)电连接。在其他实施例中，第一位线也可与晶体管的上端的源极电连接。
103.在第一绝缘层218上形成接触孔，在接触孔内形成第二存储节点接触220。本实施例中，第二存储节点接触220部分位于接触孔内，部分高于接触孔。在其他实施例中，第二存储节点接触也可完全位于接触孔内。
104.第二存储节点接触220与晶体管209的上端的源极207(参考图22-图23)电连接。在其他实施例中，第二存储节点接触也可与晶体管的上端的漏极电连接。
105.结合图26和图27，图27为图26的半导体结构的俯视图。在第一位线219上形成第二存储结构221。
106.参考图28，图28为按照本实施例的制造方法制造的半导体结构。第一位线219和第二位线203通过晶体管209分别与第一存储结构201和第二存储结构221相连，且第一存储结构201与第二存储结构221交错排列；如此，能够充分利用存储器内部的空间，提高存储容量，进而提高存储器的性能。另外，第一位线219的延伸方向与第二位线203的延伸方向相同，第一位线219的延伸方向与字线205的延伸方向的夹角为锐角或钝角；如此能够简化工艺难度，且在字线205之间的间距一定时，增大第一存储结构201之间的及第二存储结构221之间的间距，进而增大工艺窗口，提高产品良率。
107.本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。