半导体结构的形成方法与流程

1.本发明涉及半导体制造领域，尤其是涉及一种半导体结构的形成方法。


背景技术：

2.接触孔是芯片内器件与第一层金属之间的连接通道，通过接触孔和金属层刻蚀显现不同器件之间的连接。钨作为通孔填充材料被引进到亚微米及以下的集成电路制造工艺中。然而，随着集成电路器件尺寸的不断缩小，接触孔的深宽比在不断变大，这给现有的钨填充工艺带来巨大的挑战，cvd(chemical vapor deposition，化学气相沉积)具有非常好的台阶覆盖率，因此被广泛用于接触孔的填充工艺中，但面临接触孔阻值高的问题。
3.接触孔电阻会影响芯片的速度，因此有效的降低接触孔的接触阻值己成为先进半导体制造工艺中一个重要的课题。


技术实现要素：

4.本发明解决的技术问题是提供一种半导体结构的形成方法，以改善半导体结构性能。
5.为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有接触层；在所述衬底上形成介质层，所述介质层内具有接触孔，所述接触孔底部暴露出所述接触层，所述接触孔侧壁暴露出所述介质层；在所述接触孔的底部表面和侧壁表面形成籽晶层；在所述籽晶层表面形成第一填充层，所述第一填充层内具有开口；对所述籽晶层和所述第一填充层进行退火处理；所述退火处理后，在所述开口内形成第二填充层，所述第二填充层和所述第一填充层使所述接触孔被填满。
6.可选的，形成所述第一填充层的工艺参数包括：使所述衬底加热至第一温度；形成第二填充层的工艺参数包括：使所述衬底加热至第二温度，且所述第二温度高于所述第一温度。
7.可选的，所述第一温度的范围为200度至350度；所述第二温度的范围为350度至500度。
8.可选的，所述籽晶层的材料包括钨；所述第一填充层的材料包括钨；所述第二填充层的材料包括钨。
9.可选的，所述第一填充层的形成工艺包括化学气相沉积工艺。
10.可选的，所述第一填充层的形成方法包括：向所述籽晶层表面通入第一气体；在去除未被籽晶层表面吸附的第一气体之后，通入第二气体，所述第二气体与第一气体反应形成第一填充膜；去除未反应的第二气体。
11.可选的，所述第一填充层的厚度范围为所述接触孔宽度的15％至40％。
12.可选的，形成所述第一填层的工艺参数包括：所述第一气体包括六氟化钨；所述第二气体包括硅烷；所述第一气体的气流流量范围为0标准毫升/分钟至500标准毫升/分钟；气压范围为5托至100托。
13.可选的，形成所述第一填层的工艺参数包括：所述第一气体包括硅烷；所述第二气体包括六氟化钨；所述第二气体的气流流量范围为0标准毫升/分钟至500标准毫升/分钟；气压范围为5托至100托。
14.可选的，所述籽晶层的形成工艺包括脉冲成核沉积工艺。
15.可选的，形成所述籽晶层的方法包括：向所述接触孔表面通入第三气体形成浸润层；去除未吸附的第三气体；在所述浸润层表面形成多层重叠的成核膜。
16.可选的，每层成核膜的形成方法包括：向所述接触孔表面通入第四气体；去除未吸附的第四气体；通入第五气体，所述第四气体与所述第五气体反应形成所述成核膜；去除未与所述第四气体反应的第五气体。
17.可选的，形成所述籽晶层的工艺参数包括：所述第三气体包括硼烷；所述第四气体包括六氟化钨；所述第五气体包括硅烷；气压范围为5托至100托。
18.可选的，形成所述籽晶层前，还包括：在所述接触孔和所述介质层表面形成粘结层，在所述粘结层表面形成辅助层；所述粘结层的材料包括钛，所述辅助层的材料包括氮化钛。
19.可选的，包括：所述粘结层的形成工艺包括物理气相沉积工艺；所述辅助层的形成工艺包括原子层淀积工艺。
20.可选的，包括：所述粘结层的厚度范围为2纳米至5纳米；所述辅助层的厚度范围为1纳米至5纳米。
21.可选的，形成所述籽晶层前，还包括：对所述辅助层进行等离子表面处理。
22.可选的，所述等离子表面处理的参数包括：采用氮气等离子气体；时间范围为1秒至10秒。
23.可选的，所述退火处理的工艺参数包括：温度范围为300度至500度，时间范围为10秒至1000秒。
24.可选的，还包括：平坦化所述第一填充层、所述第二填充层和所述籽晶层，暴露出所述介质层表面，在所述接触孔内形成导电插塞。
25.可选的，所述平坦化的工艺包括机械化学研磨工艺。
26.可选的，所述接触层的材料包括金属或者金属硅化物。
27.可选的，所述第二填充层的形成工艺包括化学气相沉积工艺。
28.可选的，形成所述第二填充层的工艺的参数包括：时间范围为0秒至100秒；气压范围为5托至100托。
29.与现有技术相比，本发明实施例的技术方案具有以下有益效果：
30.本发明技术方案提供的半导体结构的形成方法中，在所述籽晶层表面形成第一填充层，所述第一填充层内具有开口，所述第一填充层的工艺采用具有较好填充效果的工艺条件，使所述第一填充层与所述接触层之间具有良好的接触电阻，并通过退火处理使所述第一填充层的材料粒径变大，降低所述第一填充层的电阻率。对所述籽晶层和所述第一填充层进行退火处理后，在所述开口内形成第二填充层，所述第二填充层和所述第一填充层使所述接触孔被填满，所述第二填充层的形成工艺采用利于晶体粒径变大的工艺条件形成第二填充层，所述第二填充层的电阻率较低，形成所述第二填充层后，所述接触孔被填满。由所述第一填充层和第二填充层形成导电插塞，所述导电插塞具有较低的电阻，相对于一
次填充的接触孔形成的导电插塞，可以降低10-50％的电阻。
31.进一步，形成所述第一填充层的工艺参数包括：使所述衬底加热至第一温度；形成第二填充层的工艺参数包括：使所述衬底加热至第二温度，且所述第二温度高于所述第一温度。温度较低的情况下利于所述第一填充层的填充，温度较高的情况利于形成较大粒径的晶体，从而利于形成低电阻率的所述第二填充层。
32.进一步，所述第一温度的范围为200度至350度；所述第二温度的范围为350度至500度。所述第一温度使所述第一填充层具有较好的填充效果，所述第二温度利于形成较大的晶体粒径，使得所述第二填充层的电阻率较低。
附图说明
33.图1至图4是一种半导体结构形成过程的剖面示意图；
34.图5至图10为本发明实施例半导体结构形成过程的剖面示意图。
具体实施方式
35.如背景技术所述，现有技术中接触孔的形成方法有待提高。
36.图1至图4是一种半导体结构形成过程的剖面示意图。
37.请参考图1，提供衬底100，所述衬底100包括基底101，和位于所述基底表面的金属硅化物层102；在所述衬底100上形成介质层103，在所述介质层103内形成接触孔104。
38.请参考图2，在所述接触孔104和所述介质层103表面形成粘结层105，在所述粘结层105表面形成辅助层106。
39.所述粘结层105的材料为ti；所述辅助层106的材料为tin。
40.所述粘结层105和所述辅助层106利用pvd(physical vapor deposition，物理气相沉积)的方式淀积。具体的，首先通入气体ar轰击ti靶材，淀积20纳米厚的ti薄膜，形成所述粘结层105；再通入气体ar和n2轰击ti靶材，淀积50纳米厚的tin薄膜，形成所述辅助层106。
41.请参考图3，在所述辅助层106表面淀积钨材料层107。
42.所述钨材料层107采用cvd(chemical vapor deposition，化学气相沉积)的方式淀积形成。
43.所述钨材料层107的形成过程，包括：首先利用wf6和sih4在所述辅助层106表面淀积钨籽晶层，再利用wf6和sih4淀积大量的钨，使得所述接触孔104被填满。
44.请参考图4，去除所述介质层103表面的所述粘结层105、所述辅助层106、以及所述钨材料层107，在所述接触孔104内形成导电插塞108。
45.随着集成电路器件尺寸的不断缩小，接触孔的尺寸也在相应的降低，钨材料层107对所述导电插塞108电阻的贡献就占了较大比例。钨材料层107中，钨晶粒的大小直接决定其导电率的高低，晶粒越大导电效果就越好(即电阻率越小)。以上形成方法中，在形成所述钨籽晶层后，所述接触孔104采用一次填充形成导电插塞108，若选用利于所述接触孔104填充的生长条件，则填充效果较好，但钨的晶粒较小，从而导致所述导电插塞108的电阻较大；若选用利于钨大晶粒生长的条件，虽然钨材料层107的电阻率较小，但填充效果较差，同样不利于降低所述接触孔104的电阻。
46.为了解决上述问题，本发明提供的一种半导体结构形成方法，在所述籽晶层表面形成第一填充层，所述第一填充层内具有开口，所述第一填充层的工艺采用具有较好填充效果的工艺条件，使所述第一填充层与所述接触层之间具有良好的接触电阻，并通过退火处理使所述第一填充层的材料粒径变大，降低所述第一填充层的电阻率。对所述籽晶层和所述第一填充层进行退火处理，所述退火处理后，在所述开口内形成第二填充层，所述第二填充层和所述第一填充层使所述接触孔被填满。由于好的填充效果和生长大粒径填充材料所需要的形成条件不同，好的填充效果和生长出大粒径的填充层均可以降低所述接触孔的电阻，因此，对所述接触孔进行两次填充，第一次填充可以选用较好填充效果的工艺条件，使所述第一填充层与所述接触孔具有良好的接触电阻，并通过退火处理使所述第一填充层的材料粒径变大，降低所述第一填充层的电阻率，所述第二填充层的形成工艺采用第二次填充选用利于晶体粒径变大的工艺条件形成第二填充层，所述第二填充层的电阻率较低，形成所述第二填充层后，所述接触孔被填满，填充后的接触孔进一步形成。由所述第一填充层和第二填充层形成导电插塞，所述导电插塞具有较低的电阻，相对于一次填充的接触孔形成的导电插塞，可以降低10％至50％的电阻。
47.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
48.图5至图10为本发明实施例半导体结构形成过程的剖面示意图。
49.请参考图5，提供衬底201，所述衬底201表面具有接触层202；在所述衬底201上形成介质层203，所述介质层203内具有接触孔204，所述接触孔204底部暴露出所述接触层205，所述接触孔204侧壁暴露出所述介质层203。
50.所述衬底201可以是单晶硅，多晶硅或非晶硅，也可以是硅、锗、锗化硅、砷化镓等半导体材料，还可以是绝缘介质材料，如氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅等。所述衬底201可以是单层结构，所述衬底201也可以是复合结构，如所述衬底内可以形成有器件(如晶体管)，所述接触层位于晶体管中的源漏极或栅极上；或者所述衬底为绝缘介质层，所述衬底内具有连接晶体管的连接线，所述接触层位于所述连接线顶部表面。
51.本实施例中，所述衬底201包括绝缘介质层(未显示)，所述绝缘介质层的材料为氧化硅，所述衬底201内具有连接晶体管的接触孔(未显示)，所述接触层202还位于所述接触孔顶部表面，所述接触层202的材料为钴。另一实施例中，所述接触层的材料为铜、铝等金属。又一实施例中，所述衬底内形成有器件，所述接触层的材料包括硅化钴、硅化钛、硅化钨等金属硅化物，所述接触层位于晶体管中的源漏极或栅极上。
52.所述介质层203的材料包括氧化硅。所述介质层203的形成工艺包括化学气相沉积工艺。本实施例中，所述介质层203的材料为氧化硅，所述介质层203的形成工艺为高密度等离子体化学气相淀积工艺。
53.所述接触孔204的形成工艺包括干法刻蚀工艺。
54.后续在所述接触孔204内形成导电插塞，所述导电插塞的形成方法如图6至图10所示。
55.请参考图6，在所述接触孔204和所述介质层203表面形成粘结层205；在所述粘结层205表面形成辅助层206。
56.在本实施例中，所述粘结层205的材料包括钛，所述辅助层206的材料包括氮化钛。
57.所述粘结层205形成工艺包括物理气相沉积工艺。具体的，通入氩气轰击钛靶材，在所述接触孔204和所述介质层203表面淀积钛薄膜，形成所述粘结层205。所述粘结层205的厚度范围为2纳米至5纳米。
58.所述辅助层205的形成工艺包括原子层淀积工艺。具体的，通入氩气和氮气轰击钛靶材，在所述粘结层205表面淀积氮化钛薄膜，形成所述辅助层206。所述辅助层的厚度范围为1纳米至5纳米。
59.所述粘结层205和所述辅助层206可以防止钨与硅反应形成低阻的欧姆接触，而且有助于后续形成的钨层附着在所述介质层203表面上，因为钨与氧化物之间的黏附性很差，如果没有所述粘结层205和所述辅助层206的辅助，钨层很容易脱落。
60.在本实施例中，还包括：对所述辅助层206进行等离子表面处理。所述等离子表面处理的参数包括：采用氮气等离子气体；时间范围为1秒至10秒。所述等离子表面处理利用氮气对氮化钛材料的钝化作用，降低所述辅助层206中的杂质，从而降低所述辅助层206的电阻率值，进而降低后续在所述接触孔204内形成的导电插塞的电阻率，提高器件的性能。
61.请参考图7，在形成所述粘结层205和辅助层206之后，在所述接触孔204的底部表面和侧壁表面形成籽晶层207。
62.所述籽晶层207的材料包括钨、铜或铝。本实施例中，所述籽晶层207的材料为钨。
63.所述籽晶层207的形成工艺包括脉冲成核沉积工艺。本实施例中，所述籽晶层207采用脉冲成核沉积工艺形成。脉冲成核沉积工艺中，反应气体流量呈脉冲式，即反应气体源开启或关闭交替进行；所述脉冲成核沉积工艺可控制气体参与反应过程，通过多次成膜达到精确控制薄膜成核的效果，因此所形成的籽晶层207电阻率较低。
64.具体的，形成所述籽晶层207的方法包括：向所述接触孔204表面通入第三气体形成浸润层(图中未标出)；去除未吸附的第三气体；在所述浸润层表面形成多层重叠的成核膜(图中未标出)。去除未吸附的第三气体的方法包括抽气。
65.每层成核膜的形成方法包括：向所述接触孔204表面通入第四气体；去除未吸附的第四气体；通入第五气体，所述第四气体与所述第五气体反应形成所述成核膜；去除未与所述第四气体反应的第五气体。去除未吸附的第四气体和去除未与所述第四气体反应的第五气体的方法包括抽气。去除未吸附的第四气体；去除未与所述第四气体反应的第五气体，有利于后续的通气，且有利于减少所述籽晶层207表面杂质的吸附，利于降低后续形成的导电插塞的电阻值。
66.所述第三气体包括硼烷；所述第四气体包括六氟化钨；所述第五气体包括硅烷；气压范围为5托至100托。本实施例中，向所述接触孔204表面通入第三气体硼烷，硼烷分解反应生成硼和氢气，在所述接触孔204表面形成所述浸润层，所述浸润层的材料为硼。由于分解后硼的活性强，在通入第四气体六氟化钨后，所述浸润层可以保护所述接触孔204免受六氟化钨的侵袭，同时还能快速与六氟化钨反应生成钨核，起到保护基底和快速成核的作用。所述浸润层较薄，在形成所述浸润层后，通过所述第四气体和所述第五气体反应形成所述成核膜，通过形成多层重叠的成核膜可实现精确控制所述籽晶层207的厚度。
67.请参考图8，在所述籽晶层207表面形成第一填充层208，所述第一填充层208内具有开口209；对所述籽晶层207和所述第一填充层208进行退火处理。
68.所述第一填充层208的材料包括钨、铜或铝。本实施例中，所述第一填充层208的材
料为钨；采用化学沉积工艺形成的钨材料在填充过程中具有很好的台阶覆盖率，具有很好的填充效果，利于降低后续形成的导电插塞的电阻。
69.所述第一填充层208的形成工艺包括化学沉积工艺。
70.所述第一填充层208的形成方法包括：向所述籽晶层207表面通入第一气体；在去除未被籽晶层表面吸附的第一气体之后，通入第二气体，所述第二气体与第一气体反应形成第一填充膜；去除未反应的第二气体。去除未被籽晶层表面吸附的第一气体和去除未反应的第二气体，有利于后续的通气，且有利于减少所述第一填充层208表面杂质的吸附，利于降低后续形成的导电插塞的电阻值。
71.形成所述第一填充层的工艺参数包括：所述第一气体包括硅烷；所述第二气体包括六氟化钨；所述第二气体的气流流量范围为0标准毫升/分钟至500标准毫升/分钟；气压范围为5托至100托。所述第一气体和所述第二气体通入的先后顺序不做要求。本实施例中，先通入所述第一气体，后通入所述第二气体，在其他实施例中，先通入所述第二气体，后通入所述第一气体。本实施例中，所述第一气体和所述第二气体反应，在所述籽晶层207表面形成第一填充层，所述第一填充层的材料为钨。所述第二气体的流量较低，气压也较低，利于钨材料在所述接触孔204内的填充，形成具有较低电阻率的第一填充层。
72.形成所述第一填充层208的工艺参数包括：使所述衬底201加热至第一温度。本实施例中，所述第一温度的范围为200度至350度。由于所述温度较低，利于钨材料在所述接触孔204内的填充，使所述第一填充层208与所述接触层205之间具有良好的接触电阻。
73.所述退火处理的工艺参数包括：温度范围为300度至500度，时间范围为10秒至1000秒。本实施例中，所述退火处理的温度为450度，时间为500秒。通过对所述籽晶层207和所述第一填充层208进行退火处理，使所述第一填充层208的材料粒径变大，降低所述第一填充层208的电阻率，有利于降低后续形成的导电插塞的电阻，提高半导体器件的性能。
74.所述第一填充层208的厚度范围为所述接触孔204宽度的15％至40％。所述接触孔204宽度指平行于所述衬底201方向的尺寸；所述第一填充层208的厚度指垂直于所述接触孔204侧壁的尺寸。所述第一填充层208未填满所述接触孔204，在所述第一填充层208内形成开口209，后续在所述开口209内填充形成第二填充层，即在形成所述籽晶层207后，分两次填充所述接触孔204。
75.请参考图9，所述退火处理后，在所述开口209(如图8所示)内形成第二填充层210，所述第二填充层210和所述第一填充层208使所述接触孔204(如图5所示)被填满。
76.所述第二填充层的材料包括钨。本实施例中，所述第二填充层的材料为钨。钨材料在填充过程中具有很好的台阶覆盖率，具有很好的填充效果，利于降低后续形成的导电插塞的电阻。
77.所述第二填充层210的形成工艺包括化学气相沉积工艺。
78.形成第二填充层210的工艺参数包括：使所述衬底加热至第二温度，且所述第二温度高于所述第一温度。本实施例中，所述第二温度的范围为350度至500度。所述第二温度高于所述第一温度，且利于形成较大的钨晶体颗粒，因此所述第二填充层的电阻率较低，形成所述第二填充层后，所述接触孔被填满。后续由所述第一填充层和第二填充层形成导电插塞，所述导电插塞具有较低的电阻，相对于一次填充的接触孔形成的导电插塞，可以降低10％至50％的电阻。
79.形成所述第二填充层210的工艺的参数还包括：时间范围为0秒至100秒；气压范围为5托至100托。本实施例中，形成所述第二填充层的时间为50秒，气压为50托。形成所述第二填充层210的气压较低，利于钨材料在所述接触孔204内的填充，形成具有较低电阻率的第二填充层。
80.请参考图10，平坦化所述第一填充层208、所述第二填充层210和所述籽晶层207，暴露出所述介质层203表面，在所述接触孔204内形成导电插塞211。
81.平坦化所述第一填充层208、所述第二填充层210和所述籽晶层207的工艺包括机械化学研磨工艺。
82.本实施例中，还包括：平坦化所述粘结层205和所述辅助层206。
83.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。