用于改进的IMAX和电源完整性的模制电力输送互连模块的制作方法

用于改进的imax和电源完整性的模制电力输送互连模块
技术领域
1.各个方面通常涉及半导体芯片封装制造的领域。更具体地，涉及用于改进的电源完整性和电流容量的器件以及创建器件的方法。


背景技术：

2.具有小型化互连几何形状的半导体芯片封装面临imax约束挑战。例如，具有减少的管芯和/或封装基板占用空间（footprint）的半导体芯片封装可能限制载流能力，这对器件造成功能风险。因为器件继续小型化，因此可靠的电力输送网络是合期望的。
附图说明
3.在附图中，相同的参考字符遍及不同的视图通常指代相同的部分。附图不一定按比例，而是将重点通常放在说明本发明的原理上。应理解到，附图是本发明的示例性方面的图解和示意性表示，并且既不是限制性的，也不必按本发明的比例绘制。
4.在以下描述中，参考以下附图描述了本发明的各个方面，其中：图1a和1b示出在封装基板和管芯之间具有垂直互连的半导体芯片封装；图2a和2b示出根据一些方面的用于改进的imax和电源完整性的示例性模制电力输送模块；图3a和3b示出根据一些方面的用于改进的imax和电源完整性的示例性模制电力输送模块；图4a-4c示出根据一些方面的具有用于改进的imax和电源完整性的模制电力输送模块的示例性2.5d堆叠封装；图5a-5i示出根据一些方面的制造电力输送模块的示例性方法；图6示出图示根据一些方面的制造电力输送模块的示例性方法的流程图。
具体实施方式
5.以下具体实施方式参考附图，这些附图通过图示的方式示出各方面的具体细节和方面，在其中实践本公开的各方面。
6.词语“示例性”在本文中用于意指“用作示例、实例或说明”。本描述和权利要求中的词语“多个”和“多种”指代大于一的数量。术语“组”、“集合”、“序列”等等指代等于或大于一的数量。任何以复数形式表达的未明确陈述“多个”或“多种”的术语类似地指代等于或大于一的数量。术语“较小子集”指代包含少于集合中的所有元素的所述集合的子集。在本文中利用的任何向量和/或矩阵表示法本质上都是示例性的，并且用于解释的目的。用向量和/或矩阵表示法描述的本公开的各方面不限于用向量和/或矩阵来实现，并且相关联的过程和计算可以用数据或其他信息的集合或序列以等效方式实行。
7.术语半导体芯片（本文中也被称为“硅管芯”）通常在运输和与其他电子封装合并之前进行“封装”。这种封装典型地牵涉将半导体芯片包封在一种材料中，并且在外壳的外
部提供电气接触以为半导体芯片提供接口。除其他的之外，半导体芯片封装可以提供抗杂质的保护、提供机械支撑、散热和降低热机械应力。附加地，术语“小芯片”可以指代定位在基础管芯上的半导体芯片。半导体小芯片的大小可以小于基础管芯。
8.如本文中使用的术语“在
……
之上”、“到
……”
、“在
……
之间”和“在
……
上”可以指代一个层相对于其他层的相对位置。“在”另一个层“之上”或“上”或者“接合到”另一个层的一个层可以直接与另一层接触，或者可以具有一个或多个中间层。在层“之间”的一个层可以直接与这些层接触，或者可以具有一个或多个中间层。
9.尽管管芯可以指代处理器芯片、射频（rf）芯片、集成无源器件（ipd）芯片，或者在相同的句子中可能提到存储器器件，但是不应解释为它们是等效结构。遍及本公开的各个地方的短语“方面”的出现不一定都指代相同的方面。另外，特定的特征、结构或特性可以在一个或多个方面以任何合适的方式组合。
10.出于使本公开流线化的目的，将各种特征组合在一起。公开方法不应被解释为反映以下意图：权利要求需要比每个权利要求中明确记载的特征更多的特征。而是，如所附权利要求所反映的，发明的主题在于少于单个公开方面的所有特征。因此，所附权利要求由此并入具体实施方式中，其中每个权利要求作为单独的方面而独立存在。
11.图1a图示半导体芯片封装100的横截面视图。半导体芯片封装100可以包括电容器120。电容器120可以通过板110和封装104向芯片102提供电荷以用于电力输送噪声降低。例如，来自板边缘电容器。替代地，电容器120可以通过封装104向芯片102提供电荷。例如，来自连接盘（land）侧电容器。芯片102可以通过垂直互连通路（via（通孔））112连接到封装104，所述垂直互连通路例如是多个金属柱和/或多个焊料凸块。另外，芯片102可以通过输入电压端子108连接到封装104。例如，电源参考电压（vcc）凸块可以连接到芯片的输入电压端子，连接到封装的输入电压端子。输入电压端子可以包括接触焊盘、电气互连和/或金属平面。另外，半导体芯片102可以通过参考电压端子106连接到封装104。例如，接地参考电压（vss）凸块可以连接到半导体芯片的参考电压端子，连接到封装的参考电压端子。参考电压端子可以包括接触焊盘、电气互连和/或金属平面。
12.图1b图示半导体芯片封装100的俯视图。多个电容器120可以直接连接到板110和/或封装104。半导体芯片102可以直接连接到封装104。电容器120可以通过如图1a中描述的连接向半导体芯片102提供电荷。
13.图2a图示半导体芯片封装200的横截面视图。半导体芯片封装200包括模制电力输送模块202。模制电力输送模块202可以是半导体芯片102的集成部分。芯片封装200可以包括类似于图1a和1b中描述的那些的半导体芯片102和封装104。半导体芯片102可以通过via 210（例如，多个金属柱210a和/或多个焊料凸块210b）连接到封装104。例如，封装焊料凸块210b可以将封装104连接到半导体芯片102的金属柱210a。模制电力输送模块202可以分别连接到半导体芯片102的输入电压端子和参考电压端子，连接到封装104的输入电压端子和参考电压端子。模制电力输送模块202包括若干参考导电结构208和若干输入导电结构204和206。输入导电结构204可以被配置用于与输入导电结构206不同的输入电压。一个模块可以向半导体芯片102输送两个或更多个输入电压。电容器230和232可以通过封装104内的互连234和模制电力输送模块202连接到半导体芯片102。输入导电结构204可以连接到半导体芯片102的输入电压端子和封装104的输入电压端子，其与第一电源参考电压（vcc）相关联。
电容器230的第一端子可以连接到第一vcc和封装104的输入电压端子。输入导电结构206可以连接到半导体芯片102的第二输入电压端子和封装104的第二输入电压端子，其与第二电源参考电压（vcc）相关联。电容器232的后续第一端子可以连接到第二vcc和封装104的第二输入电压端子。输入电压端子可以包括接触焊盘、电气互连和/或金属平面。模制电力输送模块202被配置为在参考导电结构208与输入导电结构204和206之间交替。这样做使得每个输入导电结构204和206在任一侧具有参考导电结构208。参考导电结构208连接到半导体芯片102和封装104的参考电压端子，其与接地参考电压（vss）相关联。电容器230的第二端子和电容器232的后续第二端子可以连接到vss和封装104的参考电压端子。参考电压端子可以包括接触焊盘、电气互连和/或金属平面。
14.图2b图示半导体芯片102的底视图。半导体芯片102的底部图示多个金属柱210a，例如多个铜柱210a，半导体芯片102可以利用所述多个金属柱210a连接到封装104，例如通过图2a中图示的多个焊料凸块210b。底视图还图示模制电力输送模块202。参考导电结构208在输入导电结构204和206之间交替，使得在输入导电结构204和206之间存在参考导电结构208。参考导电结构208也沿着模制电力输送模块202的外围定位，在平行于输入导电结构204和206的方向上延伸。设计可以用于两个或更多个输入导电结构。如图2b中图示的，参考导电结构208包括第一宽度（例如，范围在10μm和100μm之间）并且输入导电结构204和206包括大于第一宽度的第二宽度（例如，范围在150μm和500μm之间）。多个铜柱210a可以环绕模制电力输送模块202的至少一部分。
15.图3a图示半导体芯片封装300的横截面视图。半导体芯片封装300可以类似于半导体芯片封装200。芯片封装300包括模制电力输送模块302。模制电力输送模块302可以类似于模制电力输送模块202。然而，参考导电结构208和输入导电结构204和206的形状可以不同。如图2a和2b中图示的，参考导电结构208和输入导电结构204和206是矩形的。然而，模制电力输送模块302具有不同形状的导电结构。输入导电结构304可以具有s形或螺旋形，其包括通过多个垂直via 304b互连的多个金属层304a。例如，输入导电结构304可以包括三个金属层304a，其通过两个垂直via 304b互连，从而形成螺旋电感器结构。多个金属层304a和垂直via 304b通过模制层隔离。输入导电结构306可以具有i形，其包括通过多个垂直via 306b互连的多个金属层306a。例如，输入导电结构306可以包括两个金属层306a，其通过一个或多个垂直via 304b互连，从而形成i形结构。参考导电结构308可以是矩形的或成形为填充由输入导电结构304和306的形状创建的空间。例如，最左边的两个参考导电结构308具有t形以填充由输入导电结构306的i形留下的空间，和/或可以被配置为与i形输入导电结构306交错用于改进的电气性能，例如，降低的回路电感和/或增强的电容。
16.图3b图示具有模制电力输送模块302的半导体芯片102的底视图。最左边的两个参考导电结构308的虚线图示它可以如何切割到由i形输入导电结构306留下的空间中。多个金属柱210a可以环绕模制电力输送模块302的至少一部分。
17.图4a图示半导体芯片封装400a的横截面视图。芯片封装400a包括两个模制电力输送模块402和404。每个模制电力输送模块402和404可以被配置用于不同的输入电压。模制电力输送模块402包括输入导电结构420和参考导电结构410。参考导电结构410连接到半导体芯片430和封装408的参考电压端子。输入导电结构420连接到半导体芯片430和封装408的输入电压端子。模制电力输送模块404包括输入导电结构422和参考导电结构412。参考导
电结构412连接到半导体芯片434和封装408的参考电压端子。输入导电结构422连接到半导体芯片434和封装408的输入电压端子。半导体芯片430、434和封装408的参考电压端子和输入电压端子可以包括接触焊盘、电气互连和/或金属平面。芯片封装400a还包括中介层（interposer）406。中介层406可以连接到半导体芯片430和434以及连接到封装408而无需中间电力输送模块。芯片432可以通过中介层406连接到封装408。芯片432可以通过半导体芯片430、434和电力输送模块402、404连接到封装408。如果半导体芯片430和/或434的一些输入端子不需要模制电力输送模块，则那些输入通过中介层406连接到封装408。而需要模制电力输送模块的输入通过相应的电力输送模块402和404连接到封装408。如果半导体芯片432不包括需要电力输送模块的输入，则所有输入都通过中介层406连接到封装408。
18.图4b图示类似于图4a中描述的封装400a的半导体芯片封装400b的横截面视图。模制电力输送模块440和442与图4a的模制电力输送模块402和404的不同之处在于导电结构的形状，诸如图3a和3b中描述的那些。
19.图4c图示图4a中描述的半导体芯片封装400a的侧视图。模制电力输送模块402包括平行于参考导电结构410延伸的附加输入导电结构420a、420b和420c。输入导电结构420b可以耦合到与输入导电结构420a（例如，1.5v）不同的第二电源电压（vcc），例如，1.0伏（v）。输入导电结构420c可以耦合到与输入导电结构420a和420b不同的第三电源电压（vcc），例如，1.8v。输入导电结构420a、420b和420c可以通过模制层403隔离。
20.图5a-5i图示包括模制电力输送模块的半导体芯片封装的制造方法。
21.图5a图示在半导体芯片502的表面上形成钝化层504。例如，使用层压、光刻和蚀刻工艺形成钝化层504。例如，蚀刻掉钝化层以允许芯片502和电力输送模块的导电结构之间的接触。
22.图5b图示形成垂直互连通路（铜柱）506。此外，dfr层508被设置和显影。例如，通过层压、光刻、蚀刻和电镀工艺设置和显影dfr层508。在半导体芯片502的铜柱506的适当的地方显影dfr层508。
23.图5c图示显影dfr层512。例如，用uv显影和/或层压工艺显影dfr层508。dfr层510设置在铜柱506和dfr层508之上，用于模制电力输送模块的导电结构。
24.图5d图示显影dfr层514，这由显影dfr层510组成。例如，用uv光刻工艺显影dfr层510。
25.图5e图示去除dfr层508和510的未显影部分。例如，通过化学蚀刻工艺去除dfr层508和510的未显影部分以暴露钝化层504的部分。例如，钝化层504的在那里稍后将设置模制材料的部分。
26.图5f图示在显影层514之上设置模制层520。模制层520在钝化层504的一部分之上延伸。通过压缩、传递和/或注射模制工艺设置模制层520。
27.图5g图示去除显影的dfr层514。显影的dfr层514由dfr层508和510的显影部分组成。例如，通过化学蚀刻工艺去除显影层514。dfr层514可以通过模制层520研磨或平坦化工艺暴露。
28.图5h图示在模制层520的开口内形成导电结构522以创建模制电力输送模块。形成参考导电结构和输入导电结构两者。通过电镀或导电膏印刷形成导电结构522。
29.图5i图示将具有模制电力输送模块（模制层520和导电结构522）的半导体芯片502
附接到封装530。例如，使用热压接合和/或回流工艺附接半导体芯片封装的所有部分。
30.图6示出图示根据一些方面的制造电力输送模块的方法的示例性方法600的流程图。如图6中所示，方法600包括在半导体芯片表面之上沉积钝化层，其中钝化层包括对芯片表面的多个互连暴露和对芯片表面的多个导电暴露（602），在多个互连暴露中形成多个垂直互连通路（604），在导电暴露中形成多个导电结构（606），以及在导电结构周围沉积模制材料（608）。
31.最小化电源和接地凸块的量有助于半导体芯片封装的小型化。增加用于半导体芯片到封装的电源（vcc）和接地（vss）凸块的数量是不合期望的。例如，用于半导体芯片到封装互连的vcc和vss凸块，用于2.5d堆叠封装架构的堆叠芯片vcc和vss微凸块，用于直接堆叠小芯片或管芯到封装互连的vcc和vss穿塑via（tmv，through mold via），以及封装vcc和vss焊球互连以实现imax承载能力。
32.此外，降低imax承载能力阈值以避免可靠性风险也是不合期望的，因为它可能会影响性能。
33.本公开的某些方面允许改进的载流能力和电力输送，同时维持小型化的形状因数。本公开的某些方面包括模制电力输送互连模块，其可以包括模制基板层。模制基板层可以包含若干导电结构。导电结构的正面、背面和侧面都包裹（encase）在模制材料中。然而，导电结构的顶部和底部是暴露的。这允许在导电结构与半导体芯片和/或封装之间形成连接。从顶部或底部，导电结构在电力输送模块中可见。然而，电力输送模块的其余四个侧面将不会有任何暴露的导电结构，并且仅模制材料将是可见的。在电力输送模块内，参考导电结构比输入导电结构窄。参考导电结构在输入导电结构周围交替。导电结构之间的空间填充有模制材料。
34.在本公开的一方面中，模制电力输送模块设置在半导体芯片上并且通过多个接触焊盘耦合到半导体芯片的电力输送网络。此外，芯片表面可以包括多个垂直互连，例如多个铜柱。互连的高度小于模制电力输送模块的高度，并且互连可以在芯片表面上部分地环绕模制电力输送互连模块。
35.模制电力输送模块具有在堆叠半导体小芯片与基础管芯之间或者在半导体芯片与封装基板之间的增加的互连体积。例如，通过如先前提到的连接在组件之间的输入导电结构。
36.模制电力输送模块允许器件小型化。例如，降低与堆叠半导体封装中微凸块的量相关联的占用空间。替代地，降低与单片管芯半导体封装中vcc电源电压和vss参考电压的c4凸块的量相关联的占用空间。这也降低了封装翘曲的风险。
37.模制电力输送互连模块可以设置在半导体芯片或硅管芯的表面上。例如，中央处理单元（cpu）、平台控制器集线器（pch）、存储器器件、图形处理单元（gpu）或现场可编程门阵列（fpga）。模制电力输送模块可以包括模制基板层。例如，环氧聚合物基板层。参考导电结构具有比输入导电结构更窄的宽度。例如，参考导电结构可以具有范围从10μm到100μm的宽度并且输入导电结构可以具有范围从150μm到500μm的宽度。对于非矩形成形的导电结构，上述宽度应指代连接到半导体芯片和/或封装的导电结构的暴露表面。
38.如先前所描述的，模制电力输送互连模块用模制材料分开导电结构。例如，参考导电结构可以与输入导电结构分开10μm到100μm的模制材料。
39.模块中的导电结构的暴露表面通过多个接触焊盘耦合到半导体芯片的电力输送网络。例如，参考导电结构耦合到第一参考电压，诸如接地参考电压（vss），以促进电流返回路径。输入导电表面可以耦合到第二参考电压，诸如电源电压（vcc），以促进封装基板和芯片之间的电力输送。
40.电力输送模块可以包括多于一个输入导电结构。第二输入导电结构与跟第一输入导电结构不同的电压相关联。例如，第二电源电压（vcc）。例如，第一输入导电结构可以与1.0v电源轨相关联，并且第二输入导电结构可以与1.5v电源轨相关联。另外，参考导电结构可以延伸穿过模制电力输送互连模块的至少一部分以促进电流返回路径。
41.半导体芯片表面可以包括至少部分地围绕模制电力输送模块的多个垂直互连，其附接到同一半导体芯片表面。垂直互连的高度可以小于模制电力输送模块的高度。例如，假设垂直互连可以具有范围从10μm到50μm的高度，并且模制电力输送模块可以具有范围从30μm到80μm的高度。垂直互连可以由不同材料制成。例如，垂直互连可以包括铜柱或焊料凸块。电力输送模块可以电气耦合到封装基板。例如，焊料互连层可以将模块与封装电气连接以促进电力输送。
42.垂直互连可以电气耦合到封装基板。例如，封装焊料凸块可以将垂直互连连接到封装以促进数据信号传输。模制电力输送模块可以电气耦合到至少一个无源组件。例如，模块可以连接到耦合到封装的去耦电容器。例如，电容器可以连接在与半导体芯片相对的封装连接盘侧。
43.模制电力输送互连模块也可以以2.5d堆叠封装配置连接。模制模块可以定位在封装基板上与基础管芯相邻。例如，如果2.5d堆叠封装配置有一个基础管芯，则在基础管芯的任一侧可以有两个电力输送模块，从而部分环绕基础管芯。例如，基础管芯可以是硅中介层。多个半导体小芯片可以连接到基础管芯。小芯片可以是片上系统、中央处理单元（cpu）核心、图形处理单元（gpu）或存储器器件。小芯片可以部分地或全部地定位在基础管芯上。部分地定位在基础管芯的一部分上的小芯片也可以部分地定位在模制电力输送模块上。小芯片可以通过模制电力输送互连模块电气耦合到封装基板。
44.多个输入导电结构可以夹在两个参考导电结构之间。该对参考导电结构可以与接地参考电压（vss）相关联。多个输入导电结构可以与一个或多个电源电压（vcc）相关联。小芯片可以电气耦合到电力输送模块的输入和参考导电结构。例如，微凸块将小芯片连接到模制模块的导电结构。模制模块进一步通过多个封装焊料凸块和/或焊料互连电气耦合到封装基板。
45.形成电力输送模块可以以各种方式完成。例如，以下步骤可以是形成模制电力输送模块的一种方式。在硅表面形成钝化层。例如，使用层压、光刻和/或蚀刻工艺在半导体芯片表面上。设置并显影第一干膜抗蚀剂（dfr）层。形成垂直互连。例如，垂直互连可以是cu柱。可以使用层压、光刻、蚀刻和/或电镀工艺来设置或显影dfr层。重新显影第一dfr层并将第二dfr层设置在铜柱和第一dfr层之上。dfr层可以使用uv显影、uv光刻和/或层压工艺来显影。显影第二dfr层。去除第一和第二dfr层的部分。例如，通过化学蚀刻工艺。将模制层设置在显影的第二dfr层之上。例如，通过压缩、传递或注射模制工艺。去除显影的第二dfr层。例如，通过研磨或化学蚀刻工艺。在模制层中的开口内形成导电结构/平面。例如，通过电镀、导电膏印刷、研磨或蚀刻工艺。将模制互连模块附接到封装基板。例如，通过热压接合或
回流工艺。工艺流程可以是可互换的，或者可以包括其他步骤。
46.虽然以上描述和连接的图可能将电子器件组件描绘为单独的元件，但技术人员将领会到将分立元件组合或集成为单个元件的各种可能性。这样可以包括：组合两个或更多个电路以形成单个电路、将两个或更多个电路安装到公共半导体芯片或底盘上以形成集成元件、在公共处理器核心上执行分立软件组件等。相反地，技术人员将意识到将单个元件分成两个或更多个分立元件的可能性，诸如将单个电路拆分成两个或更多个单独的电路、将半导体芯片或底盘分成最初在其上提供的分立元件、将软件组件分成两个或更多个部分并且在单独的处理器核心上执行每个部分等。
47.领会到的是，本文中详述的方法的实现方式在本质上是说明性的，并且因此被理解为能够在对应的器件中实现。同样地，领会到的是，本文中详述的器件的实现方式被理解为能够被实现为对应的方法。因此理解的是，对应于本文中详述的方法的器件可以包括一个或多个被配置为实行相关方法的每个方面的组件。
48.在以上描述中定义的所有首字母缩略词附加地适用于本文中所包括的所有权利要求。
49.以下示例公开了本公开的各个方面：示例1是一种芯片封装，包括：芯片，其包括被配置为接收第一电压的第一芯片输入电压端子和被配置为接收第二电压的第二芯片输入电压端子；基板，其包括位于基板的背离芯片的一侧上的多个外部电压端子和位于基板的面向芯片的一侧上的多个内部电压端子，其中多个内部电压端子中的每一个与外部电压端子之一电气耦合，其中第一外部封装电压端子被配置为接收第一电压，其中第二外部封装电压端子被配置为接收第二电压；以及电力输送模块，其布置基板与芯片之间并且包括多个输入导电结构和多个参考导电结构，其中输入导电结构在多个参考导电结构之间交替，其中第一输入导电结构电气耦合到第一芯片输入电压端子和第一封装内部电压端子，其中第二输入导电结构电气耦合到第二芯片输入电压端子和第二内部封装电压端子，其中多个参考导电结构中的每一个与芯片参考端子和封装参考端子电气耦合。
50.在示例2中，示例1的主题可以可选地进一步包括：其中，参考导电结构比第一输入导电结构和第二导电结构窄。
51.在示例3中，示例1或2的主题可以可选地进一步包括：其中，第一输入导电结构是s形的。
52.在示例4中，示例1至3的主题可以可选地进一步包括：其中，第二输入导电结构是i形的。
53.在示例5中，示例1至4的主题可以可选地进一步包括：其中，多个参考导电结构中的至少一个是t形的。
54.在示例6中，示例1至5的主题可以可选地进一步包括：其中，第一输入导电结构、第二输入导电结构和多个导电结构被包裹在模制材料中。
55.在示例7中，示例1至6的主题可以可选地进一步包括：其中，第一输入导电结构、第二输入导电结构、多个导电结构和模制材料具有相同的高度。
56.在示例8中，示例1至7的主题可以可选地进一步包括：其中，第一输入导电结构和第二输入导电结构沿着模制材料的宽度定位在多个参考导电结构中的一对之间。
57.在示例9中，示例1至8的主题可以可选地进一步包括：其中，第一输入导电结构、第二输入导电结构和多个参考导电结构具有小于模制材料长度的结构长度。
58.在示例10中，示例1至9的主题可以可选地进一步包括：其中，输入导电结构的宽度在150μm和500μm之间。
59.在示例11中，示例1至10的主题可以可选地进一步包括：其中，参考导电结构的宽度在10μm和100μm之间。
60.在示例12中，示例1至11的主题可以可选地进一步包括：其中，芯片包括多个垂直互连。
61.在示例13中，示例1至12的主题可以可选地进一步包括：其中，多个垂直互连的长度在10μm和50μm之间。
62.在示例14中，示例1至13的主题可以可选地进一步包括：其中，电力输送模块的高度在30μm和80μm之间。
63.示例15是芯片封装，包括：芯片，其包括被配置为接收电压的芯片输入电压端子；基板，其包括位于基板的背离芯片的一侧的外部电压端子和位于基板的面向芯片的一侧的内部电压端子，其中内部电压端子与外部电压端子电气耦合，其中外部封装电压端子被配置为接收电压；以及电力输送模块，其布置在基板和芯片之间并且包括输入导电结构和一对参考导电结构，其中输入导电结构定位在该对参考导电结构之间，其中输入导电结构电气耦合到芯片输入电压端子和封装内部电压端子，其中该对参考导电结构中的每一个与芯片参考端子和封装参考端子电气耦合。
64.在示例16中，示例15的主题可以可选地进一步包括：其中，参考导电结构比输入导电结构窄。
65.在示例17中，示例15或16的主题可以可选地进一步包括：其中，输入导电结构是s形的。
66.在示例18中，示例15至17的主题可选地进一步包括：其中，输入导电结构是i形的。
67.在示例19中，示例15至18的主题可以可选地进一步包括：其中，多个参考导电结构中的至少一个是t形的。
68.在示例20中，示例15至19的主题可以可选地进一步包括：其中，输入导电结构和多个导电结构被包裹在模制材料中。
69.在示例21中，示例15至20的主题可以可选地进一步包括：其中，输入导电结构、多个导电结构和模制材料具有相同的高度。
70.在示例22中，示例15至21的主题可以可选地进一步包括：其中，输入导电结构沿着模制材料的宽度定位在多个参考导电结构中的一对之间。
71.在示例23中，示例15至22的主题可以可选地进一步包括：其中，输入导电结构和多个参考导电结构具有小于模制材料长度的结构长度。
72.在示例24中，示例15至23的主题可以可选地进一步包括：其中，输入导电结构的宽度在150μm和500μm之间。
73.在示例25中，示例15至24的主题可以可选地进一步包括：其中，参考导电结构的宽度在10μm和100μm之间。
74.在示例26中，示例15至25的主题可以可选地进一步包括：其中，芯片包括多个垂直
互连。
75.在示例27中，示例15至26的主题可以可选地进一步包括：其中，多个垂直互连的长度在10μm和50μm之间。
76.在示例28中，示例15至27的主题可以可选地进一步包括：其中，电力输送模块的高度在30μm和80μm之间。
77.示例29是一种半导体芯片封装，包括：半导体芯片，其包括芯片输入电压端子和芯片参考电压端子；封装基板，其包括一个或多个封装输入电压端子和一个或多个封装参考电压端子，其中一个或多个封装输入电压端子被配置为接收第一电压，其中一个或多个封装参考电压端子被配置为接收第二电压；以及模制电力输送模块，其布置在封装基板和半导体芯片之间并且包括多个输入导电结构和多个参考导电结构，其中多个输入导电结构在多个参考导电结构之间交替，其中多个输入导电结构耦合到芯片输入电压端子和封装输入电压端子，其中多个参考导电结构耦合到芯片参考电压端子和封装参考电压端子。
78.在示例30中，示例29的主题可以可选地包括：其中，多个参考导电结构耦合到接地参考电压（vss）并且多个输入导电结构耦合到电源电压（vcc）。
79.在示例31中，示例29和30的主题可以可选地包括：其中，多个输入导电结构中的至少一个是s形的。
80.在示例32中，示例29至31的主题可以可选地包括：其中，多个输入导电结构中的至少一个是i形的。
81.在示例33中，示例29至32的主题可以可选地包括：其中，多个参考导电结构中的至少一个是t形的。
82.在示例34中，示例29至33的主题可以可选地包括：其中，多个输入导电结构和多个参考导电结构被包裹在模制材料中。
83.在示例35中，示例29至34的主题可以可选地包括：其中，多个输入导电结构、多个参考导电结构和模制材料具有相同的高度。
84.在示例36中，示例29至35的主题可以可选地包括：其中，多个输入导电结构沿着模制材料的宽度定位在多个参考导电结构中的一对之间。
85.在示例37中，示例29至36的主题可以可选地包括：其中，多个输入导电结构和多个参考导电结构具有小于模制材料长度的结构长度。
86.在示例38中，示例29至37的主题可以可选地包括：其中，输入导电结构的宽度在150μm和500μm之间。
87.在示例39中，示例29至38的主题可以可选地包括：其中，参考导电结构的宽度在10μm和100μm之间。
88.在示例40中，示例29至39的主题可以可选地包括，其中，半导体芯片包括环绕模制电力输送模块的至少一部分的多个垂直互连。
89.在示例41中，示例29至40的主题可以可选地包括：其中，多个垂直互连包括在10μm和50μm之间的高度。
90.在示例42中，示例29至41的主题可以可选地包括：其中，电力输送模块被集成到半导体芯片。
91.示例43是一种半导体芯片封装，包括：半导体芯片，其包括被配置为接收输入电压
的芯片输入电压端子和被配置为接收参考电压的芯片参考电压端子；封装基板，其包括一个或多个封装输入电压端子和一个或多个封装参考电压端子，其中一个或多个输入电压端子与输入电压电气耦合，其中一个或多个参考电压端子被配置为接收参考电压；以及模制电力输送模块，其布置在封装基板与半导体芯片之间并且包括输入导电结构和一对参考导电结构，其中输入导电结构定位在该对参考导电结构之间，其中输入导电结构耦合到芯片输入电压端子和封装输入电压端子，其中该对参考导电结构中的每一个与芯片参考端子和封装参考端子耦合。
92.在示例44中，示例43的主题可以可选地包括：其中，参考导电结构比输入导电结构窄。
93.在示例45中，示例43和44的主题可以可选地包括：其中，输入导电结构是s形的。
94.在示例46中，示例43至45的主题可以可选地包括：其中，输入导电结构是i形的。
95.在示例47中，示例43至46的主题可以可选地包括：其中，该对参考导电结构中的至少一个是t形的。
96.示例48是一种形成电力输送模块的方法，包括：在芯片表面之上沉积钝化层，其中钝化层包括对芯片表面的多个互连暴露和对芯片表面的多个导电暴露；在多个互连暴露中形成多个垂直互连通路；在导电暴露中形成多个导电结构；以及在导电结构周围沉积模制材料。
97.在示例49中，示例48的主题可以可选地包括：其中，第一导电结构比第二导电结构窄。
98.在示例50中，示例48和49的主题可以可选地包括：其中，多个导电结构中的至少一个是s形的。
99.在示例51中，示例48至50的主题可以可选地包括：其中，多个导电结构中的至少一个是i形的。
100.在示例52中，示例48至51的主题可以可选地包括：其中，多个导电结构中的至少一个是t形的。
101.在示例53中，示例48至52的主题可以可选地包括，其中，多个导电结构和模制材料具有相同的高度。
102.在示例54中，示例48至53的主题可以可选地包括：其中，多个导电结构具有小于模制材料长度的结构长度。
103.在示例55中，示例48至54的主题可以可选地包括：其中，多个导电结构中的至少一个的宽度在150μm和500μm之间。
104.在示例56中，示例48至55的主题可以可选地包括：其中，多个导电结构中的至少一个的宽度在10μm和100μm之间。
105.在示例57中，示例48至56的主题可以可选地包括：其中，多个垂直互连的长度在10μm和50μm之间。
106.在示例58中，示例48至57的主题可以可选地包括：其中，电力输送模块的高度在30μm和80μm之间。
107.示例59是一种存储指令的非暂时性计算机可读介质，该指令当由制造设备的一个或多个处理器执行时，使制造设备实行示例48至58中任一个的方法。
108.虽然已经参考特定实施例具体地示出和描述了本发明，但是本领域技术人员应理解到，在不脱离如由所附权利要求限定的本发明的精神和范围的情况下，可以在其中做出形式和细节上的各种变化。因此，本发明的范围由所附权利要求指示，并且因此意图包括落入权利要求的等价物的含义和范围内的所有变化。