快闪式模拟数字转换器与校正方法与流程

1.本技术涉及快闪式模拟数字转换器，尤其涉及快闪式模拟数字转换器以及由其观察多个数字码来校正系统性偏移的校正方法。


背景技术：

2.在现有技术中，快闪式模拟数字转换器中的所有比较器电路皆具有相同电路结构。如果存在系统性偏移(systematic offset)，这些比较器电路可能无法正确地操作于默认的工作区域，进而导致快闪式模拟数字转换器的操作失效。


技术实现要素：

3.在一些实施例中，快闪式模拟数字转换器包含多个双差动比较器电路以及校正电路。每一双差动比较器电路比较第一输入信号与第一组参考电压中的一对应者，并比较第二输入信号与第二组参考电压中的一对应者，以产生多个第一信号中的对应者。校正电路在测试模式下输出第一测试信号为第一输入信号，输出第二测试信号为第二输入信号，并根据这些第一信号的分布性校正第一输入信号与第二输入信号中每一个的共模位准，或校正第一组参考电压中的至少一第一参考电压以及第二组参考电压中的至少一第二参考电压。
4.在一些实施例中，校正方法用于校正快闪式模拟数字转换器，并包含下列操作：输出第一测试信号为第一输入信号，并输出第二测试信号为第二输入信号，其中快闪式模拟数字转换器包含多个双差动比较器电路，该些双差动比较器电路中每一个比较第一输入信号与第一组参考电压中的对应者，并比较第二输入信号与第二组参考电压中的对应者，以产生多个第一信号中的一对应者；以及根据这些第一信号的分布性校正第一输入信号与第二输入信号中每一个的共模位准，或校正第一组参考电压中的至少一第一参考电压以及第二组参考电压中的至少一第二参考电压。
5.有关本技术的特征、作用与功能，结合附图的优选实施例将详细说明如下。
附图说明
6.图1为根据本技术的实施例示出的一种快闪式模拟数字转换器的示意图；
7.图2a为根据本技术的实施例示出的图1中双差动放大器电路的示意图；
8.图2b为根据本技术的实施例示出的图2a中双差动放大器电路受系统性偏移影响的示意图；
9.图2c为根据本技术的实施例示出的图2a中的双差动放大器电路经校正后的示意图；
10.图2d为根据本技术的实施例示出的图2a中的双差动放大器电路经校正后的示意图；
11.图3为根据本技术的实施例示出的图1的校正电路的操作示意图；以及
12.图4为根据本技术的实施例示出的一种校正方法的流程图。
具体实施方式
13.本技术所使用的所有术语具有其通常的含义。上述术语在普遍常用字典中定义，在本技术的内容中包括任一在此讨论的术语的使用例子仅为示例，不应限制到本技术的范围与含义。同样地，本技术亦不仅以在说明书所示出的各种实施例为限。
14.关于本技术中所使用之“耦接”或“连接”，均可指两个或多个组件相互直接作实体或电接触，或是相互间接作实体或电接触，亦可指两个或多个组件相互操作或动作。如本文所用，用语“电路系统(circuitry)”可为由至少一个电路(circuit)所形成的单一系统，且用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。
15.如本文所用，用语“与/或”包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等之词汇，是用于描述并区别各个组件。因此，在本文中的第一组件也可被称为第二组件，而不脱离本技术的本意。为易于理解，于各附图中的类似组件将被指定为相同标号。
16.图1为根据本技术实施例示出的一种快闪式(flash)模拟数字转换器100的示意图。快闪式模拟数字转换器100可转换输入信号s
in
为对应的数字信号s
d-，其中输入信号s
in
为输入信号s
in
与输入信号s
in-之间的差值。
17.快闪式模拟数字转换器100包括参考电压产生电路120、编码器电路140、比较器电路系统160以及校正电路180。参考电压产生电路120根据电压v
rp
以及电压v
rn
产生第一组参考电压v
x1
～v
xm
以及第二组参考电压v
y1
～v
ym
。例如，参考电压产生电路120包括多个电阻rx以及多个电阻ry。多个电阻rx操作为电压分压器电路，以根据电压v
rp
以及电压v
rn
产生第一组参考电压v
x1
～v
xm
。参考电压v
x1
为在第一组参考电压v
x1
～v
xm
中最接近电压v
rp
的电压，且参考电压v
xm
为在第一组参考电压v
x1
～v
xm
中最接近电压v
rn
的电压。
18.类似地，多个电阻ry操作为电压分压器电路，以根据电压v
rn
以及电压v
rp
产生第二组参考电压v
y1
～v
ym
。参考电压v
y1
为在第二组参考电压v
y1
～v
ym
中最接近电压v
rn
的电压，且参考电压v
ym
为在第二组参考电压v
y1
～v
ym
中最接近电压v
rp
的电压。
19.上述关于参考电压产生电路120的实施方式用于示例，且本技术并不以此为限。各种类型的参考电压产生电路120皆为本技术所涵盖的范围。
20.编码器电路140根据多个信号s2产生数字信号sd。例如，编码器电路140可编码多个信号s2以产生数字信号sd。在一些实施例中，多个信号s2为温度计码，且数字信号sd为二位码。在一些实施例中，编码器电路140可由一个或多个逻辑电路实施。
21.比较器电路系统160将输入信号s
in
分别与第一组参考电压v
x1
～v
xm
以及第二组参考电压v
y1
～v
ym
进行比较，以产生多个信号s2。在此实施例中，比较器电路系统160包括多个双差动(double-differential)比较器电路，其中每一个双差动比较电路包括一个双差动放大器电路162以及一个闩锁器(latch)电路164。
22.多个双差动放大器电路162中的每一个比较输入信号s
in
与第一组参考电压v
x1
～v
xm
中的一对应者，并比较输入信号s
in-与第二组参考电压v
y1
～v
ym
中的一对应者，以产生多个信号s1中的一对应者。信号s1可为双差动放大器电路162的两个输出端之间的电压差。以
第一个双差动放大器电路162(标示为162-1)为例，双差动放大器电路162-1比较输入信号s
in
与参考电压v
x1
，并比较输入信号s
in-与参考电压v
y1
，以产生多个信号s1中的第一个。依此类推，最后一个双差动放大器电路162(标示为162-2)比较s
in
与参考电压v
xm
，并比较输入信号s
in-与参考电压v
ym
，以产生多个信号s1中之最后一个。
23.多个闩锁器电路164根据多个信号s1产生多个信号s2。在一些实施例中，闩锁器电路164为具有正回授的电路，其将对应的信号s
1-拉升至轨对轨(rail-to-rail)的位准，以产生对应的信号s2。
24.校正电路180对比较器电路系统160进行测试，以校正至少一个比较器电路的一系统性偏移(systematic offset)。校正电路180响应于致能信号en进入测试模式。在测试模式下，校正电路180输出测试信号s
t1
为输入信号s
in
，并输出测试信号s
t2
为输入信号s
in-。响应于测试信号s
t1
与测试信号s
t2
，多个双差动比较器电路产生多个信号s2。校正电路180可根据这些信号s2的分布性校正输入信号s
in
与输入信号s
in-中每一个的共模位准，或是校正第一组参考电压v
x1
～v
xm
中至少一第一参考电压以及第二组参考电压v
y1
～v
ym
中至少一第二参考电压。在一些实施例中，校正电路180计算多个信号s
2-的标准偏差，以决定这些多个信号s2的分布性。在一些实施例中，校正电路180计算多个信号s2为第一逻辑值的最大个数，以决定这些多个信号s2的分布性。关于此处的细节将于后参照图3进一步说明。
25.在一些实施例中，校正电路180可输出控制信号v
c1
以校正前述的共模位准、至少一第一参考电压与/或至少一第二参考电压。举例来说，如图1所示，多个电阻rx与多个电阻ry为可变电阻，校正电路180可输出控制信号v
c1
调整多个电阻rx与/或多个电阻ry中至少一个的阻值，以校正至少一第一参考电压与/或至少一第二参考电压。在一些实施例中，快闪式模拟数字转换器100还包括电压调节器电路(未示出)，其可根据控制信号v
c1
产生偏移电压(例如为图2c中的偏移电压v
os
)以校正该共模位准。或者，在其他实施例中，该电压调节器电路为一低压差稳压器(low-dropout regulator)电路，其可根据控制信号v
c1
调整电压v
rn
与电压v
rp
，以校正至少一第一参考电压与/或至少一第二参考电压。在一些实施例中，若输入信号s
in
以及输入信号s
in-为来自快闪式模拟数字转换器100的一前级电路(未示出)的输出端，校正电路180可传输控制信号v
c1
至该前级电路，以调整前级电路的输出端的共模位准。在一些实施例中，校正电路180可根据数字信号sd决定多个信号s
2-的标准偏差。
26.在一些实施例中，校正电路180可由数字信号处理电路实施。在一些实施例中，校正电路180可为快闪式模拟数字转换器100中的一前景式(foreground)校正电路。在一些实施例中，校正电路180可为快闪式模拟数字转换器100外部的一辅助设计系统，其可用于在快闪式模拟数字转换器100的制造过程中对比较器电路系统160进行校正。
27.上述关于快闪式模拟数字转换器100的设置方式用于示例，且本技术并不以此为限。在一些实施例中，比较器电路系统160可包含内插网络(未示出)，其可执行内插运算以产生多个信号s2。在一些实施例中，该内插网络可为主动式网络(例如为一或多级放大器)或可为被动式网络(例如为电阻性网络)。各种可使用双差动比较器电路的快闪式模拟数字转换器皆为本技术所涵盖的范围。
28.图2a为根据本技术的实施例示出的图1中的双差动放大器电路162的示意图。双差动放大器电路162包括电流源电路201、电流源电路202、多个晶体管m1～m8以及多个电阻r1～r2。电流源电路201偏压多个晶体管m1～m4。电流源电路201的第一端耦接至晶体管m1与
晶体管m2两者的第二端(例如为源极)，且电流源电路201的第二端接收地电压gnd。晶体管m1的第一端(例如为汲极)耦接至晶体管m3的第二端，且晶体管m1的控制端(例如为闸极)接收第一组参考电压v
x1
～v
xm
中之一对应者(标记为v
x
)。晶体管m3的第一端耦接至电阻r2的第二端以产生信号s1 ，且晶体管m3的控制端接收偏压信号v
b1
。电阻r2的第一端接收电源电压vdd。晶体管m2的第一端耦接至晶体管m4的第二端，且晶体管m2的控制端接收输入信号s
in
。晶体管m4的第一端耦接至电阻r1的第二端以产生信号s
1-，且晶体管m4的控制端接收偏压信号v
b1
。电阻r1的第一端接收电源电压vdd。
29.电流源电路202的第一端耦接至晶体管m5与晶体管m6两者的第二端，且电流源电路202的第二端接收地电压gnd。晶体管m5的第一端耦接至晶体管m7的第二端，且晶体管m5的控制端接收输入信号s
in-。晶体管m7的第一端耦接至电阻r2的第二端以产生信号s1 ，且晶体管m7的控制端接收偏压信号v
b1
。晶体管m6的第一端耦接至晶体管m8的第二端，且晶体管m6的控制端接收第二组参考电压v
y1
～v
ym
中之一对应者(标记为vy)。晶体管m8的第一端耦接至电阻r1的第二端以产生信号s
1-，且晶体管m8的控制端接收偏压信号v
b1
。
30.多个晶体管m1～m2操作为第一输入对电路，且多个晶体管m5～m6操作为第二输入对电路。多个晶体管m1～m2以及多个晶体管m5～m6中每一者的宽长比(aspect ratio)彼此相同。如此，多个晶体管m1～m2以及多个晶体管m5～m6中每一个理论上会具有相同的转导值。藉由电路分析，可得知信号s1可表示为下式：
31.s1＝s
1 -s
1-＝gm
·r·
[(s
in -v
x
)-(s
in-‑vy
)]
[0032]
其中，gm为前述的转导值，r为电阻r1与电阻r2中每一者的阻值，且信号s1 与信号s
1-之间的差值为图1的信号s1。
[0033]
图2b为根据本技术的实施例示出的图2a中双差动放大器电路162受系统性偏移影响的示意图。若图2a中的双差动放大器电路162为图1中的双差动放大器电路162-1，参考电压v
x
为参考电压v
x1-(例如为0.75伏特)，且参考电压vy为参考电压v
y1
(例如为0.25伏特)。
[0034]
在情形1中，图2a中的输入信号s
in
以及输入信号s
in-中每一个具有0.5伏特的预设共模位准以及0.2499伏特的信号摆幅。由图2a可知，信号s
1-为响应于输入信号s
in
以及参考电压v
y1
而来。依据电路分析(例如为重迭定理)，可得知信号s
1-为信号成分v1以及信号成分v2的总和v5，其中信号成分v1为根据参考电压v
y1
所产生的电压，且信号成分v2为根据输入信号s
in
所产生的电压。在情形1中，参考电压v
y1
(0.25伏特)低于输入信号s
in
(0.7499伏特)。在此条件下，参考电压v
y1
在电阻r1上产生的第一电压降小于输入信号s
in
在电阻r1上产生的第二电压降。因此，信号成分v1的位准(即电源电压vdd减去第一电压降)高于信号成分v2的位准(即电源电压vdd减去第二电压降)。
[0035]
类似地，信号s1 可为信号成分v3以及信号成分v4的总和v6，其中信号成分v3为根据输入信号s
in-所产生的电压，且信号成分v4为根据参考电压v
x1
所产生的电压。在情形1中，参考电压v
x1
(0.75伏特)高于输入信号s
in-(0.2501伏特)。在此条件下，参考电压v
x1
在电阻r2上产生的第三电压降高于输入信号s
in-在电阻r2上产生的第四电压降。因此，信号成分v3的位准(即电源电压vdd减去第四电压降)高于信号成分v4的位准(即电源电压vdd减去第三电压降)。如此，在情形1中，信号s
1-的共模位准(即总和v5)可实质上相同于信号s1 的共模位准(即总和v6)。
[0036]
若双差动放大器电路162-1出现系统性偏移，可等效视为输入信号s
in
以及输入信
号s
in-中每一个的共模位准出现偏移。例如，在情形2中，图2a中的输入信号s
in
以及输入信号s
in-中每一个的共模位准由0.5伏特偏离至0.6伏特。相较于情形1，输入信号s
in
提高至0.8499伏特。由于此位准过高，晶体管m2的第一端上的电压会受限于晶体管m4。如此，晶体管m2会误操作于非默认的工作区域(例如为线性区)，使得晶体管m2的转导值降低。在此条件下，晶体管m2响应于输入信号s
in
产生的电流会变低。因此，第二电压降也变低。如此一来，信号成分v2将提高至信号成分v2'。参考电压v
x1
于情形1～2中皆为0.75伏特，故信号成分v1的位准保持不变。据此，信号s
1-于情形2的共模位准(即信号成分v1与信号成分v2'之总和v5')将高于信号s
1-于情形1的共模位准(即总和v5)。
[0037]
相较于情形1，输入信号s
in-提高至0.3501伏特。在此条件下，晶体管m5响应于此输入信号s
in-所产生的电流变高。因此，第四电压降也变高。如此一来，信号成分v3将降低至信号成分v3'。参考电压v
y1
在情形1～2中皆为0.25伏特，故信号成分v4的位准保持不变。据此，信号s1 于情形2的共模位准(即信号成分v3'与信号成分v4之总和v6')将低于信号s1 于情形1的共模位准(即总和v6)。换言之，在情形2中，信号s1 的共模位准(即总和v6')不同于信号s
1-的共模位准(即总和v5')，其中信号s1 与信号s
1-之间的差值即为系统性偏移，其可能导致对应的比较器电路操作失效。
[0038]
图2c为根据本技术的实施例示出的图2a中的双差动放大器电路162经校正后的示意图。为了校正偏移，在此例中，晶体管m2的控制端被施加 0.01伏特的偏移电压v
os
，且晶体管m5的控制端被施加-0.01伏特的偏移电压v
os
。在一实验例中，通过施加偏移电压v
os
，先前情形2的偏移可以有效地被消除，以避免比较器电路操作失效。
[0039]
图2d为根据本技术的实施例示出的图2a中的双差动放大器电路162经校正后的示意图。在图2c的例子中，校正电路180是透过调整信号成分v2'以及信号成分v3'的位准来校正系统性偏移。如图2b所示，信号成分s
1-的共模位准(即总和v5')关联于信号成分v1以及信号成分v2'，且信号成分s1 的共模位准(即总和v6')关联于信号成分v3'以及信号成分v4。因此，校正电路180亦可透过调整信号成分v1与信号成分v4来校正偏移。在此例中，晶体管m1的控制端被施加-0.01伏特的偏移电压v
os
，且晶体管m6的控制端被施加 0.01伏特的偏移电压v
os
。于此条件下，信号成分v1的位准将变低，且信号成分v4的位准将变高。如此，可以有效地消除偏移，以避免比较器电路操作失效。应可理解，根据图2c以及图2d，为了降低偏移，同一输入对电路中的不同晶体管将被施加不同极性的偏移电压v
os
。
[0040]
上述说明是以接收参考电压v
x1-以及参考电压v
y1
的双差动放大器电路162-1为例。参考电压v
x1-与参考电压v
y1
在多个输入对电路上分别形成两个极端的偏压条件。相较于其他双差动放大器电路162(例如为图1中的162-n)，双差动放大器电路162-1中的多个输入对电路较容易受到系统性偏移的影响。类似地，在一些实施例中，图1中接收参考电压v
xm
以及参考电压v
ym
的双差动放大器电路162-2亦容易受到系统性偏移的影响。因此，在一些实施例中，校正电路180所校正的至少一第一参考电压可包含(但不限于)参考电压v
x1
或参考电压v
xm
中至少一者，且校正电路180所校正的至少一第二参考电压可包括(但不限于)参考电压v
y1
或参考电压v
ym
中至少一个。
[0041]
上述关于双差动放大器电路162的设置方式用于示例，且本技术并不以此为限。应当理解，上述说明限于图2a所示的电路架构。在不同的电路架构与/或电路设定(例如晶体管尺寸、实际偏压条件)下，系统性偏移的成因可能会有所不同。
[0042]
图3为根据本技术的实施例示出的图1的校正电路180的操作示意图。在此例中，校正电路180可分析多个信号s2，以检测系统性偏移。若比较器电路系统160包含16个比较器电路，比较器电路系统160将产生16个信号s2。例如，第16个信号s2来自双差动放大器电路162-1与对应的闩锁器电路164，且第1个信号s2来自双差动放大器电路162-2与对应的闩锁器电路164。
[0043]
如果系统性偏移不存在，晶体管m2与/或晶体管m5的转导值为预定值。在此条件下，输入信号s
in
与输入信号s
in-之间的差值(后称δv)范围经过晶体管m2与晶体管m5处理后应相应于默认参考电压范围δvref，其中默认参考电压范围δvref可由第一组参考电压v
x1
～v
xm
(或第二组参考电压v
y1
～v
ym
)中的两者决定。在此例中，在预定的信号摆幅下，共有12个比较器电路会响应于输入信号s
in
产生具有第一逻辑值(例如为逻辑值1)的多个信号s2(假设为第3～14个信号s2)。换言之，在理想情形下，共有12个信号s2对应至默认参考电压范围δvref。
[0044]
然而，若系统性偏移使得晶体管m2与/或晶体管m5的转导值降低，差值δv经过晶体管m2与晶体管m5处理后会小于默认参考电压范围δvref。在相同的信号摆幅下，部分的比较器电路会判定输入信号s
in
小于参考电压v-x-与/或参考电压vy之间的差值，而固定输出具有第二逻辑值(例如为逻辑值0)的信号s2(例如为第1～3个信号s2以及第14～16个信号s2)。在此情形下，仅有10个信号s2对应至默认参考电压范围δvref。
[0045]
换个方式解释，由于这些比较器电路是判定输入信号s
in
小于参考电压v-x-与/或参考电压vy‑‑
之间的差值才会输出具有第二逻辑值的信号s2，故可视为该些比较器电路所接收的参考电压v-x-与/或参考电压vy因系统性偏移的影响而等效地变大(相较于理想情形)。上述现象可称为“参考电压外扩”。在此情形下，可以观察到对应于预测参考电压范围δvref的多个信号s2具第一逻辑值的最大个数变少(相当于多个信号s2的分布性降低)。另一方面，校正电路180可统计并计算这些具第一逻辑值之信号s2对应标号的标准偏差。若标准偏差变低，表示多个信号s2的分布性降低，故可视为出现“参考电压外扩”。校正电路180可输出控制信号v
c1
来调整输入信号s
in
与输入信号s
in-的共模位准(如图2c所示)，以校正此偏移。或者，校正电路180可输出控制信号v
c1
来调整产生第3～14个信号s
2-‑
的比较器电路中每一个所接收的参考电压v
x
以及参考电压vy(如图2d所示)，以校正此偏移。
[0046]
在另一情形，若系统性偏移使得晶体管m2与/或晶体管m5的转导值变大，差值δv经过晶体管m2与晶体管m5处理后会大于默认参考电压范围δvref。在相同的信号摆幅下，会有更多的比较器电路会认为输入信号s
in
大于参考电压v-x-与/或参考电压vy之间的差值，而输出具有特定逻辑值(例如为逻辑值1)的信号s2(例如为第2～15个信号s2)。在此情形下，将有14个信号s2对应至默认参考电压范围δvref。
[0047]
换个方式解释，由于这些比较器电路是判定输入信号s
in
大于参考电压v-x-与/或参考电压vy‑‑
之间的差值才会输出具有特定逻辑值的信号s2，故可等效地视为该些比较器电路所接收的参考电压v-x-与/或参考电压vy因系统性偏移变小(相较于理想情形)。上述现象可称为“参考电压内缩”。在此情形下，可以观察到对应于预测参考电压范围δvref的多个信号s2具第一逻辑值的最大个数变多(相当于多个信号s2的分布性变大)。另一方面，校正电路180可统计并计算这些具有第一逻辑值的多个信号s2对应标号的标准偏差。若标准偏差变高，表示多个信号s2的分布性变大，故可视为出现“参考电压内缩”。同样地，校正电路
180可调整输入信号s
in
与输入信号s
in-的共模位准(如图2c所示)，或是调整产生第2～15个信号s
2-‑
的比较器电路中每一个的所接收的参考电压v
x
以及参考电压vy(如图2d所示)，以校正此偏移。
[0048]
应当理解，上述检测系统性偏移的方式是通过观察比较器电路系统160所输出的多个信号s2。因此，此种检测方式可不受限于双差动放大器电路162的内部电路结构，故可涵盖多种产生系统性偏移的可能成因。
[0049]
下表为根据一实验例所整理的模拟结果：
[0050]
系统性偏移(毫伏特)0 100标准偏差(编号)4.44
[0051]
表中的系统性偏移相当于图2a中输入信号s
in
与输入信号s
in-中每一个的共模位准上的偏移。在一些实施例中，校正电路180可将具有默认共模位准(即系统性偏移为0毫伏特)的测试信号s
t1
以及测试信号s
t2
分别输出为输入信号s
in
与输入信号s
in-。响应于此测试信号s
t1
以及测试信号s
t2
，比较器电路系统160产生多个信号s2。校正电路180可计算这些信号s2的标准偏差，并记录此标准偏差(其对应于预设共模位准)为多个信号s2的分布性的默认值。
[0052]
接着，校正电路180可加入系统性偏移至测试信号s
t1
以及测试信号s
t2
的共模位准，并将测试信号s
t1
以及测试信号s
t2
分别输出为输入信号s
in
与输入信号s
in-。基于同样操作，校正电路180可计算这些信号s2的当前标准偏差。校正电路180可比较当前标准偏差与先前记录的默认值，并在当前标准偏差不同于默认值时调整共模位准或是至少一第一参考电压与至少一第二参考电压。
[0053]
例如，如上表所示，在未加入系统性偏移(即0毫伏特)时，多个信号s2的分布性的默认值为4.4。当加入 100毫伏特的偏移电压后，多个信号s2‑‑
的标准偏差为4。由于当前的分布性(即4)小于默认值(即4.4个)，校正电路180可确认比较器电路系统160中的部分双差动放大器电路162受到“参考电压外扩”的影响。
[0054]
或者，若加入偏移电压后，多个信号s2‑‑
的标准偏差大于默认值(即4.4)，校正电路180可确认比较器电路系统160中的部分双差动放大器电路162受到『参考电压内缩』的影响。
[0055]
在一些实施例中，测试信号s
t1
与测试信号s
t2
可为具有预定共模位准与预定信号摆幅的信号。在一些实施例中，测试信号s
t1
与测试信号s
t2
可为直流信号。校正电路180可依序输出具有不同直流位准的多个测试信号s
t1
与测试信号s
t2
，以分析多个信号s2的分布性。
[0056]
上述采用具有第一逻辑值的多个信号s2的最大个数或标准偏差来决定信号s2的分布性的例子仅用于示例，且本技术并不以此为限。各种可反映信号s2的分布性的统计指标皆为本案所涵盖的范围。
[0057]
图4为根据本技术的实施例示出的的一种校正方法400的流程图。在一些实施例中，校正方法400可由(但不限于)图1的校正电路180执行。
[0058]
在操作s410，输出第一测试信号为第一输入信号，并输出第二测试信号为第二输入信号，其中快闪式转换器包括多个双差动比较器电路，这些双差动比较器电路中每一个比较第一输入信号与第一组参考电压中的一对应者，并比较第二输入信号与第二组参考电压中的一对应者以产生多个第一信号中的一对应者。
[0059]
在操作s420，根据多个第一信号的一分布性校正第一输入信号与第二输入信号中每一个的共模位准，或校正第一组参考电压中的至少一第一参考电压以及第二组参考电压中的至少一第二参考电压。
[0060]
上述校正方法400的多个操作的说明可参考前述多个实施例，故于此不再赘述。上述多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本技术的各个实施例的操作方式与范围下，在校正方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。或者，在校正方法400下的一或多个操作可以是同时或部分同时执行。
[0061]
综上所述，本技术的实施例中的快闪式模拟数字转换器与校正方法可通过分析多个信号的分布性来观察比较器电路系统是否出现系统性偏移，并校正此系统性偏移以提升整体操作的可靠度。
[0062]
虽然本技术的实施例如上所述，然而着些实施例并非用来限定本技术，本技术领域普通技术人员可依据本技术的明示或隐含之内容对本技术的技术特征施以变化，凡此种种变化均属于本技术的保护范围，换言之，本技术的保护范围根据说明书所能确定的保护范围为准。
[0063]
附图标记说明
[0064]
100:快闪式模拟数字转换器
[0065]
120:参考电压产生电路
[0066]
140:编码器电路
[0067]
160:比较器电路系统
[0068]
162,162-1,162-2,162-n:双差动放大器电路
[0069]
164:闩锁器电路
[0070]
180:校正电路
[0071]
en:致能信号
[0072]
rx,ry,r1,r2:电阻
[0073]
s1,s2,s
1
,s
1-:信号
[0074]
sd:数字信号
[0075]sin
,s
in-,s
in
:输入信号
[0076]st1
,s
t2
:测试信号
[0077]vc1
:控制信号
[0078]vrn
,v
rp
:电压
[0079]vx1
～v
xm
,v
y1
～v
ym
,v
x
,vy:参考电压
[0080]
201,202:电流源电路
[0081]
gnd:地电压
[0082]
m1～m8:晶体管
[0083]vb1
:偏压信号
[0084]
vdd:电源电压
[0085]vos
:偏移电压
[0086]
v1～v6,v2',v3',v5',v6':信号成分
[0087]
δvref:默认参考电压范围
[0088]
400:校正方法
[0089]
s410,s420:操作