半导体封装件的制作方法

半导体封装件
1.相关申请的交叉引用
2.本技术要求于2020年8月25日在韩国知识产权局提交的韩国专利申请no.10-2020-0107423的优先权，该申请的公开内容以引用方式全部并入本文中。
技术领域
3.符合示例实施例的方法、设备和系统涉及一种半导体封装件。


背景技术：

4.半导体封装件可以包括半导体芯片，其包括芯片焊盘和重分布结构，所述重分布结构包括连接到芯片焊盘的重分布图案和围绕重分布图案的重分布电介质层。需要提高半导体芯片的芯片焊盘与重分布结构的重分布图案之间的结构可靠性。


技术实现要素：

5.示例实施例提供了一种具有芯片焊盘与重分布穿通件图案之间的结构可靠性的半导体封装件。
6.示例实施例还提供了一种包括被选为无缺陷产品的半导体芯片的半导体封装件。
7.根据示例实施例的一方面，提供了这一种半导体封装件，包括：半导体芯片的芯片焊盘，芯片焊盘包括芯片焊盘的第一表面中的连接部分和测试部分；阻挡层，其覆盖芯片焊盘，阻挡层限定第一开口和与第一开口分开的第二开口，第一开口暴露出芯片焊盘的连接部分，并且第二开口暴露出芯片焊盘的测试部分；以及重分布结构，其连接到芯片焊盘，并且包括重分布电介质层、重分布穿通件图案和重分布线图案，重分布电介质层覆盖芯片焊盘和阻挡层，重分布穿通件图案在竖直方向上穿过重分布电介质层的至少一部分，填充第一开口，并且与芯片焊盘的连接部分接触，并且重分布线图案在水平方向上在重分布电介质层中延伸，并且连接到重分布穿通件图案。
8.根据示例实施例的一方面，提供了一种半导体封装件，包括：半导体芯片的芯片焊盘，芯片焊盘包括芯片焊盘的第一表面中的连接部分和测试部分；阻挡层，其覆盖芯片焊盘，阻挡层限定第一开口和与第一开口分开的第二开口，第一开口暴露出芯片焊盘的连接部分，并且第二开口暴露出芯片焊盘的测试部分；封盖层，其设置在阻挡层上，并且填充阻挡层的第一开口和第二开口；以及重分布结构，其连接到芯片焊盘，并且包括重分布电介质层、重分布穿通件图案和重分布线图案，重分布电介质层覆盖阻挡层和封盖层，重分布穿通件图案在竖直方向上穿过重分布电介质层的至少一部分，并且与封盖层的一部分接触，并且重分布线图案在水平方向上在重分布电介质层中延伸，并且连接到重分布穿通件图案。
9.根据示例实施例的一方面，提供了一种半导体封装件，包括：半导体芯片，其包括半导体衬底、设置在半导体衬底上的芯片焊盘和设置在芯片焊盘上的阻挡层，芯片焊盘的第一表面包括连接部分和测试部分，芯片焊盘的与第一表面相对的第二表面与半导体衬底的有源层接触，凹测试沟槽形成在第一表面的测试部分中，阻挡层限定第一开口和与第一
开口分开的第二开口，第一开口暴露出芯片焊盘的连接部分，并且第二开口暴露出芯片焊盘的测试部分；重分布结构，其连接到芯片焊盘，并且包括重分布电介质层、重分布穿通件图案和重分布线图案，重分布电介质层覆盖芯片焊盘和阻挡层，重分布穿通件图案在竖直方向上穿过重分布电介质层的至少一部分，并且电连接到芯片焊盘的连接部分，并且重分布线图案在水平方向上在重分布电介质层中延伸，并且电连接到重分布穿通件图案；以及模制层，其设置在重分布结构上，并且围绕半导体芯片。
10.根据示例实施例，半导体封装件的半导体芯片的芯片焊盘的表面的一部分可以不与重分布电介质层接触，其中，芯片焊盘的表面的一部分与重分布穿通件图案相邻。因此，重分布电介质层中的氯离子可以不透过芯片焊盘，并且因此，可以增强芯片焊盘和重分布穿通件图案的结构可靠性。
11.根据示例实施例，可以通过用于检查半导体芯片是否已经达到一定质量水平的测试工艺来制造半导体封装件。结果，半导体封装件可以包括选为无缺陷产品的半导体芯片。
附图说明
12.通过参照附图的示例实施例的下面的描述，以上和其它目的将变得显而易见，在附图中：
13.图1是根据示例实施例的半导体封装件的截面图；
14.图2是图1中的区域“a”的放大图；
15.图3是基于图2中的线iii-iii’的半导体封装件的平面图；
16.图4是根据示例实施例的半导体封装件的截面图；
17.图5是根据示例实施例的半导体装置的截面图；
18.图6是根据示例实施例的半导体封装件的截面图；
19.图7是图6中的区域“b”的放大图；
20.图8是根据示例实施例的半导体封装件的截面图；
21.图9是根据示例实施例的半导体装置的截面图；
22.图10是根据示例实施例的制造半导体装置的方法的流程图；以及
23.图11至图22是根据示例实施例的制造半导体装置的方法中的阶段的截面图。
具体实施方式
24.在下文中，将参照附图详细地描述示例实施例。
25.图1是根据示例实施例的半导体封装件10的截面图。图2是图1中的区域“a”的放大图。图3是基于图2中的线iii-iii’的半导体封装件10的平面图。
26.根据示例实施例，可以在晶圆级或面板级制造半导体封装件10。根据示例实施例，半导体封装件10可以具有其中多个封装件连接端子410中的至少一个设置在半导体芯片100的侧表面之外的扇出结构。例如，半导体封装件10可以包括扇出晶圆级封装件(fo-wlp)或扇出面板级封装件(fo-plp)。
27.参照图1至图3，半导体封装件10可以包括半导体芯片100、重分布结构200、模制层310和封装件连接端子410。
28.半导体芯片100可以包括半导体衬底110、芯片焊盘120、阻挡层130。半导体芯片
100可以具有顶表面100a和底表面100b。芯片焊盘120可以附着到半导体芯片100的底表面100b，半导体芯片100的顶表面100a可以与半导体芯片100的底表面100b相对。
29.在示例实施例中，半导体芯片100可以包括逻辑半导体芯片。逻辑半导体芯片可以包括例如中央处理器单元(cpu)、微处理器单元(mpu)、图形处理器单元(gpu)或应用处理器(ap)。
30.半导体芯片100可以包括存储器半导体芯片。例如，存储器半导体芯片可以包括易失性存储器半导体芯片(诸如动态随机存取存储器(dram)或静态ram(sram))或者非易失性存储器半导体芯片(诸如相变ram(pram)、磁阻ram(mram)、铁电ram(feram)或电阻ram(rram))。
31.尽管图1中示出的半导体封装件10包括一个半导体芯片100，但是实施例不限于此。例如，半导体封装件10可以包括至少两个半导体芯片。例如，半导体封装件10可以包括多个半导体芯片。半导体封装件10可以包括系统级封装件(sip)，在系统级封装件中，不同类型的半导体芯片彼此电连接，并且作为单个系统操作。
32.半导体芯片100的半导体衬底110可以包括硅(si)。半导体衬底110可以包括半导体元素(例如，锗(ge))或化合物半导体(诸如碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)或磷化铟(inp))。然而，半导体衬底110的材料不限于以上那些。
33.在示例实施例中，半导体衬底110可以包括与半导体芯片100的底表面100b相邻的有源层al。换言之，半导体芯片100的有源层al可以形成在半导体衬底110的与重分布结构200相邻的一部分中。
34.在示例实施例中，有源层al可以实现各种单独的装置。例如，单独的装置可以包括各种微电子装置，例如，互补金属氧化物半导体(cmos)晶体管、金属氧化物半导体场效应晶体管(mosfet)、系统大规模集成(lsi)、图像传感器(诸如cmos图像传感器(cis))、微机电系统(mems)、有源元件和无源元件。
35.半导体芯片100的芯片焊盘120可以位于半导体衬底110的底表面100b上，并且可以电连接到有源层al中的单独的装置。多个芯片焊盘120可以设置在半导体芯片100中。
36.在示例实施例中，芯片焊盘120中的每一个可以包括第一表面120a和与第一表面120a相对的第二表面120b。详细地，芯片焊盘120的第一表面120a可以与重分布结构200接触，并且芯片焊盘120的第二表面120b可以与第一表面120a相对，并且与半导体衬底110接触。
37.在示例实施例中，在芯片焊盘120的平面图中，芯片焊盘120可以具有第一表面120a中的连接部分120_ca和测试部分120_ta。
38.在示例实施例中，芯片焊盘120的宽度“d”可以为大约60微米至大约160微米。芯片焊盘120的厚度可以为大约0.5微米至大约3微米。然而，芯片焊盘120的宽度“d”和厚度不限于以上的那些。
39.例如，芯片焊盘120中的每一个可以具有连接部分120_ca和测试部分120_ta两者。然而，实施例不限于此，并且芯片焊盘120中的仅一些可以具有连接部分120_ca和测试部分120_ta两者。其它芯片焊盘120可以仅具有连接部分120_ca或仅具有测试部分120_ta。例如，其它芯片焊盘120可以包括连接部分120_ca而不包括测试部分120_ta，或者其它芯片焊盘120可以包括测试部分120_ta而不包括连接部分120_ca。附加地，其它芯片焊盘120中的
一些可以包括连接部分120_ca而不包括测试部分120_ta，同时另外的芯片焊盘120包括测试部分120_ta而不包括连接部分120_ca。
40.芯片焊盘120的连接部分120_ca可以是芯片焊盘120的第一表面120a的用于芯片焊盘120与重分布结构200的重分布图案230之间的电连接的一部分。
41.在示例实施例中，芯片焊盘120的连接部分120_ca可以是芯片焊盘120的第一表面120a的被阻挡层130围绕并且与重分布穿通件图案233接触的一部分。芯片焊盘120的连接部分120_ca可以芯片焊盘120的第一表面120a的被阻挡层130的第一开口130_o1暴露的一部分。
42.在示例实施例中，芯片焊盘120的连接部分120_ca可以在芯片焊盘120的平面图中具有圆形状。例如，当连接部分120_ca具有圆形状时，连接部分120_ca的宽度d1可以为大约10微米至大约50微米。例如，连接部分120_ca的宽度d1可以为大约20微米。
43.芯片焊盘120的测试部分120_ta可以为芯片焊盘120的第一表面120a的设置在连接部分120_ca的一侧的一部分。测试部分120_ta可以与连接部分120_ca分离，并可以用来确定半导体芯片100是否是无缺陷的。
44.在示例实施例中，芯片焊盘120的测试部分120_ta可以是芯片焊盘120的第一表面120a的被阻挡层130围绕并且与重分布结构200的重分布电介质层250接触的一部分。芯片焊盘120的测试部分120_ta可以是芯片焊盘120的第一表面120a的被阻挡层130的第二开口130_o2暴露的一部分。
45.在示例实施例中，芯片焊盘120的测试部分120_ta可以在芯片焊盘120的平面图中具有四边形形状。例如，当测试部分120_ta具有四边形形状时，测试部分120_ta的宽度d2可以为大约40微米至大约100微米。例如，测试部分120_ta的宽度d2可以为大约44微米至大约60微米。
46.在示例实施例中，芯片焊盘120可以包括测试部分120_ta中的测试沟槽g。可以在用于检查半导体芯片100的质量是否已达到一定水平的测试工艺(例如，电裸片分拣(eds)工艺)中通过探针装置777(在图14中)来生成测试沟槽g。
47.在示例实施例中，测试沟槽g可以形成在芯片焊盘120的测试部分120_ta中，并且可以从第一表面120a朝向第二表面120b凹陷。测试沟槽g可以用重分布结构200的重分布电介质层250填充。
48.在示例实施例中，芯片焊盘120的材料可以包括铝(al)。然而，实施例不限于此。例如，芯片焊盘120的材料可以包括其它金属，诸如镍(ni)、铜(cu)、金(au)、银(ag)、钨(w)、钛(ti)、钽(ta)、铟(in)、钼(mo)、锰(mn)、钴(co)、锡(sn)、镁(mg)、铼(re)、铍(be)、镓(ga)、钌(ru)或它们的合金。
49.半导体芯片100的阻挡层130可以共形地形成在半导体芯片100的底表面100b以及芯片焊盘120的第一表面120a和侧表面上。阻挡层130可以覆盖芯片焊盘120的第一表面120a到大约0.3微米至大约2.5微米的厚度。例如，阻挡层130的厚度可以为大约1微米。
50.在示例实施例中，阻挡层130可以包括多个开口(例如，第一开口130_o1和第二开口130_o2)，所述多个开口中的每一个部分地暴露出芯片焊盘120的第一表面120a。详细地，阻挡层130可以包括：第一开口130_o1，其暴露出芯片焊盘120的连接部分120_ca；以及第二开口130_o2，其设置在第一开口130_o1的一侧，以与第一开口130_o1分离并且暴露出芯片
焊盘120的测试部分120_ta。
51.在示例实施例中，在阻挡层130的平面图中，阻挡层130的第一开口130_o1可以具有圆形状，并且围绕芯片焊盘120的连接部分120_ca的边缘。阻挡层130的第二开口130_o2可以具有四边形形状，并且围绕芯片焊盘120的测试部分120_ta的边缘。
52.在阻挡层130的平面图中，阻挡层130的第一开口130_o1的尺寸可以小于阻挡层130的第二开口130_o2的尺寸。例如，在阻挡层130的平面图中，阻挡层130的第一开口130_o1的截面积可以小于阻挡层130的第二开口130_o2的截面积。
53.在示例实施例中，阻挡层130的第一开口130_o1可以用重分布结构200的重分布穿通件图案233填充。因此，阻挡层130可以围绕重分布穿通件图案233的侧表面的一部分。
54.阻挡层130的第二开口130_o2可以用重分布结构200的重分布电介质层250填充。因此，阻挡层130可以围绕重分布结构200的重分布电介质层250的一部分。
55.在示例实施例中，阻挡层130的材料可以包括氮化硅(sin)。然而，实施例不限于此。例如，阻挡层130可以包括氮氧化硅(sion)、氧化硅(sio2)、碳氮氧化硅(siocn)、碳氮化硅(sicn)或它们的组合。
56.在示例实施例中，在阻挡层130的平面图中，阻挡层130的第一开口130_o1的宽度d1可以为大约10微米至大约50微米。例如，阻挡层130的第一开口130_o1的宽度d1可以为大约20微米。
57.在阻挡层130的平面图中，阻挡层130的第二开口130_o2的宽度d2可以为大约40微米至大约100微米。
58.重分布结构200可以电连接到半导体芯片100，并且可以支撑半导体芯片100的底表面100b。重分布结构200可以包括电连接到半导体芯片100的芯片焊盘120的重分布图案230以及围绕重分布图案230的重分布电介质层250。
59.在示例实施例中，在半导体封装件10的平面图中，重分布结构200的面积可以大于半导体芯片100的面积。重分布结构200的水平长度可以大于半导体芯片100的水平长度。
60.在示例实施例中，重分布电介质层250可以包括可以对其执行光刻工艺的可光成像(photo-imageable)的电介质(pid)材料。例如，重分布电介质层250可以包括光敏聚酰亚胺(pspi)。
61.然而，实施例不限于此。例如，重分布电介质层250可以包括氧化物或氮化物。例如，重分布电介质层250可以包括氧化硅或氮化硅。
62.在示例实施例中，重分布图案230可以包括电连接到芯片焊盘120的导电图案。例如，重分布图案230可以包括在竖直方向上延伸穿过重分布电介质层250的重分布穿通件图案233以及在水平方向上延伸穿过重分布电介质层250的重分布线图案235。
63.在示例实施例中，多个重分布线图案235可以在重分布电介质层250中被布置为多个层，并且可以通过重分布穿通件图案233彼此电连接。
64.在示例实施例中，一些重分布穿通件图案233可以将半导体芯片100的芯片焊盘120连接到重分布线图案235。其它重分布穿通件图案233可以将多个重分布线图案235彼此连接。其它重分布穿通件图案233中的每一个可以将重分布线图案235连接到封装件连接焊盘430。
65.在示例实施例中，重分布穿通件图案233可以包括第一部分233a，其填充阻挡层
130的第一开口130_o1，并且被阻挡层130围绕。重分布穿通件图案233的第一部分233a可以与芯片焊盘120的连接部分120_ca接触。
66.重分布穿通件图案233可以包括第二部分233b，其被重分布电介质层250围绕。重分布穿通件图案233的第二部分233b的水平截面积可以大于重分布穿通件图案233的第一部分233a的水平截面积。重分布穿通件图案233的第二部分233b的水平截面积可以大于阻挡层130的第一开口130_o1的水平截面积。换言之，重分布穿通件图案233可以具有其水平截面积朝向芯片焊盘120减小的锥形形状。
67.在示例实施例中，重分布图案230的材料可以包括cu。然而，实施例不限于此。例如，重分布图案230的材料可以包括金属，诸如ni、au、ag、al、w、ti、ta、in、mo、mn、co、sn、mg、re、be、ga或ru或它们的合金。
68.在示例实施例中，重分布图案230可以还包括重分布种子层239，其位于重分布穿通件图案233与重分布电介质层250之间以及重分布线图案235与重分布电介质层250之间。
69.在示例实施例中，可以通过执行物理气相沉积来形成重分布种子层239，并且可以通过执行镀覆工艺来形成重分布穿通件图案233和重分布线图案235。
70.在示例实施例中，重分布种子层239的材料可以包括ti、钛钨(tiw)、氮化钛(tin)、ta、氮化钽(tan)、铬(cr)、al或它们的组合。
71.例如，重分布图案230和重分布种子层239的结构可以包括其中cu堆叠在ti上的cu/ti结构或者其中cu堆叠在tiw上的cu/tiw结构。然而，重分布种子层239的材料不限于以上那些。
72.当cu用于重分布穿通件图案233和重分布线图案235时，重分布种子层239的至少一部分可以用作扩散阻挡件。
73.半导体封装件10的模制层310可以位于重分布结构200上，并且可以围绕半导体芯片100。模制层310可以将半导体芯片100固定到重分布结构200。
74.模制层310可以与重分布结构200一起形成半导体封装件10的外部。例如，模制层310的侧表面和重分布结构200的侧表面可以形成半导体封装件10的侧表面。模制层310的顶表面可以形成半导体封装件10的顶表面，重分布结构200的底表面可以形成半导体封装件10的底表面。模制层310的侧表面可以与重分布结构200的侧表面共面。
75.在示例实施例中，模制层310可以位于重分布结构200上，并且可以围绕半导体芯片100的顶表面100a、底表面100b和侧表面。然而，实施例不限于此，并且与图1中所示的示例实施例相反，模制层310可以位于重分布结构200上，并且仅围绕半导体芯片100的底表面100b和侧表面而不围绕半导体芯片100的顶表面100a。例如，模制层310的一个表面可以与半导体芯片100的顶表面100a共面，并且半导体芯片100的顶表面100a可以暴露于外部。
76.模制层310可以包括环氧模塑化合物(emc)。然而，模制层310的材料不限于emc，并且可以包括各种材料，诸如环氧类材料、热固性材料、热塑性材料、紫外(uv)固化材料等。
77.半导体封装件10的封装件连接端子410可以将半导体封装件10电连接到图5中的封装件衬底520。封装件连接端子410可以通过附着到重分布结构200的一个表面的封装件连接焊盘430电连接到半导体芯片100。
78.在示例实施例中，封装件连接焊盘430可以插设在重分布结构200的一个表面与重分布穿通件图案233之间。封装件连接焊盘430可以用作其上布置有封装件连接端子410的
底凸块金属(ubm)。封装件连接焊盘430的一个表面可以与重分布穿通件图案233接触，并且封装件连接焊盘430的相对表面可以与封装件连接端子410接触。
79.封装件连接焊盘430的材料可以包括金属，诸如cu、al、w、ti、ta、in、mo、mn、co、sn、ni、mg、re、be、ga或ru或它们的合金，但是不限于此。
80.在示例实施例中，封装件连接端子410可以附着到封装件连接焊盘430，并且通过重分布图案230连接到半导体芯片100。详细地，封装件连接端子410可以通过封装件连接焊盘430、重分布图案230和芯片焊盘120电连接到半导体芯片100的有源层al中的多个单独的装置。
81.在示例实施例中，封装件连接端子410可以包括金属焊球，其包括sn、ag、cu和al中的任意一种或任意组合。
82.在示例实施例中，多个封装件连接端子410中的至少一个可以设置在半导体芯片100的侧表面之外。换言之，封装件连接端子410中的至少一个可以在竖直方向上不与半导体芯片100叠置。
83.在示例实施例中，半导体芯片100的阻挡层130可以包括部分地暴露出芯片焊盘120的第一表面120a的多个开口(例如，第一开口130_o1和第二开口130_o2)。详细地，阻挡层130可以包括暴露出芯片焊盘120的连接部分120_ca的第一开口130_o1，使得芯片焊盘120的一部分可以电连接到重分布穿通件图案233。
84.另外，阻挡层130可以包括暴露出芯片焊盘120的测试部分120_ta的第二开口130_o2，使得可以在制造半导体封装件10期间促进半导体芯片100的测试工艺。
85.换言之，因为阻挡层130包括分别暴露出芯片焊盘120的连接部分120_ca和测试部分120_ta的第一开口130_o1和第二开口130_o2两者，所以可以经由芯片焊盘120执行半导体芯片100的电连接功能和质量测试功能两者。
86.因此，可以选择半导体封装件10的半导体芯片100作为无缺陷产品。
87.芯片焊盘120的连接部分120_ca可以被阻挡层130围绕，围绕连接部分120_ca的阻挡层130的第一开口130_o1可以用重分布穿通件图案233填充。因此，芯片焊盘120的表面的与连接部分120_ca相邻的一部分可以不与重分布电介质层250直接接触。
88.半导体封装件10可以安装在图5中的封装件衬底520上，并且通过图5中的底填充层570固定到封装件衬底520。底填充层570可以包括氯离子(cl-)。
89.通常，底填充层570中的氯离子可以移动到重分布电介质层250，并且渗入和腐蚀包括金属材料的芯片焊盘120。因此，通常存在会弱化芯片焊盘120与重分布穿通件图案233之间的结构可靠性的风险。
90.根据示例实施例，芯片焊盘120的表面的与连接部分120_ca相邻的一部分可以不与重分布电介质层250直接接触。因此，可以防止芯片焊盘120的腐蚀，并且可以提高芯片焊盘120和重分布穿通件图案233的结构可靠性。
91.图4是根据示例实施例的半导体封装件20的截面图。
92.将省略以上参照图1至图3给出的冗余描述，并且在下面的描述中将聚焦于图4的半导体封装件20与图1至图3的半导体封装件10之间的差异。
93.图4的半导体封装件20可以包括半导体芯片100、重分布结构200、模制层310、封装件连接端子410和嵌入框架490。以上已经参照图1至图3描述了图4的半导体封装件20的半
导体芯片100、重分布结构200、模制层310和封装件连接端子410，因此将省略其详细描述。
94.根据示例实施例，可以在面板级制造半导体封装件20。例如，半导体封装件20可以包括fo-plp。
95.在示例实施例中，半导体封装件20的嵌入框架490可以位于重分布结构200上，并且围绕半导体芯片100。例如，嵌入框架490的内表面可以围绕半导体芯片100，并且嵌入框架490的外表面可以与模制层310共面，并且可以暴露于外部。
96.在示例实施例中，在制造半导体封装件20期间，可以以面板级的尺寸制备嵌入框架490，并且随后将其单个化为半导体封装件20的尺寸。
97.在示例实施例中，嵌入框架490的材料可以包括诸如树脂的聚合物或者诸如玻璃纤维的材料。然而，实施例不限于此。例如，嵌入框架490可以包括金属材料。
98.在示例实施例中，嵌入框架490的厚度可以大于半导体芯片100的厚度。换言之，嵌入框架490的顶表面可以位于比半导体芯片100的顶表面100a的水平高度高的水平高度。然而，实施例不限于此。例如，嵌入框架490的厚度可以小于半导体芯片100的厚度。
99.图5是根据示例实施例的半导体装置1的截面图。
100.图5的半导体装置1可以具有其中图4的半导体封装件20安装在封装件衬底520上的结构。
101.半导体装置1可以包括半导体封装件20、封装件衬底520、外部连接端子590和底填充层570。
102.半导体装置1的封装件衬底520可以将半导体封装件20连接到外部装置。在示例实施例中，封装件衬底520可以包括双侧印刷电路板(pcb)，其包括第一封装件衬底焊盘523和第二封装件衬底焊盘525。然而，实施例不限于此。例如，封装件衬底520可以包括单侧pcb，其包括仅在其一个表面中的第一封装件衬底焊盘523。
103.在示例实施例中，封装件衬底520不限于pcb的结构和材料，但是可以包括包含陶瓷衬底的各种衬底。
104.在示例实施例中，半导体封装件20的封装件连接端子410可以位于半导体封装件20的封装件连接焊盘430与封装件衬底520的第一封装件衬底焊盘523之间，并且可以将半导体芯片100电连接到封装件衬底520。
105.外部连接端子590可以附着到封装件衬底520的第二封装件衬底焊盘525，并且可以将半导体封装件20连接到外部装置。例如，外部连接端子590可以包括金属焊球，其包括sn、ag、cu和al中的任意一种或任意组合。
106.在示例实施例中，底填充层570可以被配置为将半导体封装件20固定到封装件衬底520。底填充层570可以位于半导体封装件20与封装件衬底520之间，并且可以将半导体封装件20固定到封装件衬底520。
107.在示例实施例中，底填充层570的一部分可以至少部分地围绕重分布结构200的侧表面。底填充层570可以具有其水平截面积朝向封装件衬底520增大的锥形形状。
108.在示例实施例中，底填充层570可以包括绝缘聚合物和环氧树脂中的任意一种或任意组合。例如，底填充层570可以包括emc。
109.在示例实施例中，底填充层570可以包括氯离子。例如，底填充层570可以包括按重量计至少百万分之100(ppm)的氯离子。
110.因为底填充层570可以与重分布电介质层250接触，所以底填充层570中的氯离子可以移动到重分布电介质层250中。氯离子还可以在重分布电介质层250中移动。
111.当氯离子渗入包括金属材料的芯片焊盘120时，存在会腐蚀芯片焊盘120并且会弱化芯片焊盘120和重分布穿通件图案233的结构可靠性的风险。
112.根据示例实施例，芯片焊盘120的连接部分120_ca的边缘可以被阻挡层130围绕，并且阻挡层130的第一开口130_o1(即，芯片焊盘120的连接部分120_ca的中心部分)可以用重分布穿通件图案233填充。
113.换言之，芯片焊盘120的表面的与连接部分120_ca相邻的一部分可以不与重分布电介质层250直接接触。在重分布电介质层250中移动的氯离子可以不渗入芯片焊盘120，并且因此，可以防止芯片焊盘120被腐蚀，并且可以提高芯片焊盘120和重分布穿通件图案233的结构可靠性。
114.图6是根据示例实施例的半导体封装件30的截面图，图7是图6中的区域“b”的放大图。
115.根据示例实施例，半导体封装件30可以包括半导体芯片100、重分布结构200、模制层310、封盖层600和封装件连接端子410。将省略以上参照图1至图3给出的冗余描述，将在下面的描述中聚焦于图6和图7的半导体封装件30与图1至图3的半导体封装件10之间的差异。
116.根据示例实施例，相比于半导体封装件10，半导体封装件30可以还包括半导体芯片100的阻挡层130上的封盖层600。例如，封盖层600可以插设在阻挡层130与重分布电介质层250之间以及阻挡层130与重分布穿通件图案233之间。
117.在示例实施例中，封盖层600可以位于阻挡层130上，并且可以填充阻挡层130的第一开口130_o1和第二开口130_o2。
118.封盖层600的厚度可以被定义为从芯片焊盘120的第一表面120a到封盖层600的最顶部表面在竖直方向上的长度。在示例实施例中，封盖层600的厚度可以为大约1微米至大约5微米。
119.例如，封盖层600可以填充阻挡层130的第一开口130_o1，使得封盖层600的一部分可以与芯片焊盘120的连接部分120_ca接触，并且被阻挡层130围绕。
120.另外，封盖层600可以填充阻挡层130的第二开口130_o2，使得封盖层600的一部分可以与芯片焊盘120的测试部分120_ta接触，并被阻挡层130围绕。封盖层600还可以填充测试部分120_ta中的测试沟槽g。
121.在示例实施例中，封盖层600的水平宽度可以小于芯片焊盘120的水平宽度。在半导体封装件30的平面图中，封盖层600的截面面积可以小于芯片焊盘120的截面面积。
122.在示例实施例中，封盖层600可以包括封盖种子层630和封盖导电层650。封盖种子层630可以共形地形成在芯片焊盘120和阻挡层130上。封盖导电层650可以位于封盖种子层630上，并且可以包括使用封盖种子层630通过镀覆工艺形成的导电材料。
123.在示例实施例中，封盖导电层650可以包括反应性比半导体芯片100的芯片焊盘120的反应性小的材料。封盖导电层650可以连接到芯片焊盘120，并且其反应性可以小于芯片焊盘120的反应性，使得可以抑制芯片焊盘120的腐蚀。
124.例如，当半导体芯片100的芯片焊盘120的材料包括al时，封盖导电层650的材料可
以包括反应性比al的反应性低的cu。
125.然而，实施例不限于此。例如，封盖导电层650的材料可以包括金属，诸如ni、au、ag、al、w、ti、ta、in、mo、mn、co、sn、mg、re、be、ga或ru或它们的合金。
126.在示例实施例中，可以通过执行物理气相沉积来形成封盖种子层630，并且可以通过执行镀覆工艺来形成封盖导电层650。在示例实施例中，封盖种子层630的材料可以包括ti、tiw、tin、ta、tan、cr、al或它们的组合。
127.例如，封盖导电层650和封盖种子层630的结构可以包括其中cu堆叠在ti上的cu/ti结构或者其中cu堆叠在tiw上的cu/tiw结构。然而，封盖导电层650和封盖种子层630的材料不限于以上描述的那些。
128.当cu用于封盖导电层650时，封盖种子层630的至少一部分可以用作扩散阻挡层。
129.在示例实施例中，重分布结构200的重分布穿通件图案233可以与封盖层600的封盖导电层650的一部分接触。因为封盖层600可以填充阻挡层130的第一开口130_o1，并且重分布穿通件图案233可以与阻挡层130的一部分接触，所以重分布穿通件图案233可以电连接到芯片焊盘120的连接部分120_ca。
130.因此，重分布穿通件图案233的水平截面积可以不受阻挡层130的第一开口130_o1的尺寸影响。例如，重分布穿通件图案233的水平截面积可以小于阻挡层130的第一开口130_o1的水平截面积。然而，实施例不限于此。例如，重分布穿通件图案233的水平截面积可以大于阻挡层130的第一开口130_o1的水平截面积。
131.因为封盖层600可以填充阻挡层130的第一开口130_o1，并且重分布穿通件图案233可以与阻挡层130的一部分接触，所以重分布穿通件图案233与封盖层600之间的接触位置可以不受阻挡层130的第一开口130_o1的位置限制。
132.因此，与图7相反，重分布穿通件图案233与封盖层600之间的接触位置可以在竖直方向上不与阻挡层130的第一开口130_o1叠置。例如，重分布穿通件图案233与封盖层600之间的接触位置可以在竖直方向上与阻挡层130的第二开口130_o2叠置。然而，如图7中所示，重分布穿通件图案233与封盖层600之间的接触位置可以在竖直方向上与阻挡层130的第一开口130_o1叠置。
133.图8是根据示例实施例的半导体封装件40的截面图。
134.将省略以上参照图6和图7给出的冗余描述，并且在下面的描述中将聚焦于图8的半导体封装件40与图6和图7的半导体封装件30之间的差异。
135.图8的半导体封装件40可以包括半导体芯片100、重分布结构200、模制层310、封装件连接端子410、封盖层600和嵌入框架490。
136.根据示例实施例，可以在面板级制造半导体封装件40。例如，半导体封装件40可以包括fo-plp。
137.在示例实施例中，半导体封装件40的嵌入框架490可以位于重分布结构200上，并且围绕半导体芯片100。例如，嵌入框架490的内表面可以围绕半导体芯片100，并且嵌入框架490的外表面可以与模制层310共面，并且可以暴露于外部。
138.在示例实施例中，在制造半导体封装件40期间，可以以面板级的尺寸制备嵌入框架490，并且随后将其单个化为半导体封装件20的尺寸。
139.在示例实施例中，嵌入框架490的材料可以包括诸如树脂的聚合物或者诸如玻璃
纤维的材料。然而，实施例不限于此。例如，嵌入框架490可以包括金属材料。
140.在示例实施例中，嵌入框架490的厚度可以大于半导体芯片100的厚度。换言之，嵌入框架490的顶表面可以位于比半导体芯片100的顶表面100a的水平高度高的水平高度。然而，实施例不限于此。例如，嵌入框架490的厚度可以小于半导体芯片100的厚度。
141.图9是根据示例实施例的半导体装置2的截面图。
142.图9的半导体装置2可以具有其中图8的半导体封装件40安装在封装件衬底520上的结构。半导体装置2可以包括半导体封装件40、封装件衬底520、外部连接端子590和底填充层570。
143.半导体装置2的封装件衬底520可以将半导体封装件40连接到外部装置。在示例实施例中，封装件衬底520可以包括双侧pcb，其包括第一封装件衬底焊盘523和第二封装件衬底焊盘525。
144.封装件衬底520不限于pcb的结构和材料，而是可以包括包含陶瓷衬底的各种衬底。
145.在示例实施例中，半导体封装件40的封装件连接端子410可以位于半导体封装件40的封装件连接焊盘430与封装件衬底520的第一封装件衬底焊盘523之间，并且可以将半导体芯片100电连接到封装件衬底520。
146.外部连接端子590可以附着到封装件衬底520的第二封装件衬底焊盘525，并且可以将半导体封装件40连接到外部装置。例如，外部连接端子590可以包括金属焊球，其包括sn、ag、cu和al中的任意一种或任意组合。
147.在示例实施例中，底填充层570可以将半导体封装件40固定到封装件衬底520。底填充层570可以位于半导体封装件40与封装件衬底520之间，并且可以将半导体封装件40固定到封装件衬底520。
148.在示例实施例中，底填充层570可以包括绝缘聚合物和环氧树脂中的任意一种或任意组合。例如，底填充层570可以包括emc。
149.在示例实施例中，底填充层570可以包括氯离子。例如，底填充层570可以按重量计包括至少百万分之100(ppm)的氯离子。
150.因为底填充层570可以与重分布电介质层250接触，所以底填充层570中的氯离子可以移动到重分布电介质层250中。氯离子还可以在重分布电介质层250中移动。当氯离子渗入包括金属材料的芯片焊盘120时，存在会腐蚀芯片焊盘120并且会弱化芯片焊盘120和重分布穿通件图案233的结构可靠性的风险。
151.根据示例实施例，芯片焊盘120的连接部分120_ca的边缘可以被阻挡层130围绕，并且阻挡层130的第一开口130_o1(即，芯片焊盘120的连接部分120_ca的中心部分)可以用封盖层600填充。换言之，芯片焊盘120的连接部分120_ca可以不与重分布电介质层250接触。
152.在重分布电介质层250中移动的氯离子可以被封盖层600阻挡，并且可以不渗入芯片焊盘120，并且因此，可以防止芯片焊盘120被腐蚀，并且可以提高芯片焊盘120和重分布穿通件图案233的结构可靠性。
153.以下将详细描述根据示例实施例的制造半导体装置1的方法s100。具体地，方法s100可以包括制造以上已经参照图5描述的包括半导体封装件20的半导体装置1的方法。
154.图10是根据示例实施例的制造半导体装置1的方法的流程图。图11至图22是根据示例实施例的制造半导体装置1的方法s100中的各阶段的截面图。
155.在示例实施例中，制造半导体装置1的方法s100可以包括：在以面板级制造半导体封装件20之后在封装件衬底520上安装半导体封装件20(在图22中)。
156.参照图10，制造半导体装置1的方法s100可以包括：在操作s1100中安装半导体芯片100；在操作s1200中形成模制层310；在操作s1300中测试半导体芯片100；在操作s1400中形成重分布结构200；在操作s1500中形成封装件连接端子410；在操作s1600中使半导体封装件20单个化；以及在操作s1700中在封装件衬底520上安装半导体封装件20。
157.参照图10至图12，根据示例实施例，制造半导体装置1的方法s100可以包括：在操作s1100中安装半导体芯片100。
158.操作s1100可以包括在图11的操作s1130中在载体衬底1100上安装嵌入框架490以及在图12的操作s1150中在嵌入框架490的孔中安装半导体芯片100。
159.然而，实施例不限于此。例如，操作s1100可以仅包括在操作s1150中安装半导体芯片100，而没有在操作s1130中安装嵌入框架490。
160.载体衬底1100可以包括相对于烘烤工艺和蚀刻工艺具有稳定性的材料。在通过激光烧蚀分离载体衬底1100并且随后将其移除的情况下，载体衬底1100可以包括透明衬底。可选地，在通过加热分离载体衬底1100并且随后将其移除的情况下，载体衬底1100可以包括耐热衬底。
161.在示例实施例中，载体衬底1100可以包括玻璃衬底。在示例实施例中，载体衬底1100可以包括耐热有机聚合物材料，诸如聚酰亚胺(pi)、聚醚醚酮(peek)、聚醚砜(pes)或聚苯硫醚(pps)，但不限于此。
162.离型膜可以附着到载体衬底1100的表面。例如，离型膜可以包括激光反应层，其与激光辐射反应并蒸发，使得载体衬底1100是可分离的。离型膜可以包括碳材料层。例如，离型膜可以包括非晶碳层(acl)。
163.可以在操作s1130中在载体衬底1100上安装嵌入框架490。在示例实施例中，可以以面板级的尺寸制造嵌入框架490。嵌入框架490可以有助于处理制造半导体装置1的方法s100中的每一个阶段的所得结构。
164.嵌入框架490可以包括多个孔，各个孔围绕与半导体芯片100对应的空间。嵌入框架490的孔中的每一个可以提供其中设置有半导体芯片100的空间。
165.可以在操作s1150中在嵌入框架490的孔中的每一个中设置半导体芯片100。详细地，可以在嵌入框架490的孔中的每一个中设置半导体芯片100，使得半导体芯片100的有源层al面对载体衬底1100。
166.在操作s1150中，安装在载体衬底1100上的半导体芯片100可以包括芯片焊盘120和阻挡层130，阻挡层130包括暴露出芯片焊盘120的连接部分120_ca的第一开口130_o1和暴露出芯片焊盘120的测试部分120_ta的第二开口130_o2。
167.参照图10和图13，根据示例实施例，制造半导体装置1的方法s100可以包括在操作s1200中形成模制层310。
168.在操作s1200中，模制层310可以填充嵌入框架490与半导体芯片100之间的空间。模制层310还可以围绕半导体芯片100的顶表面100a、底表面100b和侧表面。
169.在示例实施例中，操作s1200中使用的模制层310可以包括emc。然而，模制层310的材料不限于emc，而是可以包括各种材料，诸如环氧类材料、热固性材料、热塑性材料、uv固化材料等。
170.可以在操作s1200中部分地研磨模制层310。在示例实施例中，可以在操作s1200中研磨模制层310的顶部，使得半导体芯片100的顶表面100a暴露于外部。
171.因此，可以减小由方法s100制造的半导体装置1的尺寸。另外，因为半导体装置1的半导体芯片100的顶表面100a暴露于外部，所以可以提高半导体装置1的散热性能。
172.参照图10、图14和图15，根据示例实施例，制造半导体装置1的方法s100可以包括在操作s1300中测试半导体芯片100。
173.在操作s1300之前，可以移除已经附着到半导体芯片100的底表面100b的载体衬底1100。在示例实施例中，可以通过激光烧蚀或加热来分离载体衬底1100。
174.可以在操作s1300中检查半导体芯片100是否已达到一定质量水平。例如，操作s1300可以包括检查半导体芯片100是无缺陷的还是有缺陷的，当半导体芯片100有缺陷时确定半导体芯片100是否是可修复的，并且当半导体芯片100不是可修复的时标记半导体芯片100。
175.在示例实施例中，操作s1300可以包括电裸片分拣(eds)工艺，在该工艺中，使用探针装置777将电流供应至半导体芯片100的芯片焊盘120，并且检查半导体芯片100是否已达到一定质量水平。
176.如上所述，根据示例实施例，半导体芯片100的阻挡层130可以包括暴露出芯片焊盘120的连接部分120_ca的第一开口130_o1和暴露出芯片焊盘120的测试部分120_ta的第二开口130_o2。
177.如图15中所示，阻挡层130的第一开口130_o1可以具有圆形状，阻挡层130的第二开口130_o2可以具有四边形形状。然而，阻挡层130的第一开口130_o1和第二开口130_o2的形状不限于以上那些。
178.在操作s1300中，探针装置777可以接触半导体芯片100的芯片焊盘120的测试部分120_ta，并且将电流供应至芯片焊盘120的测试部分120_ta。
179.在示例实施例中，探针装置777可以具有别针或针形状。在操作s1300中，当探针装置777接触芯片焊盘120的测试部分120_ta时，可以通过芯片焊盘120的测试部分120_ta中的探针装置777来形成测试沟槽g。
180.参照图10和图16至图18，根据示例实施例，制造半导体装置1的方法s100可以包括在操作s1400中形成重分布结构200。
181.操作s1400可以包括：在操作s1450中，在半导体芯片100上沉积重分布电介质层250并且在重分布电介质层250中形成孔h2；以及在操作s1470中，在重分布电介质层250上形成重分布图案230。
182.参照图16，可以在半导体芯片100的底表面100b上沉积重分布电介质层250。在示例实施例中，可以使用旋涂工艺在半导体芯片100的底表面100b上以均匀的厚度沉积重分布电介质层250。
183.在示例实施例中，重分布电介质层250可以包括可以对其执行光刻工艺的pid材料。例如，重分布电介质层250可以包括pspi。然而，实施例不限于此。例如，重分布电介质层
250可以包括氧化物或氮化物。例如，重分布电介质层250可以包括氧化硅或氮化硅。
184.在示例实施例中，可以在操作s1450中在重分布电介质层250中形成暴露出半导体芯片100的芯片焊盘120的孔h2。例如，可以使用蚀刻工艺、激光钻孔工艺等来形成重分布电介质层250的孔h2。
185.在示例实施例中，在操作s1450中形成在重分布电介质层250中的孔h2可以在竖直方向上与半导体芯片100的芯片焊盘120的连接部分120_ca叠置。换言之，在操作s1450中，重分布电介质层250的孔h2可以使芯片焊盘120的连接部分120_ca暴露于外部。
186.参照图17，可以在重分布电介质层250上形成重分布图案230。详细地，可以在重分布电介质层250上形成重分布种子层239、重分布穿通件图案233和重分布线图案235。
187.在示例实施例中，可以在重分布电介质层250的表面上共形地形成重分布种子层239a。例如，可以使用物理气相沉积在重分布电介质层250的表面上形成重分布种子层239。
188.在示例实施例中，可以使用重分布种子层239通过镀覆工艺来形成重分布穿通件图案233和重分布线图案235。例如，重分布图案230和重分布种子层239的结构可以包括其中cu堆叠在ti上的cu/ti结构或者其中cu堆叠在tiw上的cu/tiw结构。当cu用于重分布穿通件图案233和重分布线图案235时，重分布种子层239的至少一部分可以用作扩散阻挡层。
189.参照图18，可以重复重分布电介质层250的沉积和重分布电介质层250上的重分布图案230的形成。因此，重分布图案230可以形成为可以通过重分布穿通件图案233彼此电连接的多个层。
190.参照图10、图19和图20，根据示例实施例，制造半导体装置1的方法s100可以包括在操作s1500中形成封装件连接端子410。
191.操作s1500可以包括：在操作s1530中在重分布结构200上形成封装件连接焊盘430以及在操作s1550中将封装件连接端子410附着到封装件连接焊盘430。
192.在操作s1530中，可以在重分布结构200上形成封装件连接焊盘430，以连接到重分布图案230的重分布穿通件图案233。可以通过常规的光刻工艺、蚀刻工艺、镀覆工艺等来形成封装件连接焊盘430。
193.在操作s1550中，可以通过回流工艺来熔化封装件连接端子410并且将其接合到封装件连接焊盘430。封装件连接端子410可以包括金属焊球，其包括选自sn、ag、cu和al的至少一种。
194.参照图10和图21，根据示例实施例，制造半导体装置1的方法s100可以包括在操作s1600中使半导体封装件20单个化。
195.可以在操作s1600中切割图20的所得结构的划线道sl。在示例实施例中，可以在操作s1600中使用叶轮来切割划线道sl。
196.然而，实施例不限于此。例如，可以在操作s1600中使用激光来切割划线道sl。例如，可以在操作s1600中通过将来自激光器的光发射到划线道sl中来切割划线道sl。
197.在操作s1600之后，根据示例实施例，可以完全制造(图4的)半导体封装件20。
198.参照图10和图22，根据示例实施例，制造半导体装置1的方法s100可以包括在操作s1700中在封装件衬底520上安装半导体封装件20。
199.在操作s1700中，可以在封装件衬底520上安装半导体封装件20，使得半导体封装件20的封装件连接端子410与封装件衬底520的第一封装件衬底焊盘523接触。因此，半导体
封装件20的半导体芯片100可以通过芯片焊盘120、重分布图案230、封装件连接端子410和第一封装件衬底焊盘523电连接到封装件衬底520。
200.在操作s1700中，可以在半导体封装件20与封装件衬底520之间形成底填充层570。底填充层570可以将半导体封装件20固定到封装件衬底520。
201.在示例实施例中，底填充层570可以包括选自绝缘聚合物和环氧树脂中的任意一种或任意组合。例如，底填充层570可以包括emc。
202.在示例实施例中，底填充层570可以包括氯离子。例如，底填充层570可以以重量计至少包括100ppm的氯离子。
203.在操作s1700之后，根据示例实施例，可以完全制造出图5的半导体装置1。
204.如图22中所示，在根据示例实施例的由方法s100制造的半导体装置1中，底填充层570可以与重分布电介质层250接触。例如，底填充层570可以与重分布电介质层250的底表面和重分布电介质层250的侧表面的至少一部分接触。
205.因此，底填充层570中的氯离子可以移动到重分布电介质层250中。氯离子还可以在重分布电介质层250中移动。当氯离子渗入包括金属材料的芯片焊盘120时，存在会腐蚀芯片焊盘120并且会弱化芯片焊盘120和重分布穿通件图案233的结构可靠性的风险。
206.根据示例实施例，半导体芯片100的芯片焊盘120的连接部分120_ca的边缘可以被阻挡层130围绕，阻挡层130的第一开口130_o1(即，芯片焊盘120的连接部分120_ca的中心部分)可以用重分布穿通件图案233填充。
207.换言之，芯片焊盘120的表面的与连接部分120_ca相邻的一部分可以不与重分布电介质层250直接接触。因此，在重分布电介质层250中移动的氯离子可以不渗入芯片焊盘120，因此，可以防止芯片焊盘120被腐蚀，并且可以提高芯片焊盘120和重分布穿通件图案233的结构可靠性。
208.尽管已经具体示出并描述了示例实施例的各方面，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可以在本文中做出形式和细节上的各种改变。