一种半导体器件及其制造方法与流程

1.本发明涉及半导体领域，尤其涉及一种半导体器件及其制造方法。


背景技术：

2.现有半导体器件通常包含有隔离结构，隔离结构是在半导体制造过程中隔离放置在半导体衬底上的材料，sti结构和sdb结构均为隔离结构。其中，sti结构是通过在硅衬底鳍片上蚀刻一个浅沟槽，然后用介电材料(例如氧化物)填充该浅沟槽制成；而sdb结构是通过在sti结构上方覆盖使用高密度等离子体(hdp)氧化物所形成。
3.如图1-图8所示，图1示出了一种现有半导体器件的制造方法的第一步骤状态示意图；图2示出了图1所示的现有半导体器件的制造方法的第二步骤状态示意图；图3示出了图2所示的现有半导体器件的制造方法的第二步骤俯面状态示意图；图4示出了图1所示的现有半导体器件的制造方法的第三步骤状态示意图；图5示出了图1所示的现有半导体器件的制造方法的第四步骤状态示意图；图6示出了图1所示的现有半导体器件的制造方法的第五步骤状态示意图；图7示出了图1所示的现有半导体器件的制造方法的第六步骤状态示意图；图8示出了图7所示的现有半导体器件的制造方法的第六步骤俯面状态示意图；现有半导体器件的制造方法，包括：1)提供硅衬底鳍片100，如图1所示；2)通过光刻技术在硅衬底鳍片100上蚀刻第一凹槽110，如图2-图3所示；3)通过issg(in-situ steam generation，现场水汽生成)技术在硅衬底鳍片100的顶面以及第一凹槽110的表面形成氧化层120，如图4所示；4)通过ald(atomic layer deposition，原子层沉积)工艺或者fcvd(flowable cvd，流体化学气相沉积)工艺在第一凹槽110中填充sdb(硅-硅直接键合技术)材料，以形成sdb部200，再通过cmp(chemical mechanical polishing，化学机械抛光)工艺将sdb部200的顶面和硅衬底鳍片100的顶面一起平坦化，如图5所示；5)通过光刻技术在sdb部200顶面上形成第二凹槽210，如图6所示；6)在第二凹槽210中设置栅极300，如图7-图8所示。
4.但是现有的sdb结构的高度和体积需要更进一步减小，以此满足未来电路面积越来越小的高密度集成电路的需要。


技术实现要素：

5.本发明针对上述技术问题，提出一种半导体器件及其制造方法。
6.本发明所提出的技术方案如下：
7.本发明提出了一种半导体器件的制造方法，包括以下步骤：
8.步骤s1、提供带有鳍片的硅衬底，并通过光刻技术在鳍片顶部开设凹槽；
9.步骤s2、将介电材料填入凹槽到一定高度，以形成sti结构；
10.步骤s3、在凹槽内位于sti结构上方的空间中形成外表面带有限制壳层的介电材料部，并使限制壳层顶面与鳍片顶面平齐；
11.步骤s4、通过蚀刻工艺，使鳍片顶面高于硅衬底顶面；然后在限制壳层顶面上设置栅极，从而形成sdb结构。
12.本发明上述的半导体器件的制造方法中，步骤s1包括：
13.步骤s11、在鳍片顶部布置光刻胶，然后通过紫外光照射掩膜版的方式将掩膜版上的图形转移到光刻胶上，从而在光刻胶上形成图形；再通过显影技术溶解光刻胶的形成有图形的部分，从而在光刻胶上形成孔洞；
14.步骤s12、通过刻蚀工艺处理鳍片顶部被孔洞所指向的部分，从而在鳍片顶部开设凹槽；
15.步骤s13、去除光刻胶。
16.本发明上述的半导体器件的制造方法中，限制壳层由介电材料制成。
17.本发明上述的半导体器件的制造方法中，限制壳层由sin、sion、sioc、siocn、sicn、sic、金属氧化物中的一种或多种制成。
18.本发明上述的半导体器件的制造方法中，金属氧化物采用al2o3、tio2、hfo
x
或zro2，其中，x＝2或4。
19.本发明上述的半导体器件的制造方法中，限制壳层为一层或多层。
20.本发明还提出了一种半导体器件，包括硅衬底以及形成在硅衬底上的鳍片；鳍片顶部上开设凹槽；凹槽中填充形成有sti结构，在凹槽内位于sti结构上方的空间中形成有外表面带有限制壳层的介电材料部，限制壳层顶面与鳍片顶面平齐；限制壳层顶面上设置有栅极。
21.本发明上述的半导体器件中，限制壳层由介电材料制成。
22.本发明上述的半导体器件中，限制壳层由sin、sion、sioc、siocn、sicn、sic、金属氧化物中的一种或多种制成。
23.本发明上述的半导体器件中，金属氧化物采用al2o3、tio2、hfo
x
或zro2，其中，x＝2或4。
24.本发明的半导体器件的制造方法通过限制壳层调整和限制sdb结构的大小、形状和高度，以使sdb结构的高度和体积进一步减小，以此满足未来电路面积越来越小的高密度集成电路的需要。本发明的半导体器件的制造方法设计新颖，实用性强。
附图说明
25.下面将结合附图及实施例对本发明作进一步说明，附图中：
26.图1示出了一种现有半导体器件的制造方法的第一步骤状态示意图；
27.图2示出了图1所示的现有半导体器件的制造方法的第二步骤状态示意图；
28.图3示出了图2所示的现有半导体器件的制造方法的第二步骤俯面状态示意图；
29.图4示出了图1所示的现有半导体器件的制造方法的第三步骤状态示意图；
30.图5示出了图1所示的现有半导体器件的制造方法的第四步骤状态示意图；
31.图6示出了图1所示的现有半导体器件的制造方法的第五步骤状态示意图；
32.图7示出了图1所示的现有半导体器件的制造方法的第六步骤状态示意图；
33.图8示出了图7所示的现有半导体器件的制造方法的第六步骤俯面状态示意图；
34.图9示出了本发明优选实施例的半导体器件的制造方法的第一步骤状态示意图；
35.图10示出了图9所示的半导体器件的制造方法的第一步骤状态的a-a向剖面示意图；
36.图11示出了图10所示的半导体器件的制造方法的第一步骤状态的b-b向剖面示意图；
37.图12示出了图10所示的半导体器件的制造方法的第一步骤状态的c-c向剖面示意图；
38.图13示出了图9所示的半导体器件的制造方法的第二步骤状态示意图；
39.图14示出了图13所示的半导体器件的制造方法的第二步骤状态的d-d向剖面示意图；
40.图15示出了图13所示的半导体器件的制造方法的第二步骤状态的e-e向剖面示意图；
41.图16示出了图9所示的半导体器件的制造方法的第三步骤状态示意图；
42.图17示出了图16所示的半导体器件的制造方法的第三步骤状态的f-f向剖面示意图；
43.图18示出了图16所示的半导体器件的制造方法的第三步骤状态的g-g向剖面示意图；
44.图19示出了图9所示的半导体器件的制造方法的第四步骤状态示意图；
45.图20示出了图19所示的半导体器件的制造方法的第四步骤状态的h-h向剖面示意图；
46.图21示出了图19所示的半导体器件的制造方法的第四步骤状态的i-i向剖面示意图；
47.图22示出了图9所示的半导体器件的制造方法的第五步骤状态示意图；
48.图23示出了图22所示的半导体器件的制造方法的第五步骤状态的j-j向剖面示意图；
49.图24示出了图22所示的半导体器件的制造方法的第五步骤状态的k-k向剖面示意图；
50.图25示出了图9所示的半导体器件的制造方法的第六步骤状态示意图。
具体实施方式
51.为了使本发明的技术目的、技术方案以及技术效果更为清楚，以便于本领域技术人员理解和实施本发明，下面将结合附图及具体实施例对本发明做进一步详细的说明。
52.如图9-图25所示，图9示出了本发明优选实施例的半导体器件的制造方法的第一步骤状态示意图；图10示出了图9所示的半导体器件的制造方法的第一步骤状态的a-a向剖面示意图；图11示出了图10所示的半导体器件的制造方法的第一步骤状态的b-b向剖面示意图；图12示出了图10所示的半导体器件的制造方法的第一步骤状态的c-c向剖面示意图；图13示出了图9所示的半导体器件的制造方法的第二步骤状态示意图；图14示出了图13所示的半导体器件的制造方法的第二步骤状态的d-d向剖面示意图；图15示出了图13所示的半导体器件的制造方法的第二步骤状态的e-e向剖面示意图；图16示出了图9所示的半导体器件的制造方法的第三步骤状态示意图；图17示出了图16所示的半导体器件的制造方法的第三步骤状态的f-f向剖面示意图；图18示出了图16所示的半导体器件的制造方法的第三步骤状态的g-g向剖面示意图；图19示出了图9所示的半导体器件的制造方法的第四步骤状
态示意图；图20示出了图19所示的半导体器件的制造方法的第四步骤状态的h-h向剖面示意图；图21示出了图19所示的半导体器件的制造方法的第四步骤状态的i-i向剖面示意图；图22示出了图9所示的半导体器件的制造方法的第五步骤状态示意图；图23示出了图22所示的半导体器件的制造方法的第五步骤状态的j-j向剖面示意图；图24示出了图22所示的半导体器件的制造方法的第五步骤状态的k-k向剖面示意图；图25示出了图9所示的半导体器件的制造方法的第六步骤状态示意图。
53.本发明优选实施例提出了一种半导体器件的制造方法，包括以下步骤：
54.步骤s1、提供带有鳍片10的硅衬底1，并通过光刻技术在鳍片10顶部开设凹槽11；
55.具体地，步骤s1包括：
56.步骤s11、在鳍片10顶部布置光刻胶12，然后通过紫外光照射掩膜版(图中未示出)的方式将掩膜版上的图形转移到光刻胶12上，从而在光刻胶12上形成图形；再通过显影技术溶解光刻胶12的形成有图形的部分，从而在光刻胶12上形成孔洞13，如图9所示；
57.步骤s12、通过刻蚀工艺处理鳍片10顶部被孔洞13所指向的部分，从而在鳍片10顶部开设凹槽11；
58.步骤s13、去除光刻胶12，如图13-图15所示；
59.步骤s2、将介电材料填入凹槽11到一定高度，以形成sti(shallow trench isolation，浅槽隔离)结构20，如图16-图18所示；
60.步骤s3、在凹槽11内位于sti结构20上方的空间中形成外表面带有限制壳层21的介电材料部22，并使限制壳层21顶面与鳍片10顶面平齐，如图19-图21所示；
61.在本步骤中，限制壳层21由介电材料制成，可以通过共形方式沉积而成。限制壳层21由sin、sion、sioc、siocn、sicn、sic、金属氧化物中的一种或多种制成，金属氧化物可采用al2o3、tio2、hfo
x
(x＝2或4)或zro2。而介电材料部22所采用的材料与sti结构20所采用的材料可以一致，也可以有差别。
62.限制壳层21可以为一层或多层。
63.步骤s4、通过蚀刻工艺，使鳍片10顶面高于硅衬底1顶面，如图22-图24所示；然后在限制壳层21顶面上设置栅极300，从而形成sdb结构，如图25所示。
64.限制壳层21的作用在于调整和限制sdb结构的大小、形状和高度。
65.进一步地，本发明优选实施例还提出了一种半导体器件，包括硅衬底1以及形成在硅衬底1上的鳍片10，鳍片10顶部上开设凹槽11；凹槽11中填充形成有sti结构20，在凹槽11内位于sti结构20上方的空间中形成有外表面带有限制壳层21的介电材料部22，限制壳层21顶面与鳍片10顶面平齐；限制壳层21顶面上设置有栅极300。
66.限制壳层21由介电材料制成，可以通过共形方式沉积而成。
67.限制壳层21由sin、sion、sioc、siocn、sicn、sic、金属氧化物中的一种或多种制成，金属氧化物可采用al2o3、tio2、hfo
x
(x＝2或4)或zro2。
68.而介电材料部22所采用的材料与sti结构20所采用的材料可以一致，也可以有差别。
69.限制壳层21可以为一层或多层。
70.本发明的半导体器件的制造方法通过限制壳层调整和限制sdb结构的大小、形状和高度，以使sdb结构的高度和体积进一步减小，以此满足未来电路面积越来越小的高密度
集成电路的需要。本发明的半导体器件的制造方法设计新颖，实用性强。
71.上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。