半导体封装方法和半导体封装结构与流程

1.本技术涉及一种半导体技术领域，尤其涉及一种半导体封装方法和半导体封装结构。


背景技术：

2.目前，在封装过程中，常常将具有不同功能的裸片封装在一个封装结构中，以形成具有特定作用的芯片封装体，其被称为mcm(英文全称：multi-chipmodule，中文名称：多芯片模块封装结构)。
3.随着电子设备小型轻量化，具有紧凑结构、小体积的芯片封装体受到越来越多的市场青睐。
4.然而，如何进一步减小芯片封装体的体积是本领域有待解决的一个难题。


技术实现要素：

5.本技术提供了一种半导体封装方法和半导体封装结构，其可实现半导体封装结构的体积减小、结构紧凑。
6.根据本技术的第一方面，提供一种半导体封装方法，所述半导体封装方法包括：
7.在第一待封装裸片的背面设置被动件；
8.将导电柱、第二待封装裸片和固定有被动件的第一待封装裸片固定于载板，所述第一待封装裸片和第二待封装裸片的活性面靠近所述载板，所述导电柱设置于所述第一待封装裸片和第二待封装裸片的周侧；
9.在所述第一待封装裸片、第二待封装裸片和所述导电柱的上方形成第一再布线层，所述第一再布线层连接所述被动件的电连接点和所述导电柱；
10.去除所述载板；
11.在靠近所述第一待封装裸片和第二待封装裸片的活性面的一侧设置第二再布线层，所述第二再布线层连接位于所述第一待封装裸片和第二待封装裸片的活性面的焊垫和所述导电柱。
12.进一步的，所述在第一待封装裸片的背面设置被动件，包括：
13.在第一待封装裸片的背面设置第一介电层；
14.初步加热所述第一介电层，以使得所述第一介电层的粘度减小，将所述被动件通过所述第一介电层施加到所述第一待封装裸片背面的预定位置；
15.继续加热所述第一介电层，所述第一介电层受热固化，所述被动件随着所述第一介电层的固化而固定于所述第一待封装裸片的背面；
16.减薄所述第一介电层，以使所述被动件的远离所述第一待封装裸片的表面露出。
17.进一步的，所述在第一待封装裸片的背面设置被动件之后，所述将所述导电柱、第二待封装裸片和带有被动件的第一待封装裸片固定于载板之前，还包括：
18.在所述第一待封装裸片的活性面上形成保护层；
19.在所述保护层上形成保护层开口，所述保护层开口将所述第一待封装裸片的焊垫暴露；所述第一待封装裸片的厚度、所述被动件的厚度和所述保护层的厚度之和小于所述导电柱的高度。
20.进一步的，在执行步骤：在所述第一待封装裸片、第二待封装裸片和所述导电柱的上方形成第一再布线层，所述第一再布线层电连接所述被动件的电连接点和所述导电柱之前，还包括：
21.在载板上形成塑封层，所述塑封层包裹所述导电柱和所述保护层、所述被动件和所述第一待封装裸片；
22.减薄塑封层，以使导电柱的上表面露出；
23.在所述塑封层上形成第一开口，所述第一开口将所述被动件的电连接点暴露。
24.进一步的，所述半导体封装方法还包括：
25.在第二再布线层的远离所述第一待封装裸片和第二待封装裸片的一侧形成导电凸块；
26.在所述导电凸块上形成第三介电层，第三介电层包裹于所述导电凸块的周侧，并且使所述导电凸块的远离第一待封装裸片的一端露出。
27.根据本技术的第二方面，提供一种半导体封装结构，所述半导体封装结构包括：
28.第一待封装裸片和第二待封装裸片，均包括相对设置的活性面和背面，所述活性面上设置有焊垫；
29.保护层，设置于所述第一待封装裸片的活性面，其上设置有保护层开口，所述保护层将连接所述第一待封装裸片和所述第二待封装裸片的焊垫暴露；
30.被动件，设置于所述第一待封装裸片的背面；
31.导电柱，设置于所述第一待封装裸片的周侧；
32.第一再布线层，所述被动件电连接点通过所述第一再布线层与所述导电柱电连接；
33.第二再布线层，所述焊垫通过所述第二再布线层与所述导电柱电连接；
34.其中，所述第一待封装裸片的厚度、所述被动件的厚度和所述保护层的厚度之和小于所述导电柱的高度。
35.进一步的，所述半导体封装结构还包括：
36.第一介电层，设置于所述第一待封装裸片的上方，并包裹于所述被动件的周侧；
37.塑封层，所述塑封层的至少部分设置于所述第一待封装裸片、第二待封装裸片与所述导电柱的周侧，并且，所述塑封层的至少部分还设置于所述第一介电层和所述被动件上。
38.进一步的，所述塑封层上设置有第一开口，所述第一开口将所述被动件的电连接点暴露；
39.所述第一再布线层包括第一导电迹线和第一导电介质，所述第一导电迹线和所述第一导电介质连接；所述第一导电迹线形成于所述塑封层的上方，并电连接所述导电柱；所述第一导电介质穿透所述第一开口与被动件的电连接点电连接。
40.进一步的，所述第二再布线层包括第二导电迹线和第二导电介质，所述第二导电迹线和所述第二导电介质连接；
41.所述第二导电迹线形成于所述保护层的远离所述第一待封装裸片和所述第二待封装裸片的一侧，并电连接所述导电柱；所述第二导电介质穿透所述保护层开口与第一待封装裸片的焊垫电连接。
42.进一步的，所述半导体封装结构还包括：
43.导电凸块，设置于所述第二再布线层的远离所述第一待封装裸片和所述第二待封装裸片的一侧；
44.第三介电层，设置于所述第二再布线层的远离所述被动件的一侧，并且，包裹于所述导电凸块的周侧。
45.进一步的，所述第一待封装裸片的个数为多个，每一所述第一待封装裸片的背面均设置有所述被动件；所述被动件为电容，或者电阻，或者电感；和/ 或，
46.所述第二待封装裸片的个数为一个或者多个，所述第二待封装裸片和所述第一待封装裸片同层设置，所述第二待封装裸片的背面不设置有所述被动件。
47.进一步的，所述半导体封装结构至少包括一个背面设置有电感的第一待封装裸片，以及一个背面设置有电容或者电阻的第一待封装裸片；和/或，
48.位于所述第一待封装裸片上的被动件可通过所述第一再布线层、所述导电柱和所述第二再布线层电连接至该第一待封装裸片的焊垫，或者电连接至其他的所述第一待封装裸片的焊垫，或者电连接至所述第二待封装裸片的焊垫。
49.本公开的实施例提供的技术方案可以包括以下有益效果：
50.在上述设置中，通过将被动件固定于第一待封装裸片的背面，使得第一待封装裸片和被动件在竖直方向层叠设置，充分合理利用垂直方向上的空间；同时，利用导电柱、第一再布线层和第二再布线层，形成第一待封装裸片、第二待封装裸片和导电柱电连接的功能电路；通过上述设置，实现半导体封装结构体积的减小、结构紧凑；同时，半导体封装结构中设置至少一个第一待封装裸片和第二待封装裸片，可形成不同的功能电路，通过改变第一待封装裸片和第二待封装裸片的个数以及其电连接关系，可得到多样的、具有特定功能的半导体封装结构。
51.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
52.图1是本技术一实施例的半导体封装结构的剖面结构示意图。
53.图2是本技术一实施例的半导体封装封装方法的简易流程示意图。
54.图3是本技术一实施例的半导体封装结构的另一剖面结构示意图。
55.图4是本技术一实施例的半导体封装结构的再一剖面结构示意图。
56.图5是本技术一实施例的半导体封装结构的又一剖面结构示意图。
57.图6是本技术一实施例的半导体封装结构的又一剖面结构示意图。
58.图7是本技术一实施例的半导体封装结构的又一剖面结构示意图。
59.图8是本技术一实施例的载板和金属板的剖面结构示意图。
60.图9是本技术一实施例的载板和导电柱的剖面结构示意图。
61.图10是本技术一实施例的半导体封装结构的又一剖面结构示意图。
62.图11是本技术一实施例的半导体封装结构的又一剖面结构示意图。
63.图12是本技术一实施例的半导体封装结构的又一剖面结构示意图。
64.图13是本技术一实施例的半导体封装结构的又一剖面结构示意图。
65.图14是本技术一实施例的半导体封装结构的又一剖面结构示意图。
66.图15是本技术一实施例的半导体封装结构的又一剖面结构示意图。
67.图16是本技术一实施例的半导体封装结构的又一剖面结构示意图。
68.图17是本技术一实施例的半导体封装结构的又一剖面结构示意图。
69.附图标记说明
70.半导体封装结构1
71.半导体晶圆2
72.第一待封装裸片10
73.背面11
74.活性面12
75.第二待封装裸片13
76.导电柱20
77.金属片23
78.被动件30
79.电感31
80.第一再布线层40
81.第一导电迹线41
82.第一导电介质42
83.第二再布线层50
84.第二导电迹线51
85.第二导电介质52
86.保护层60
87.保护层开口61
88.导电凸块62
89.塑封层70
90.载板81
91.支撑板82
92.第一介电层91
93.第一开口71
94.第二介电层92
95.第三介电层93
具体实施方式
96.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附
权利要求书中所详述的、本技术的一些方面相一致的装置的例子。
97.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。除非另作定义，本技术使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个，若仅指代“一个”时会再单独说明。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本技术说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
98.下面结合附图，对本技术实施例进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互组合。
99.根据本技术的各个实施例，提供了一种半导体封装方法。该半导体封装方法可用于半导体封装结构，半导体封装结构即为芯片封装体。该导体封装结构可应用于电子设备，例如手机、电脑等等。
100.如图1所示，在封装过程中，需要在第一待封装裸片10的背面11设置被动件30，使得被动件30固定连接于第一待封装裸片10的背面11。将导电柱20、第二待封装裸片13和固定有被动件30的第一待封装裸片10固定于载板81。此时，第一待封装裸片10和第二待封装裸片13的活性面12靠近载板81，导电柱 20设置于第一待封装裸片10和第二待封装裸片13的周侧。在第一待封装裸片10、第二待封装裸片13和导电柱20的上方形成第一再布线层40，第一再布线层40连接被动件30的电连接点和导电柱20。在去除载板81之后，在靠近第一待封装裸片10和第二待封装裸片13的活性面12的一侧设置第二再布线层50，第二再布线层50连接位于第一待封装裸片10和第二待封装裸片13的活性面12 的焊垫和导电柱20。在本实施例中，第一再布线层40连接于导电柱20的第一端21，第二再布线层50连接于导电柱的第二端22。换言之，被动件30的电连接点电连接于第一端21，第一待封装裸片10和第二待封装裸片13的活性面12 的焊垫电连接于第二端22。第一端21和第二端22沿导电柱20的高度方向(竖直方向h)相对设置。
101.需要说明的是，第一待封装裸片10和第二待封装裸片13的活性面12也可被称之为正面。活性面12和背面11相对设置，并将第一待封装裸片10和第二待封装裸片13的具有焊垫的表面作为活性面12。焊垫用于和外界进行电连接。
102.本技术的半导体封装结构1将被动件30固定于第一待封装裸片10的背面 11，从而使得第一待封装裸片10和被动件30在竖直方向h层叠设置，充分合理利用垂直方向上的空间。通过上述设置，使得半导体封装结构1的体积减小、结构紧凑。同时，本技术的半导体封装结构1通过在第一待封装裸片10和第二待封装裸片13的周侧设置导电柱20，并通过设置
与被动件30电连接的第一再布线层40，以及与第一待封装裸片10和第二待封装裸片13的活性面12电连接的第二再布线层50，从而实现第一待封装裸片10和被动件30的电连接。并且，通过设置导电柱20、第一再布线层40和第二再布线层50，使得被动件30的电连接点被引出，以便与外界连接。最终，形成第一待封装裸片10、第二待封装裸片13和导电柱20电连接的功能电路。通过在半导体封装结构1中设置至少一个第一待封装裸片10和第二待封装裸片13，可形成不同的功能电路，从而得到具有特定功能的半导体封装结构1。通过不同的组合方式(在半导体封装结构 1中设置不同个数的第一待封装裸片10和第二待封装裸片13，改变其电连接关系)，可得到多样的、具有特定功能的半导体封装结构1，从而丰富半导体封装结构1的功能。
103.如图1-图17所示，本技术提供一种半导体封装方法及半导体封装结构。
104.图2是根据本技术一实例性实施例提出的半导体封装方法的流程图。如图2 所示，必要时结合图1所示，半导体封装方法包括：
105.步骤100：在第一待封装裸片10的背面11设置被动件30。
106.步骤200：将导电柱20、第二待封装裸片13和固定有被动件30的第一待封装裸片10固定于载板81，第一待封装裸片10和第二待封装裸片13的活性面 12靠近载板81，导电柱20设置于第一待封装裸片10和第二待封装裸片13的周侧。载板81可对导电柱20、固定有被动件30的第一待封装裸片10起到定位、支撑的作用。同时，固定于载板81上的器件的下表面可形成一个平整的表面，有利于后续的布线，特别是有利于第二再布线层50的设置。
107.步骤300：在第一待封装裸片10、第二待封装裸片13和导电柱20的上方形成第一再布线层40，第一再布线层40连接被动件30的电连接点和导电柱20 的一端21。通过设置第一再布线层40，从而实现被动件30和导电柱20的电连接。
108.步骤400：去除载板81。将载板81去除，使得到导电柱20的下表面、第一待封装裸片10的焊垫露出。
109.步骤500：在靠近第一待封装裸片10和第二待封装裸片13的活性面12的一侧设置第二再布线层50，第二再布线层50连接位于第一待封装裸片10和第二待封装裸片13的活性面12的焊垫和导电柱20的另一端22。通过设置第二再布线层50，实现第一待封装裸片10的焊垫和导电柱20的电连接。介于导电柱 20的一端电连接至被动件30，另一端电连接至第一待封装裸片10的焊垫，从而实现被动件30和第一待封装裸片10的焊垫电连接。
110.需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。
111.在本实施例中，步骤100：在第一待封装裸片10的背面11设置被动件30，具体包括以下步骤：
112.步骤110：在第一待封装裸片10的背面11设置第一介电层91。其中，第一介电层91采用绝缘材料，如有机聚合物、有机聚合物复合材料、pi聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole)等中的一种或多种。其能够适应化学清洗、研磨等。第一介电层91可以通过层压 (lamination)、涂覆(coating)、印刷(printing)、模塑等方式形成在第一待封装裸片10的上方。
113.步骤120：初步加热第一介电层91，以使得第一介电层91的粘度减小，将被动件30通过第一介电层91施加到第一待封装裸片10背面11的预定位置。由于初步加热后的第一介电层91的粘度首先会减小，而且，此时的第一介电层91具有很强的流动性。因此，将被动件30放置在靠近第一待封装裸片10 的背面11的预定位置，再通过施压的方式，使得原来在被动件30和第一待封装裸片10的背面11之间的经初步加热的第一介电层91挤走。从而实现经过初步加热第一介电层91后，可将被动件30通过第一介电层91施加到第一待封装裸片10的背面11的预定位置的目的。
114.步骤130：继续加热第一介电层91，第一介电层91受热固化，被动件 30随着第一介电层91的固化而固定于第一待封装裸片10的背面11。随着第一介电层91继续被加热，第一介电层91受热固化，被动件30随着第一介电层 91的固化而固定到第一待封装裸片10的背面11。
115.此时，所形成的半导体封装结构的结构图如图3和图4所示。
116.需要说明的是，初步加热的时间和温度是根据第一介电层91的材料的具体种类决定的，一般规则为：初步加热的温度为低于第一介电层91的材料的固化温度。根据第一介电层91的材料在固化过程中的流变学特征，第一介电层91 的材料的粘度由于温度的升高而减小，当温度升高到固化温度以上时，第一介电层91的材料产生分子之间的交联，从而使粘度增高，选取初步加热温度时应低于并能可控制的在固化温度以下。
117.在将被动件30施加到第一待封装裸片10的背面11的预定位置之后，就可以将温度升高到第一介电层91的材料的固化温度或以上，不同材料的固化热力学特性是不同的。具体加热的时间是根据材料的固化热力学的数据确定，加热温度为高于固化温度的某温度，加热时间为将第一介电层91加热到加热温度所对应的完全固化的时间，一般来讲加热温度越高材料完全交联的所需时间越短，即固化时间越短。
118.在本实施例中，初步加热的时间为30秒～60秒，温度为80度～120度。继续加热的时间为1小时～4小时，温度为190度～200度。
119.在一些实施例中，最固化形成的第一介电层91的高度等于被动件30的高度，从而使得被动件30的电连接点裸露出来。或者，在一些实施例中，最后固化形成的第一介电层91的高度也可大于被动件30的高度。那么，在第一待封装裸片10的背面11设置被动件30的步骤还包括步骤140：减薄第一介电层91，以使被动件30的远离第一待封装裸片10的表面露出。通过减薄等工艺，减小第一介电层91的高度，从而使得被动件30的电连接点裸露出来，工艺简单。同时，通过减小第一介电层91的高度，可减薄最终的半导体封装结构1的厚度，而更进一步实现减小整体占用空间的有益效果。又或者，最固化形成的第一介电层91的高度也可始终大于被动件30的高度，从而使得被动件30被包裹，在后续步骤中，可通过设置过孔的方式，实现被动件30的电连接点的裸露，从而便于电连接点与第一再布线层40实现电连接。
120.需要说明的是，被动件30可以为电容，或者电阻，或者电感等。当被动件30为电感时，可不额外设置第一介电层91对其进行固定。可通过如下步骤，在第一待封装裸片10的背面11形成能够把电能转化为磁能而存储起来的电感31(参考图5和图6所示)。先通过溅射的方式在第一待封装裸片10 的背面11形成种子层(未图示)，该种子层为加入加入ti作为种子层的ti/cu 薄膜。之后，在种子层上利用电镀的方式形成金属层，金属层的材料可以为
铜。最后，通过甩光胶(spining photo material)、曝光(exposing)、显影(developing)、剥膜(srtiping)、刻蚀(etching)的方式，在第一待封装裸片10的背面11形成电感31。
121.在执行步骤100：在第一待封装裸片10的背面11设置被动件30之后，并在执行步骤200：在将导电柱20、第二待封装裸片13和带有被动件30的第一待封装裸片10固定于载板81之前，还包括：
122.步骤201：在第一待封装裸片10的活性面12上形成保护层60。
123.步骤202：在保护层60上形成保护层开口61，保护层开口61将第一待封装裸片10的焊垫暴露出来。保护层开口61的数量可以为一个或者多个，每个保护层开口61至少对应第一待封装裸片10的焊垫或者从焊垫引出的线路上，使得第一待封装裸片10活性面12的焊垫或者从焊垫引出的线路从保护层开口 61暴露出来。通过上述设置，便于在执行后续步骤中，第二再布线层50穿透保护层开口61并与焊垫电连接。
124.如果保护层60的材料是激光反应性材料，可以采用激光图形化的方式形成保护层开口61。如果保护层60的材料是光敏材料，则可以采用光刻图形化方式形成保护层开口61。保护层开口61的形状可以是圆的，当然也可以是其他形状如椭圆形、方形、线形等。
125.需要说明的是，可以在将半导体晶圆2切割成多个第一待封装裸片10之前，将保护层60和保护层开口61形成在半导体晶圆2的活性面12上，和/或，将被动件30固定于半导体晶圆的背面。此时，所得到的结构如图3和图5所示。之后，再对半导体晶圆沿着切割道进行切割进行切割，得到多个活性面12上形成有保护层60和保护层开口61的、背面11固定有被动件30的第一待封装裸片10，此时，所得到的结构如图4和图6所示。其中，切割工艺可以用机械切割也可以用激光切割。
126.当然，也可以是在工艺允许的情况下，还可以将半导体晶圆2切割成第一待封装裸片10后，在每个第一待封装裸片10的活性面12形成保护层60和保护层开口61，并在每个第一待封装裸片10的背面11固定被动件。还可以是，保护层60可以在将半导体晶圆2切割成多个第一待封装裸片10之前形成在半导体晶圆2的活性面12上，之后，再对半导体晶圆2进行切割，最后，在每个第一待封装裸片10的保护层60上形成保护层开口61。具体根据实际的情况选择。
127.那么，在执行完步骤201和步骤202后，在执行步骤200时，需要将保护层60的远离第一待封装裸片10的一侧固定于载板81。换言之，当将第一待封装裸片10固定于载板81时，保护层60与载板81接触。其中，步骤200：将导电柱20和固定有被动件30的第一待封装裸片10固定于载板81，包括：在载板 81上设置导电柱20，以及，在载板81上设置固定有被动件30的第一待封装裸片10。此时，所形成的半导体封装结构1的结构图如图7所示。
128.在本实施例中，可先在载板81上固定金属片23。此时，得到的结构如图8 所示。然后，再通过光刻和刻蚀等工艺对金属片23进行加工，从而得到间隔设置的导电柱20。此时，得到的结构如图9所示。当然，在其他实施例中，还可以通过沉积的方式得到金属片。或者，也可以是先形成柱状结构的金属导电柱 20，再通过粘接的方式将导电柱20固定于载板81上。之后，再在载板81上固定第一待封装裸片10，并且，使得第一待封装裸片10的周侧设置导电柱20。当然，在其他实施例中，也可以是先在载板81上固定第一待封装裸片10。之后，再在对应的位置固定导电柱20。
129.导电柱20以及固定于第一待封装裸片10上的保护层60通过粘接层(图中未标示)
贴装于载板81上。粘接层可采用易剥离的材料，以便在后续工序中，将载板81和/或导电柱20以及保护层60剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘接层可采用两层结构，粘接层包括热分离材料层和裸片附着层。热分离材料层粘贴在载板81上，在加热时会失去黏性，进而能够从载板81上剥离下来。而裸片附着层采用具有粘性的材料层，可粘贴于保护层60以及导电柱20上。当保护层60以及导电柱20从载板 81剥离开来后，可以通过化学清洗方式去除位于保护层60以及导电柱20的表面的裸片附着层。在一实施例中，可通过层压、印刷等方式，在载板81上形成粘接层。
130.在执行步骤100：在第一待封装裸片10的背面11设置被动件30之后，在执行步骤300：在第一待封装裸片10和导电柱20的上方形成第一再布线层40，之前，还包括：
131.步骤301：在载板81上形成塑封层70，塑封层70包裹导电柱20和保护层 60、被动件30和第一待封装裸片10。此时，所形成的半导体封装结构1的结构如图10所示。
132.通过设置塑封层70，使得导电柱20和固定有被动件30和保护层60的第一待封装裸片10连接形成一个整体。导电柱20和第一待封装裸片10之间间隔一定距离，便于使得塑封层70的至少部分进入两者的间隙中，以实现对导电柱20 和第一待封装裸片10的限位。同时，塑封层70形成于载板81的上方，即将塑封层70覆盖在载板81上。此时，塑封层70的下表面、导电柱20的下表面以及保护层60的下表面平齐，重新构造一平板结构，以便在将载板81剥离后，能够继续在重新构造的该平板结构上进行再布线和封装，特别是便于后续在其上形成第二再布线层50。
133.塑封层70的材料可以为聚合物、树脂或者聚合物复合材料等等。在一实施例中，塑封层70可采用层压环氧树脂膜或abf(ajinomoto buildup film)的方式形成，也可以通过对环氧树脂化合物进行注塑成型(injection molding)、压模成型(compression molding)或转移成型(transfer molding)的方式形成。
134.步骤302：减薄塑封层70，以使导电柱20的上表面露出。此时，所形成的半导体封装结构1的结构如图11所示。
135.在本实施例中，采用机械掩膜的方式减薄塑封层70，以使得导电柱20露出。通过上述设置，减薄保护层60和第一待封装裸片10的整体的厚度，从而减薄了最终的半导体封装结构1的厚度，而更进一步实现减小半导体封装结构1占用空间的有益效果。
136.需要说明的是，将保护层60和厚度、第一待封装裸片10的厚度和被动件 30的厚度之和作作为第一高度值h1；导电柱20的高度其高度为第二高度值h2，第二高度值h2大于第一高度值h1(参考图11所示)。
137.步骤303：在塑封层70上形成第一开口71，第一开口71将被动件30的电连接点暴露。通过控制第一高度值h1和第二高度值h2之间的大小关系，有利于在塑封层70上形成第一开口71。此时，所形成的半导体封装结构1的结构如图12所示。
138.在本实施例中，通过激光镭射的方工艺在塑封层70的对应位置形成第一开口71，从而使得被动件30的电连接点露出。在后续形成第一再布线层40的过程中，第一再布线层40能够进入第一开口71，实现精准连接。
139.当形成塑封层70和第一开口71后，再执行步骤300：在第一待封装裸片 10和导电柱20的上方形成第一再布线层40。此时，第一再布线层40穿透第一开口71与被动件30的电连接点电连接。此时，所形成的半导体封装结构1的结构如图13所示。
140.第一再布线层40包括第一导电迹线41和第一导电介质42。第一导电迹线 41和第一导电介质42电连接。第一导电迹线41形成于塑封层70的上方，并电连接导电柱20的一端21。第一导电介质42穿透第一开口71与被动件30的电连接点电连接。第一再布线层40可通过金属溅射、电解电镀、无电机电镀等方式形成。在沉积的过程中，部分金属层可进入第一开口71，并形成第一导电介质42。另一部分金属层沉积于塑封层70的上方，并通过图案化工艺，最终形成第一导电迹线41。
141.在执行步骤400：去除载板81，之前，还执行以下步骤：
142.步骤401：在第一再布线层40和塑封层70上形成第二介电层92。第二介电层92包裹于第一再布线层40，即第二介电层92环绕于第一导电迹线41的周侧和上方，以对第一再布线层40起到保护的作用。此时，所形成的半导体封装结构1的结构如图14所示。
143.其中，第二介电层92采用绝缘材料，如有机聚合物、有机聚合物复合材料、 pi聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole) 等中的一种或多种。可选地，第二介电层92的材料选择绝缘，且能够适应化学清洗、研磨等的材料。第二介电层92可以通过层压(lamination)、涂覆(coating)、印刷(printing)、模塑等方式形成在第一待封装裸片10、第一再布线层40和塑封层70上。
144.在本实施例中，在执行步骤400：去除载板81时，由于载板81与第一待封装裸片10上的保护层60、导电柱20和塑封层70之间具有粘接层为热分离膜，可以通过加热的方式，使得粘接层在遇热后降低黏性，进而剥离载板81。通过加热粘接层剥离载板81的方式，能够将在剥离过程中对保护层60、导电柱20 和塑封层70的损害降至最低。在其他实施例中，也可直接机械的剥离载板81。此时，所形成的半导体封装结构1的结构如图15所示。
145.本技术的实施例中，载板81剥离后，暴露出了朝向载板81的塑封层70的下表面、导电柱20的端面和保护层60的下表面以及与保护层开口61连通的焊垫。塑封层70的下表面、导电柱20的端面和保护层60的下表面可能还粘贴有裸片附着层，可通过化学方式去除。在完全去除粘接层后，如果之前渗入了包封材料时，还对塑封层70的下表面、导电柱20的端面和保护层60的下表面采用化学清洗或研磨的方式使得表面平整，有利于后面布线，特别是有利于第二再布线层50的布线。
146.在执行步骤500：在靠近第一待封装裸片10的活性面12的一侧设置第二再布线层50，之前，还执行以下步骤：
147.步骤501：在第二介电层92的上方设置支撑板82。通过设置支撑板82，可对整体结构起到支撑的作用，有利于后续布线的步骤。此时，所形成的半导体封装结构1的结构如图16所示。
148.需要说明的是：在其他实施例中并不一定按照本说明书示出和描述的顺序来执行相应方法的步骤。在一些其他实施例中，其方法所包括的步骤可以比本说明书所描述的更多或更少。此外，本说明书中所描述的单个步骤，在其他实施例中可能被分解为多个步骤进行描述；而本说明书中所描述的多个步骤，在其他实施例中也可能被合并为单个步骤进行描述。在本实施例中，先执行步骤 400：去除载板81；之后，再执行步骤501：在第二介电层92的上方设置支撑板82。当然，在其他实施例中，也可以是先执行步骤501：在第二介电层92的上方设置支撑板82；之后，再执行步骤400：去除载板81。或者，也可不执行在第二介电层92的上方设置支撑板82的步骤。
149.当载板81被去除后，保护层60的保护层开口61和导电柱20的端面22露出。那么，在执行步骤500：在靠近第一待封装裸片10的活性面12的一侧设置第二再布线层50时，第二再布线层50穿透保护层开口61与第一待封装裸片10 的焊垫电连接。
150.如图17所示，在本实施例中，第二再布线层50包括第二导电迹线51和第二导电介质52。第二导电迹线51和第二导电介质52电连接。第二导电介质52 形成于保护层60的远离第一待封装裸片10的一侧，并电连接导电柱20的一端 22。第二导电介质52穿透保护层开口61，与第一待封装裸片10的焊垫电连接。第二再布线层50可通过金属溅射、电解电镀、无电机电镀等方式形成。在沉积的过程中，至少部分金属层可进入保护层60，并形成第二导电介质52。另一部分沉积于保护层60的表面，延伸至导电柱20的一端22，并通过图案化工艺，最终形成第二导电迹线51。
151.进一步，半导体封装方法还包括：
152.步骤600：在第二再布线层50的远离第一待封装裸片10和第二待封装裸片 13的表面形成导电凸块62。此时，所形成的半导体封装结构1的结构如图17 所示。
153.导电凸块62的形状优选为圆形，当然也可以是长方形、正方形等其他形状，且导电凸块62与第二再布线层50电连接。具体地，可以通过光刻和电镀方式在第二再布线层50的远离第一待封装裸片10的一侧形成导电凸块62。
154.步骤700：在导电凸块62上形成第三介电层93。第三介电层93包裹于导电凸块62的周侧，并且使导电凸块62的远离第一待封装裸片10的一端露出。此时，所形成的半导体封装结构1的结构如图1所示。需要说明的是，图1 中的半导体封装结构1中支撑板82已被去除。支撑板82的去除可以和第三介电层93的形成同步，或者，也可以在形成第三介电层93之前去除支撑板 82，又或者，也可以在后续步骤中去除支撑板82。
155.其中，第三介电层93采用绝缘材料，如有机聚合物、有机聚合物复合材料、 pi聚酰亚胺、环氧树脂、abf(ajinomoto buildup film)以及pbo(polybenzoxazole) 等中的一种或多种。可选地，第三介电层93的材料选择绝缘，且能够适应化学清洗、研磨等的材料。第三介电层93可以通过层压(lamination)、涂覆(coating)、印刷(printing)、模塑等方式形成在塑封层70、保护层60、第二再布线层50 和导电凸块62上。
156.导电凸块62和第二再布线层50形成一个整体，导电凸块62和第二导电迹线51的整体的高度为第三高度值h3，初始的第三介电层93的高度为第四高度值h4。在一些实施例中，第四高度值h4可等于第三高度值h3。那么，当形成第三介电层93时，导电凸块62的远离第一待封装裸片10的一端便可露出，并用于与外界连通。或者，在另一些实施例中，第四高度值h4也可以大于第三高度值h3。换言之，此时，初始的第三介电层93会包裹于导电凸块62和第二导电迹线51的周侧，并且，覆盖于导电凸块62的远离第一待封装裸片10的一端。那么，后续便需要对第三介电层93实施减薄工艺，从而使得的第三介电层93 的高度减小，直至导电凸块62的远离第一待封装裸片10的一端露出。
157.进一步的，半导体封装方法还包括以下步骤：
158.步骤800：在裸露出的导电凸块62的表面形成表面处理层(未图示)。通过在导电凸块62的表面设置表面处理层，可对导电凸块62起到保护的作用，防止其被氧化。
159.进一步的，半导体封装方法包括以下步骤：
160.步骤900：去除支撑板82。
161.步骤1000：通过激光或机械切割方式将整个封装结构切割成多个封装体，即多个半导体封装结构1。那么，在执行完步骤1000：通过激光或机械切割方式将整个封装结构切割成多个封装体，即多个半导体封装结构1时，所形成的半导体封装结构1的结构如图1所示。此时，所形成的半导体封装结构1的结构如图1所示。
162.图1是根据本技术一示例性实施例提供的利用上述半导体封装方法得到的半导体封装结构1的结构示意图。如图1所示，半导体封装结构1包括第一待封装裸片10、第二待封装裸片13、被动件30、导电柱20、第一再布线层40、第二再布线层50和保护层60。
163.第一待封装裸片10和第二待封装裸片13均包括相对设置的活性面12和背面11，活性面12上设置有焊垫。被动件30设置于第一待封装裸片10的背面11，被动件30的电连接点设置于远离第一待封装裸片10的一侧。导电柱20设置于第一待封装裸片10和第二待封装裸片13的周侧。被动件30的电连接点通过第一再布线层40与导电柱20电连接，从而实现被动件30和导电柱20的电连接。焊垫通过第二再布线层50与导电柱20电连接，从而实现焊垫和导电柱 20的电连接。由于导电柱20还电连接于被动件30，因此，通过设置第一再布线层40和第二再布线层50可实现被动件30和第一待封装裸片10的焊垫电连接。同时，可将被动件30的电连接点和第一待封装裸片10的焊垫向外引出，便于与外界连接。保护层60设置于第一待封装裸片10的活性面12。保护层60 的远离第一待封装裸片10和第二待封装裸片13的表面和导电柱20的下表面平齐。在保护层60上设置有保护层开口61，保护层开口61将第一待封装裸片10 和第二待封装裸片13的焊垫暴露出来，从而使得焊垫可通过保护层开口61暴露出来，以便与外界连通。第二导线迹线穿透保护层开口61与焊垫电连接，从而实现第二再布线层50和保护层开口61的电连接关系。
164.其中，将保护层60的厚度、第一待封装裸片10的厚度和被动件30的厚度之和作为第一高度值h1；导电柱20的高度其高度为第二高度值h2，第二高度值h2大于第一高度值h1。
165.本技术的半导体封装结构1将被动件30固定于第一待封装裸片10的背面 11，使得第一待封装裸片10和被动件30在竖直方向h层叠设置，充分合理利用竖直方向h上的空间。通过上述设置，使得半导体封装结构1的体积减小、结构紧凑。同时，本技术的半导体封装结构1通过在第一待封装裸片10的周侧设置导电柱20，并通过设置与被动件30电连接的第一再布线层40，以及与第一待封装裸片10的活性面12电连接的第二再布线层50，从而实现第一待封装裸片10和被动件30的电连接。并且，通过设置导电柱20、第一再布线层40和第二再布线层50，使得被动件30的电连接点被引出，以便与外界连接。最终，形成第一待封装裸片10和导电柱20电连接的功能电路。而通过在半导体封装结构1中设置至少一个第一待封装裸片10和第二待封装裸片13，可形成不同的功能电路，从而得到具有特定功能的半导体封装结构1。
166.第二再布线层50包括第二导电迹线51和第二导电介质52。第二导电迹线 51和第二导电介质52电连接。第二导电迹线51形成于保护层60的远离第一待封装裸片10和第二待封装裸片13的一侧，并电连接导电柱20的一端22，从而实现第二再布线层50和导电柱20的电连接。第二导电介质52穿透保护层开口 61与第一待封装裸片10和第二待封装裸片13的焊垫电连接，从而实现第二再布线层50与第一待封装裸片10和第二待封装裸片13的焊垫电连接，进而实现焊垫和导电柱20的电连接。
167.半导体封装结构1还包括第一介电层91、第二介电层92、塑封层70、导电凸块62和
第三介电层93。
168.第一介电层91设置于第一待封装裸片10的背面11，并包裹于被动件30的周侧。被动件30通过第一介电层91实现与第一待封装裸片10的固定连接。由于第一介电层91的作用是将被动件30固定于第一待封装裸片10，然而第二待封装裸片13的背面不设置有被动件，因此，第二待封装裸片13的背面不设置有第一介电层91。
169.第二介电层92设置于第一再布线层40和塑封层70的上方，并对第一再布线层40的周侧进行包裹。通过上述设置，可对第一再布线层40进行保护，防止出现断线、腐蚀、氧化等现象。
170.塑封层70的至少部分设置于第一待封装裸片10、第二待封装裸片13与导电柱20的周侧，以固定连接塑封层70、第一待封装裸片10和第二待封装裸片 13，以使其连接形成一个整体。并且，塑封层70的至少部分还设置于第一介电层91和被动件30上，以对被动件30进行保护。当被动件30为电感31时，电感31的周侧被塑封层70包裹。当被动件30为电容或者电阻等元件时，被动件 30的周侧被第一介电层91固定，从而实现与第一待封装裸片10的固定连接。
171.位于被动件30的上方的塑封层70上设置有第一开口71，第一开口71将被动件30的电连接点暴露出来。
172.第一再布线层40穿透第一开口71，从而实现与被动件30的电连接点的电连接。其中，第一再布线层40包括第一导电迹线41和第一导电介质42。第一导电迹线41和第一导电介质42电连接。第一导电迹线41形成于塑封层70的上方，并连接导电柱20。第一导电介质42穿透第一开口71与被动件30的电连接点电连接。
173.导电凸块62设置于第二再布线层50的远离第一待封装裸片10的一侧。通过设置导电凸块62，使得第一待封装裸片10的焊垫和被动件30的电连接点被向外引出，便于与外界连接。
174.第三介电层93设置于第一待封装裸片10、第二待封装裸片13、保护层60 和第二再布线层50的远离被动件30的一侧，并且包裹于导电凸块62的周侧。通过上述设置，使得导电凸块62的上表面裸露出来，便于与外界电连接。
175.导电凸块62的表面还设置有表面处理层(未图示)，表面处理层可对导电凸块62起到保护的作用，防止其被氧化。
176.进一步的，半导体封装结构1中的第一待封装裸片10的个数为多个，每一第一待封装裸片10的上方均设置有被动件30。半导体封装结构1还包括一个或者多个第二待封装裸片13。第二待封装裸片13和第一待封装裸片10同层设置。第二待封装裸片13的背面不设置有被动件10。换言之，被动件10仅设置于第一待封装裸片10的背面。第一待封装裸片10和第二待封装裸片13的厚度相同，结构也可相同。可以理解为，将背面设置有被动件10的待封装裸片作为第一待封装裸片10，将背面不设置有被动件10的待封装裸片作为第二待封装裸片13。
177.在本实施例中，半导体封装结构1至少包括一个背面11设置有电感31的第一待封装裸片10，并且至少包括一个背面11设置有电阻或者电容的第一待封装裸片10，还至少包括一个背面11不设置有被动件30的第二待封装裸片13。通过在第一待封装裸片10的上方设置不同的被动件30，以及改变半导体封装结构1中第一待封装裸片10和第二待封装裸片13
的个数、位置以及电连接关系，可形成不同的功能电路，从而得到具有特定功能的半导体封装结构1。当然，在其他实施例中，半导体封装结构1中可仅包括第一待封装裸片10，而不包括第二待封装裸片13；或者，也可以是所有的第一待封装裸片的10的背面仅设置有电容，仅设置有电感，仅设置有电阻，或者仅设置有电容、电感、电阻中的任意两种。
178.需要说明的是，一个第一待封装裸片10的背面11可同时设置多个种类相同的被动件30，也可设置多个种类不同的被动件30，还可以仅设置一个被动件 30。并且，位于第一待封装裸片10的背面11的被动件30可通过第一再布线层 40、导电柱20、第二再布线层50电连接至该第一待封装裸片10的活性面12上的焊垫，或者，电连接至其他的第一待封装裸片10的活性面12上的焊垫，或者，电连接至第二待封装裸片13的活性面上的焊垫。通过上述设置，丰富了被动件30和不同的第一待封装裸片10、第二待封装裸片13之间的电连接关系，从而可形成不同的功能电路，进而得到具有特定功能的半导体封装结构1。
179.以上所述仅是本技术的较佳实施例而已，并非对本技术做任何形式上的限制，虽然本技术已以较佳实施例揭露如上，然而并非用以限定本技术，任何熟悉本专业的技术人员，在不脱离本技术技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本技术技术方案的范围内。