芯片的封装结构及封装方法与流程

1.本发明涉及半导体制造工艺技术领域，尤其涉及一种芯片的封装结构及封装方法。


背景技术：

2.随着半导体技术高密度化、高集成化的发展，一方面器件尺寸在不断减小、另一方面芯片信号的传输量也在不断上升，引脚数量逐渐增加。芯片晶圆级键合技术成为芯片封装集成领域发展的主流方向。
3.芯片晶圆级键合技术是在立体结构上进行芯片堆叠和互连布线，从而实现电路连接优化的技术和工艺，该技术在实现芯片多功能集成，减小信号传输及功耗，提高芯片散热性能等诸多方面具有一定优势。宽禁带半导体gan具有禁带宽度大、热导率高、击穿场强高、电子饱和漂移速度高等优点，在功率器件制造领域具有广阔的市场应用前景。
4.然而，目前对于gan芯片仍无法实现晶圆级键合，如何使gan芯片实现晶圆级键合，从而提高芯片的集成度，成为目前亟需解决的技术问题。


技术实现要素：

5.本发明实施例提供了一种芯片的封装结构及封装方法，以解决gan芯片无法实现晶圆级键合的问题。
6.第一方面，本发明实施例提供了一种芯片的封装结构，包括堆叠设置的至少两个晶圆级芯片；其中，所述晶圆级芯片包括：衬底、以及生长在所述衬底的上表面的gan外延层，在所述gan外延层上设置多个信号连接压点和多个接地压点，在所述衬底的下表面设有与所述信号连接压点对应电连接的信号引出压点以及与所述接地压点对应连接的接地引出压点；
7.位于上层的晶圆级芯片的信号引出压点与相邻下层的晶圆级芯片的信号连接压点键合，位于上层的晶圆级芯片的接地引出压点与相邻下层的晶圆级芯片的接地压点对应、且键合。
8.在一种可能的实现方式中，所述衬底的下表面上刻蚀有与所述接地压点和/或所述信号连接压点对应的通孔，所述通孔内设有金属镀层；
9.其中，所述信号连接压点通过所述金属镀层与所述信号引出压点实现电连接，所述接地压点通过所述金属镀层与所述接地引出压点实现电连接。
10.在一种可能的实现方式中，位于上层的晶圆级芯片的信号引出压点与相邻下层的晶圆级芯片的信号连接压点通过金金键合。
11.在一种可能的实现方式中，位于最下层的晶圆级芯片的衬底的下表面刻蚀有与所述接地压点对应的通孔，通孔内设有的金属镀层覆在其衬底的下表面。
12.在一种可能的实现方式中，位于最上层的晶圆级芯片的外延层上还覆有sin钝化层，所述sin钝化层裸露所述信号连接压点和接地压点。
13.在一种可能的实现方式中，包括包括堆叠设置的第一晶圆级芯片和第二晶圆级芯片；
14.所述第一晶圆级芯片包括：第一衬底，位于所述第一衬底的上表面的第一外延层、位于所述第一外延层上的多个第一信号连接压点和多个第一接地压点、及位于所述第一衬底的下表面与所述第一信号连接压点对应电连接的第一信号引出压点以及与所述第一接地压点对应连接的第一接地引出压点；
15.所述第二晶圆级芯片包括：第二衬底，位于所述第二衬底的上表面的第二外延层、位于所述第二外延层上的多个第二信号连接压点和多个第二接地压点、及位于所述第二衬底的下表面的金属镀层，所述金属镀层与多个所述第二接地压点电连接；
16.其中，所述第一信号引出压点与第二信号连接压点键合，第一接地引出压点与第二接地压点键合。
17.本发明实施例提供的芯片的封装结构，通过将上层晶圆级芯片的信号连接压点和接地压点引出至晶圆背面，在晶圆背面制做芯片的信号引出压点和接地引出压点。相邻下层的晶圆级芯片的正面做信号连接压点和接地压点，两个相邻的晶圆级芯片通过信号引出压点和信号连接压点、接地压点和接地引出压点键合，从而实现多个晶圆级芯片之间的键合。
18.第二方面，本发明实施例提供了一种芯片的封装方法，包括以下步骤：
19.提供一第一衬底和一第二衬底；
20.在所述第一衬底的上表面生长第一gan外延层，并在所述第一gan外延层上制作配套的器件及对应的多个第一信号连接压点和多个第一接地压点；在所述第二衬底的上表面生长第二gan外延层，并在所述第二gan外延层上制作配套的器件及对应的多个第二信号连接压点和多个第二接地压点；
21.采用通孔工艺和电镀工艺，将所述第一信号连接压点和所述第一接地压点引出到所述第一衬底的下表面，形成第一信号引出压点和第一接地引出压点；采用金金键合工艺将所述第一信号引出压点与所述第二信号连接压点键合，所述第一接地引出压点与所述第二接地压点键合；
22.将所述第二接地压点引出到所述第二衬底的下表面，形成金属镀层。
23.在一种可能的实现方式中，所述采用通孔工艺和电镀工艺，将所述第一信号连接压点和所述第一接地压点引出到所述第一衬底的下表面，形成第一信号引出压点和第一接地引出压点，具体包括以下步骤：
24.将所述第一衬底的下表面减薄至预设厚度；
25.将所述减薄后的第一衬底的下表面的预设区域进行刻蚀，直至刻蚀达到对应的所述第一信号连接压点和所述第一接地压点，形成通孔；
26.在所述通孔和所述第一衬底的下表面溅射种子层、且在所述种子层上电镀形成第一金属层；
27.在所述第一衬底的下表面采用光刻工艺，将所述第一接地引出压点和所述第一信号引出压点间制备隔离区域；
28.将所述第一衬底的下表面的隔离区域外的金属进行腐蚀，去掉所述隔离区域外的金属，实现所述第一接地引出压点和所述第一信号引出压点间的隔离；
29.采用光刻和蒸发工艺，对所述第一接地引出压点和所述第一信号引出压点进行加厚处理。
30.在一种可能的实现方式中，所述将所述第二接地压点引出到所述第二衬底的下表面，形成金属镀层，具体包括以下步骤：
31.将所述第二衬底的下表面减薄至预设厚度；
32.将所述减薄后的第二衬底的下表面的预设区域进行刻蚀，直至刻蚀达到所述第二接地压点，形成通孔；
33.在所述通孔和所述第二衬底的下表面溅射种子层、且在所述种子层上电镀形成金属镀层。
34.在一种可能的实现方式中，所述预设厚度为70μm
±
5μm；
35.和/或所述种子层的厚度为5000a
±
300a；
36.和/或所述第一金属层和所述金属镀层的厚度均为5μm
±
1μm。
37.本发明实施例提供的芯片的封装方法，首先，通过在第一gan外延层和第二gan外延层上分别进行器件、配套的信号连接压点和接地连接压点的布局，然后，利用gan工艺和晶圆级键合技术，将两个晶圆级芯片堆叠为一体，从而实现gan单片微波集成电路的晶圆级封装，提高芯片的集成度，减小信号的传输及损耗。
附图说明
38.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
39.图1是本发明实施例提供的一种芯片的封装结构的结构示意图；
40.图2-图6是本发明实施例提供的一种芯片的封装方法的结构示意图。
41.图中，10-第一衬底，11-第一gan外延层，12-第一接地压点，13-第一信号连接压点，14-钝化层，15-第一金属层，16-第一接地引出压点，17-第一信号引出压点；
42.20-第二衬底，21-第二gan外延层，22-第二接地压点，23-第二信号连接压点，24-金属镀层。
具体实施方式
43.为了使本技术领域的人员更好地理解本方案，下面将结合本方案实施例中的附图，对本方案实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本方案一部分的实施例，而不是全部的实施例。基于本方案中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本方案保护的范围。
44.本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形，是指“包括但不限于”，意图在于覆盖不排他的包含，并不仅限于文中列举的示例。此外，术语“第一”和“第二”等是用于区别不同对象，而非用于描述特定顺序。
45.目前，在采用gan外延层制备的晶圆级芯片的过程中，还无法实现多个gan单片微波集成电路晶圆级芯片的层叠封装，制约了芯片不断向高集成度发展的速度。
46.为了解决上述技术问题，以下结合具体附图对本发明的实现进行详细的描述：
47.本发明实施例提供了一种芯片的封装结构，包括了堆叠设置的至少两个晶圆级芯片。上述晶圆级芯片包括：衬底、gan外延层、多个信号连接压点、多个接地压点、信号引出压点和接地引出压点。具体为生长在衬底的上表面的gan外延层，在gan外延层上设置多个信号连接压点和多个接地压点，在衬底的下表面设有与信号连接压点对应电连接的信号引出压点以及与接地压点对应连接的接地引出压点。其中，位于上层的晶圆级芯片的信号引出压点与相邻下层的晶圆级芯片的信号连接压点键合，位于上层的晶圆级芯片的接地引出压点与相邻下层的晶圆级芯片的接地压点对应、且键合。
48.在一些实施例中，衬底的下表面上刻蚀有与接地压点和/或信号连接压点对应的通孔，通孔内设有金属镀层；其中，信号连接压点通过金属镀层与信号引出压点实现电连接，接地压点通过金属镀层与接地引出压点实现电连接。
49.具体的，在gan外延层上可设置有多个信号连接压点和多个接地压点，信号连接压点和接地压点的数量根据晶圆级芯片的实际使用需求设置。可将部分信号连接压点或全部信号连接压点引出到衬底的下表面，形成信号引出压点。多个接地压点也可根据需要可将部分接地压点或全部接地压点引出到衬底的下表面，形成接地引出压点。
50.在一些实施例中，位于上层的晶圆级芯片的信号引出压点与相邻下层的晶圆级芯片的信号连接压点通过金金键合。
51.具体的，位于上层的晶圆级芯片的信号引出压点通过金金键合工艺实现与相邻下层晶圆级芯片的信号连接压点连接，从而实现将上层晶圆级芯片的信号传输到下层晶圆级芯片，从而减少传输的损耗。
52.在一些实施例中，为了提高堆叠晶圆级芯片的抗干扰性能和防静电场的冲击，在位于最下层的晶圆级芯片的衬底的下表面刻蚀有与接地压点对应的通孔，通孔内设有的金属镀层覆在其衬底的下表面。从而整个堆叠的晶圆级芯片的最下层的芯片衬底的下表面覆盖一层金属镀层，且此金属镀层与接地压点电连接，保证整体芯片能够正常工作。
53.在一些实施例中，根据实际的使用需求，也可以在最下层的晶圆级芯片的衬底的下表面除制备接地引出压点外，还可以设置部分信号引出压点。
54.在一些实施例中，为了保护堆叠的晶圆级芯片，在最上层的晶圆级芯片的上表面外延层上还覆有sin钝化层，sin钝化层裸露信号连接压点和接地压点，从而保护器件的外表面，保证器件可以正常工作。
55.具体的，如图1所示，本发明提供了一种两个晶圆级芯片的封装结构，包括堆叠设置的第一晶圆级芯片和第二晶圆级芯片。具体的，第一晶圆级芯片包括，第一衬底10，位于第一衬底10的上表面的第一gan外延层11、位于第一gan外延层11上的多个第一信号连接压点13和多个第一接地压点12、及位于第一衬底10的下表面与第一信号连接压点13对应电连接的第一信号引出压点17以及与第一接地压点12对应连接的第一接地引出压点16。为了保护第一晶圆级芯片的上表面，还设有钝化层14。
56.第二晶圆级芯片包括，第二衬底20，位于第二衬底20的上表面的第二gan外延层21、位于第二gan外延层21上的多个第二信号连接压点23和多个第二接地压点22、及位于第二衬底20的下表面的金属镀层24，金属镀层24与多个第二接地压点23电连接。
57.并且，第一信号引出压点17与第二信号连接压点23键合。第一接地引出压点16与
第二接地压点22键合。从而实现两个晶圆级芯片的集成封装，提高了芯片的集成度，减少了信号传输的损耗。
58.通过采用通孔工艺将上层晶圆级芯片的上表面的多个第一信号连接压点13和多个第一接地压点12引出至晶圆级芯片的背面，在晶圆级芯片的背面做引出金属压点第一信号引出压点17和第一接地引出压点16，下层晶圆级芯片的正面做加厚信号金属压点第二信号连接压点23和第二接地压点22。两个晶圆级芯片通过gan晶圆级键合后堆叠为一体，实现gan单片微波集成电路的晶圆级封装，是一种全新的芯片级封装体系，实现了芯片集成的高密度化，提高了芯片的集成化程度，减小了信号传输损耗。
59.本发明提供的芯片的封装结构，通过将上层晶圆级芯片的信号连接压点和接地压点引出至晶圆背面，在晶圆背面制做芯片的信号引出压点和接地引出压点。相邻下层的晶圆级芯片的正面做信号引出压点和接地压点，两个相邻的晶圆级芯片通过信号引出压点和信号引出压点、接地压点和接地引出压点键合，从而实现多个晶圆级芯片之间的键合。
60.另一方面，本发明实施例还提供了一种芯片的封装方法，请一并参见图2至图6，提供一第一衬底10和一第二衬底20。
61.如图2所示，在上述第一衬底10的上表面生长第一gan外延层11，并在第一gan外延层11上制作配套的器件及对应的多个第一信号连接压点13和多个第一接地压点12。为了保护上表面的器件，还可以在上表面上制备一层钝化层14。钝化层将器件表面的多个第一信号连接压点13和多个第一接地压点12裸露在外表面。
62.如图4所示，在上述第二衬底20的上表面生长第二gan外延层21，并在第二gan外延层21上制作配套的器件及对应的多个第二信号连接压点23和多个第二接地压点22。
63.然后，如图5所示，采用通孔工艺和电镀工艺，将第一信号连接压点13和第一接地压点12引出到第一衬底10的下表面，形成第一信号引出压点17和第一接地引出压点16。采用金金键合工艺将第一信号引出压点13与第二信号连接压点23键合，第一接地引出压点12与第二接地压点22键合。
64.最后，将第二接地压点22引出到第二衬底20的下表面，形成金属镀层24。
65.在一些实施例中，如图3所示，将第一信号连接压点13和第一接地压点12引出到第一衬底10的下表面，形成第一信号引出压点17和第一接地引出压点16，具体包括以下步骤：
66.首先，将第一衬底10的下表面减薄至预设厚度。其中，预设厚度可以为70μm
±
5μm。然后，将减薄后的第一衬底10的下表面的预设区域进行刻蚀，直至刻蚀达到第一信号连接压点13和第一接地压点12，形成通孔。上述预设区域是指与第一信号连接压点13和第一接地压点12对应的第一衬底10下表面的区域。
67.然后，在通孔和第一衬底10的下表面采用深孔溅射工艺溅射种子层、且在种子层上采用深孔电镀工艺电镀形成第一金属层15。在第一衬底10的背面采用光刻工艺，将第一信号引出压点17和第一接地引出压点16间的隔离区域定义出来，再进行腐蚀，将隔离区域外的第一金属层15去掉，实现第一接地引出压点16和第一信号引出压点17间的隔离。其中，种子层的厚度可以为5000a
±
300a，第一金属层的厚度可以为5μm
±
1μm。
68.最后，采用光刻工艺和蒸发工艺对第一信号引出压点17和第一接地引出压点16进行加厚处理，完成第一晶圆级芯片的下表面的第一信号引出压点17和第一接地引出压点16的制作。
69.在一些实施例中，将第二接地压点22引出到第二衬底的下表面，形成金属镀层24，如图6所示，具体包括以下步骤：
70.具体的，首先，将第二衬底20的下表面减薄至预设厚度，其中，预设厚度可以为70μm
±
5μm。
71.然后，将减薄后的第二衬底20的下表面的预设区域进行刻蚀，直至刻蚀达到接地压点，形成通孔。上述预设区域为与上述第二接地压点22对应的第二衬底20下表面的区域。
72.最后，在通孔和第二衬底20的下表面溅射种子层、且在种子层上电镀形成金属镀层24。其中，种子层的厚度可以为5000a
±
300a，金属镀层的厚度可以为5μm
±
1μm。
73.本发明提供的芯片的封装方法，首先，通过在第一gan外延层和第二gan外延层上分别进行器件、配套的信号连接压点和接地连接压点的布局。然后，利用gan工艺和晶圆级键合技术，将两个晶圆级芯片堆叠为一体，从而实现gan单片微波集成电路的晶圆级封装，提高芯片的集成度，减小信号的传输及损耗。
74.以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。