一种对称门极氮化镓器件及其并联结构的制作方法

1.本实用新型涉及氮化镓功率器件技术领域，尤其是指一种对称门极氮化镓器件及其并联结构。


背景技术：

2.为第三代半导体材料，氮化镓功率器件可以实现更高的开关频率，更高的系统效率和功率密度。然而单个氮化镓分立器件的最大输出电流能力受到芯片成本、封装形式及散热条件的限制，在一些大功率电力电子应用中，需要并联多个氮化镓功率器件，以实现大功率应用及更好的散热条件。
3.传统的氮化镓分立器件门极不具备对称性，门极为单管脚。从氮化镓器件的设计角度而言，传统的单门极设计也会导致芯片内部门极驱动电流供应不均匀，距离门极打线盘较近的部分芯片叉指(元胞)门极供电电压高于那些距离打线盘远一些的叉指(元胞)。这样也会造成芯片热量分布不均，影响芯片性能；在版图设计中难以实现多颗器件并联的驱动回路一致性，回路寄生参数导致驱动同步及均流困难，限制了氮化镓在中高功率的应用。
4.因此，需要设计一种新的对称门极氮化镓器件及其并联结构。


技术实现要素：

5.本实用新型要解决的技术问题是提供一种对称门极氮化镓器件及其并联结构，其能够在氮化镓器件上形成对称的门极和源极，管脚设计具有高度对称性。使用对称门极设计，就氮化镓器件本身而言，让其内部发热更加均衡，提升芯片承受电流的能力的同时带来更好的可靠性。
6.为解决上述技术问题，本实用新型提供了一种对称门极氮化镓器件，其包括器件框架，在所述器件框架上形成有门极、开尔文源极和漏极；所述门极和开尔文源极设置在所述器件框架的其中一端，所述漏极设置在器件框架的另一端；所述门极和开尔文源极均设置有两个；所述器件框架的其中一端依次设置有所述门极、开尔文源极、开尔文源极和门极，以形成对称式管脚结构。
7.作为优选的，所述氮化镓器件包括氮化镓芯片，所述氮化镓芯片设置在器件框架上；所述氮化镓芯片上设置有芯片门极打线盘、芯片源极打线盘和芯片漏极打线盘；所述门极与所述芯片门极打线盘连接，所述开尔文源极与所述源极打线盘连接，所述漏极与芯片漏极打线盘连接。
8.作为优选的，所述芯片门极打线盘设置有两个，每个所述芯片门极打线盘均与一个门极相连接。
9.作为优选的，所述芯片门极打线盘的面积小于所述芯片源极打线盘和芯片漏极打线盘的面积。
10.作为优选的，所述器件框架上设置有散热盘金属，所述氮化镓芯片设置在所述散热盘金属上。
11.作为优选的，所述芯片门极打线盘的金属宽度、芯片源极打线盘的金属宽度和芯片漏极打线盘的金属宽度均为50
‑
500微米。
12.作为优选的，所述氮化镓器件包括封装结构，所述封装结构为表面贴封装，直插封装或倒装。
13.作为优选的，所述封装结构的尺寸为5x6mm、6x8mm或8x8mm。
14.作为优选的，一种对称门极氮化镓器件的并联结构，包括驱动芯片和两个氮化镓器件；两个所述氮化镓器件并联，所述驱动芯片的输出端与所述氮化镓器件的门极和开尔文源极均连接以形成驱动电路。
15.作为优选的，两个所述氮化镓器件的门极通过门极驱动走线连接，所述门极驱动走线与所述驱动芯片的输出端连接以形成门极驱动电路。
16.本实用新型的上述技术方案相比现有技术具有以下优点：
17.1、本实用新型氮化镓器件的其中一端依次设置有所述门极、开尔文源极、开尔文源极和门极，以形成对称式管脚结构。使用对称门极设计，就氮化镓器件本身而言，让其内部发热更加均衡，提升芯片承受电流的能力的同时带来更好的可靠性。
18.2、本实用新型氮化镓功率器件为对称门极。两个氮化镓器件并联时，因为管脚高度对称，门极驱动走线可以共用，以便实现相同的门极驱动回路设计。比传统封装具有更短的引线，可以减小因为封装引线带来的寄生电阻和电感，有利于提升氮化镓器件的整体性能。
附图说明
19.为了使本实用新型的内容更容易被清楚的理解，下面根据本实用新型的具体实施例并结合附图，对本实用新型作进一步详细的说明，其中：
20.图1为本实用新型的器件框架及氮化镓芯片的结构示意图；
21.图2为本实用新型氮化镓器件的封装结构示意图；
22.图3为本实用新型氮化镓器件的并联结构示意图；
23.图4为本实用新型氮化镓器件内部芯片门极电路及叉指分布示意图；
24.图5为本实用新型氮化镓器件内部芯片的门极对称设计的实现示意图。
25.说明书附图标记说明：10
‑
氮化镓器件，11
‑
器件框架，12
‑
散热盘金属，20
‑
门极，30
‑
开尔文源极，40
‑
漏极，21
‑
芯片门极打线盘，31
‑
芯片源极打线盘，41
‑
芯片漏极打线盘。
具体实施方式
26.下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。
27.参照图1～图5所示，本实用新型公开了一种对称门极氮化镓器件及其并联结构，包括：
28.一种对称门极氮化镓器件，其中，上述氮化镓功率器件包括器件框架11和氮化镓芯片。上述氮化镓芯片设置在器件框架11上。
29.其中，在上述器件框架11上形成门极20、开尔文源极30和漏极40。在氮化镓功率器件中，上述门极20和开尔文源极30设置在器件框架11的其中一端，漏极40设置在器件框架
11的另外一端。
30.优选的，参照图1所述，上述器件框架11的其中一端依次设置有门极20、开尔文源极30、开尔文源极30和门极20，上述器件框架的另外一端设置漏极40。氮化镓器件10的管脚结构为对称式设计，氮化镓器件10具有左右对称的门极20和开尔文源极，使得氮化镓器件10的内部发热能够更加均衡，氮化镓器件10承受电流的能力更好且具备更好的可靠性。
31.上述氮化镓器件10包括氮化镓芯片，在器件框架上设置有散热盘金属12，氮化镓芯片设置在散热盘金属12上。在上述氮化镓芯片上设置有芯片门极打线盘21、芯片源极打线盘31和芯片漏极打线盘41。其中，芯片门极打线盘21和芯片源极打线盘31设置在上述氮化镓芯片的一端，芯片漏极打线盘41设置在氮化镓芯片的另外一端，上述芯片门极打线盘21设置有两个，芯片源极打线盘31设置在上述两个芯片门极打线盘21之间。上述门极20与芯片门极打线盘21之间通过金属打线相连接，开尔文源极30与芯片源极打线盘31之间通过金属打线相连接，漏极40与芯片漏极打线盘41之间通过金属打线相连接，芯片源极打线直接到框架散热盘。通过设置上述两个芯片门极打线盘21和芯片源极打线盘31，不仅能够保证设计的对称性，也能够使得打线最短，另外双门极20设计也降低了因为芯片内部门极金属走线较长引起的氮化镓器件内部各个叉指(元胞)不均匀性。
32.上述芯片门极打线盘21的面积小于芯片源极打线盘31和芯片漏极打线盘41的面积，通过设置上述两个芯片门极打线盘21，能够与多根金属打线连接，保证芯片门极打线盘21与多根金属打线连接可靠，使得氮化镓器件10的可靠性更高。
33.优选的，上述氮化镓芯片衬底为硅衬底，上述芯片的晶圆硅衬底的尺寸一般选用六寸或是八寸。上述氮化镓器件10中芯片门极打线盘21的金属宽度、芯片源极打线盘31的金属宽度和芯片漏极打线盘41的金属宽度一般为50
‑
500微米。
34.上述氮化镓器件10包括封装结构，上述封装结构也具有对称性。上述封装结构包括但不限于表面贴封装，直插封装和倒装。表面贴封装的尺寸包括5x6mm、6x8mm和8x8mm。
35.封装制程之前需要确定封装类型和尺寸。以表面贴dfn封装为例，为实现该封装，首先需要有引线框架的设计。引线框架通常可以给一些特定的不同大小和类型的芯片共用。封装过程包括晶圆正面贴膜，背部磨片，晶圆激光及钻石刀切割，芯片在框架上固定，芯片打线，芯片塑封等。
36.一种对称门极氮化镓器件的并联结构，其包括驱动芯片以及两个氮化镓器件10。上述两个氮化镓器件10并联，上述两个氮化镓器件10的门极20通过门极驱动走线连接，上述两个氮化镓器件10的开尔文源极30通过源极走线连接。上述驱动芯片的输出端与氮化镓器件10的门极20和开尔文源极30均连接以形成驱动回路。
37.上述门极驱动走线与驱动芯片的输出端连接以形成门极驱动回路，由于氮化镓器件10的管脚高度对称，门极驱动走线可以共用，以便实现相同的门极驱动回路设计。图4为本发明芯片内部门极电路及叉指分布。
38.氮化镓器件10通过对称门极设计，在电子系统中的实际应用而言，有利于电路板走线设计，更适用于多个氮化镓器件10并联的情况。相比传统封装引线更短，可以减小因为封装引线带来的寄生电阻和电感，有利于提升氮化镓器件10的整体性能。
39.参照图5，氮化镓器件内部芯片的门极对称设计也可以有不同的实现方式。
40.氮化镓芯片工艺制程，一般包含十多道光罩工艺。这些工艺定义器件的沟道，器件
的耐电压性能，器件的大小，器件外围保护环等。氮化镓芯片的工艺制程还包括后道金属互联工艺，包含定义器件的芯片门极打线盘21、芯片源极打线盘31、芯片漏极打线盘41的金属宽度，金属线走向互联，与外界的联结等。通常金属与金属之间会有氧化物或氮化物等介质形成的保护和绝缘。
41.显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。