非易失性存储器的形成方法与流程

1.本发明涉及半导体技术领域，尤其是涉及一种非易失性存储器的形成方法。


背景技术：

2.半导体存储器是现代电子技术中的关键组成之一，推动了现代社会的数字化、信息化发展。按照其保存数据时间的长短，大体上可分为易失性存储器和非易失性存储器。非易失性存储器具有数据保持时间长、断电不丢失和低功耗的特点。非易失性电荷陷阱存储器是一种流行的固态存储器技术，因为它具有出色的数据存储性能和器件可扩展性。在现代电子技术中，从便携式电子系统到大型数据中心，非易失性电荷陷阱型存储器都发挥着非常重要的作用。
3.一般在1t cell nvm（non
‑
volatile memory，非易失性存储器）半导体芯片的制造工艺中，非易失性存储器分为低压阱区、高压阱区和cell区，cell区会用到dual
‑
poly (poly
‑
ono
‑
poly)结构。由于其构造决定了多种半导体器件的形成，工艺复杂度非常高，对工艺整合的要求也相当高，想要找到合适的制作dual
‑
poly的工艺流程着实不易。
4.现有技术中，在cell区形成dual
‑
poly (poly
‑
ono
ꢀ‑
poly)结构的方法一般为：生长p1 film，即形成下层多晶硅层poly1；刻蚀去除低压阱区的p1 film，并在高压阱区形成栅极和在cell区形成第一栅极；生长ono insulator (栅间介质层)；刻蚀去除低压阱区之ono；生长p2 film 即上层多晶硅层poly2；刻蚀去除高压阱区域的上层多晶硅层，并形成第二栅极，此即为dual
‑
poly结构；最后刻蚀低压阱区的上层多晶硅层poly形成第三栅极；在所有区域裸露的多晶硅上连接相应的接触孔。但是此方法存在如下缺点：第二栅极刻蚀要求前道工艺第二栅极显影具有很高的对准精度；cell 区的之上层多晶硅层的面积要大于下层多晶硅层poly1的面积，不利于减小单一cell区的面积，因而需求较大的cell区面积，不利于非易失存储器的小型化。另一个方法就是：生长p1 film，即形成下层多晶硅层poly1；通过刻蚀p1 film形成同一word line相邻第二栅极之间绝缘隔离；生长ono insulator (栅间介质层)；ono 刻蚀去除低压阱区和高压阱区的ono film，然后进一步去除低压阱区和高压阱区的p1 film；生长p2 film 即上层多晶硅层poly2；刻蚀p2、ono film和p1分别形成为dual
‑
poly结构 (从上到下为：p2/ono/p1，且边缘切齐) ；最后，刻蚀低压阱区和高压阱区的p2形成第三栅极和高压阱区的栅极；在所有区域裸露的多晶硅上连接相应的连接孔。但是此方法存在如下缺点：ono 刻蚀之后的去除低压阱区和高压阱区的p1 film是多余步骤，流程相对复杂；p1 film只用以形成cell区的第一栅极，未充分发挥其作用。


技术实现要素：

5.本发明的目的在于提供一种非易失性存储器的形成方法，可以实现在cell区的第二栅极
‑
栅间介质层
‑
第一栅极的双栅极堆叠结构，同时，形成的步骤简单，形成后的堆叠结构占用面积较小。
6.为了达到上述目的，本发明提供了一种非易失性存储器的形成方法，包括：提供衬底；在所述衬底内依次形成低压阱区、高压阱区和cell区，所述低压阱区、高压阱区和cell区之间均使用浅沟槽隔离结构隔开；在所述高压阱区和cell区的衬底上形成图案化的第一多晶硅层，所述图案化的第一多晶硅层露出所述高压阱区和cell区之间的浅沟槽隔离结构；在所述图案化的第一多晶硅层上形成ono层，所述ono层还覆盖所述高压阱区和cell区之间的浅沟槽隔离结构；在所述低压阱区的衬底上和所述ono层上形成第二多晶硅层；依次刻蚀所述第二多晶硅层、ono层和第一多晶硅层，以在所述高压阱区和cell区的衬底上均形成第二栅极、栅间介质层和第一栅极，所述第二栅极、栅间介质层和第一栅极均为柱状结构并均对齐，所述第二栅极、栅间介质层和第一栅极的横截面积均相同；刻蚀所述低压阱区的第二多晶硅层形成第三栅极，同时，去除所述高压阱区上的第二栅极和栅间介质层露出所述第一栅极；在所述第三栅极、第一栅极和第二栅极上均形成接触孔。
7.可选的，在所述的非易失性存储器的形成方法中， 在提供衬底之后，还包括在所述衬底上形成栅氧化层。
8.可选的，在所述的非易失性存储器的形成方法中，形成所述浅沟槽隔离结构的方法包括：刻蚀所述栅氧化层和所述衬底形成沟槽，填充所述沟槽形成浅沟槽隔离结构。
9.可选的，在所述的非易失性存储器的形成方法中，形成图案化的第一多晶硅层的方法包括：在所述栅氧化层上形成第一多晶硅层，刻蚀去除所述低压阱区的第一多晶硅层，以露出所述低压阱区的衬底。
10.可选的，在所述的非易失性存储器的形成方法中，所述第一多晶硅层为掺杂多晶硅，所述第二多晶硅层为非掺杂多晶硅。
11.可选的，在所述的非易失性存储器的形成方法中，形成所述高压阱区和cell区的ono层的方法包括：在所述低压阱区的衬底的表面和所述图案化的第一多晶硅层上形成ono层；刻蚀去除所述低压阱区的衬底的表面的ono层，以露出所述低压阱区的衬底。
12.可选的，在所述的非易失性存储器的形成方法中，所述低压阱区包括低压p型阱区和低压n型阱区，所述低压p型阱区和低压n型阱区之间使用浅沟槽隔离结构隔开。
13.可选的，在所述的非易失性存储器的形成方法中，所述低压p型阱区和低压n型阱区的衬底上均具有第三栅极。
14.可选的，在所述的非易失性存储器的形成方法中，所述高压阱区包括高压p型阱区和高压n型阱区，所述高压p型阱区和高压n型阱区之间使用浅沟槽隔离结构隔开。
15.可选的，在所述的非易失性存储器的形成方法中，所述高压p型阱区和高压n型阱区的衬底上均具有第一栅极。
16.在本发明提供的非易失性存储器的形成方法中，可以实现在cell区的第二栅极
‑
栅间介质层
‑
第一栅极的双栅极堆叠结构，第二栅极和第一栅极的横截面的面积相同，可以
减少第一栅极占用的面积，进而减少非易失性存储器的体积，同时，形成的步骤简单，形成后的堆叠结构占用面积较小，从而可以减少双栅极非易失性存储器的体积。
附图说明
17.图1是本发明实施例的非易失性存储器的形成方法的流程图；图2是本发明实施例的形成阱区后的非易失性存储器的示意图；图3是本发明实施例的形成第一多晶硅层后的非易失性存储器的示意图；图4是本发明实施例的形成ono层后的非易失性存储器的示意图；图5是本发明实施例的刻蚀部分ono层后的非易失性存储器的示意图；图6是本发明实施例的形成第二多晶硅层后的非易失性存储器的示意图；图7是本发明实施例的形成第二栅极后的非易失性存储器的示意图；图8是本发明实施例的形成第三栅极后的非易失性存储器的示意图；图9是本发明实施例的形成接触孔后的非易失性存储器的示意图；图中：110
‑
衬底、141
‑
低压p型阱区、142
‑
低压n型阱区、143
‑
高压p型阱区、144
‑
高压n型阱区、145
‑
cell区、120
‑
栅氧化层、130
‑
浅沟槽隔离结构、151
‑
第一多晶硅层、152
‑
图案化的第一多晶硅层、153
‑
第一栅极、161
‑
ono层、162
‑
栅间介质层、171
‑
第二多晶硅层、172
‑
第二栅极、173
‑
第三栅极、180
‑
接触孔。
具体实施方式
18.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
19.在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
20.请参照图1，本发明提供了一种非易失性存储器的形成方法，包括：s1：提供衬底；s2：在所述衬底内依次形成低压阱区、高压阱区和cell区，所述低压阱区、高压阱区和cell区之间均使用浅沟槽隔离结构隔开；s3：在所述高压阱区和cell区的衬底上形成图案化的第一多晶硅层，所述图案化的第一多晶硅层露出所述高压阱区和cell区之间的浅沟槽隔离结构；s4：在所述图案化的第一多晶硅层上形成ono层，所述ono层还覆盖所述高压阱区和cell区之间的浅沟槽隔离结构；s5：在所述低压阱区的衬底上和所述ono层上形成第二多晶硅层；s6：依次刻蚀所述第二多晶硅层、ono层和第一多晶硅层，以在所述高压阱区和cell区的衬底上均形成第二栅极、栅间介质层和第一栅极，所述第二栅极、栅间介质层和第一栅极均为柱状结构并均对齐，所述第二栅极、栅间介质层和第一栅极的横截面积均相同；
s7：刻蚀所述低压阱区的第二多晶硅层形成第三栅极，同时，去除所述高压阱区上的第二栅极和栅间介质层露出所述第一栅极；s8：在所述第三栅极、第一栅极和第二栅极上均形成接触孔。
21.请参照图2，首先提供一衬底110，衬底110可以是一晶圆，在所述衬底110上形成一层栅氧化层120，材料可以是二氧化硅，刻蚀栅氧化层120和衬底110并填充氧化物，以形成多个间隔的浅沟槽隔离结构130。向浅沟槽隔离结构130之间的衬底110内注入离子形成多个区，例如，低压阱区、高压阱区和cell区145，低压阱区和高压阱区相邻，高压阱区和cell区145相邻，而低压阱区又分为低压p型阱区141和低压n型阱区142，高压阱区又分为高压p型阱区143和高压n型阱区144，因此，在衬底内形成的区域依次有低压p型阱区141、低压n型阱区142、高压p型阱区143、高压n型阱区144和 cell区145，这些区域之间靠近衬底110的部分均设置有浅沟槽隔离结构130进行隔离，每个浅沟槽隔离结构130均分为两部分，分别在相邻的两个区内，例如，低压p型阱区141和低压n型阱区142之间的浅沟槽隔离结构130，其一半在低压p型阱区141中，另一半在低压n型阱区142中，除此之外，cell区145中还具有浅沟槽隔离结构130，以将cell区145分为两个区。注入的离子为现有技术，在此不做赘述。
22.接着，请参照图3和图4，在栅氧化层120的表面和浅沟槽隔离结构130上形成第一多晶硅层151，第一多晶硅层151为掺杂多晶硅，刻蚀去除低压阱区的栅氧化层120和低压阱区的浅沟槽隔离结构130上的第一多晶硅层151，并露出低压阱区的栅氧化层120和低压阱区的浅沟槽隔离结构130。同时，刻蚀掉高压阱区和cell区145之间的浅沟槽隔离结构130上的部分第一多晶硅层151，即在高压阱区的栅氧化层120和浅沟槽隔离结构130上形成图案化的第一多晶硅层152，在cell区145上形成图案化的第一多晶硅层152。
23.接着，请继续参照图4，同时请参照图5，在低压阱区的栅氧化层120和浅沟槽隔离结构130上以及图案化的第一多晶硅层152上以及图案化的第一多晶硅层152之间的浅沟槽隔离结构130上形成ono层161，接着刻蚀掉在低压阱区的栅氧化层120和浅沟槽隔离结构130上的ono层161，露出低压阱区的栅氧化层120和浅沟槽隔离结构130。
24.接着，请参照图6和图7，在低压阱区的栅氧化层120和浅沟槽隔离结构130和剩余的ono层161上形成第二多晶硅层171，第二多晶硅层171为非掺杂多晶硅。分别刻蚀高压阱区和cell区145的第二多晶硅层171、ono层161和图案化的第一多晶硅层152，以分别形成第二栅极172、栅间介质层162和第一栅极153，刻蚀为一步刻蚀。第一栅极153分别位于高压p型阱区143的栅氧化层120上、高压n型阱144的栅氧化层120上以及cell区145的栅氧化层120上，栅间介质层162位于第一栅极153上，第二栅极172位于栅间介质层162上。第二栅极172、栅间介质层162和第一栅极153均呈柱状的结构，第二栅极172、栅间介质层162和第一栅极153的横截面（平行于衬底表面）的尺寸相同，并且第二栅极172、栅间介质层162和第一栅极153均对齐。
25.接着，请参照图7和图8，刻蚀低压阱区的第二多晶硅层171，形成位于低压p型阱区141的栅氧化层120上的呈柱状的第三栅极173，以及形成位于低压n型阱区142的栅氧化层120上的呈柱状的第三栅极。同时，去除高压p型阱区143的第二栅极172和栅间介质层162露出第一栅极172，以及去除高压n型阱区144的第二栅极172和栅间介质层162露出第一栅极172。
26.接着，请参照图9，在第三栅极173、第一栅极172以及第二栅极172上形成接触孔
180。
27.综上，在本发明实施例提供的非易失性存储器的形成方法中，可以实现在cell区的第二栅极
‑
栅间介质层
‑
第一栅极的双栅极堆叠结构，第二栅极和第一栅极的横截面的面积相同，可以减少第一栅极占用的面积，进而减少非易失性存储器的体积，同时，形成的步骤简单，形成后的堆叠结构占用面积较小，从而可以减少双栅极非易失性存储器的体积。
28.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。