一种激光脉冲发射集成电路模组、制造方法及系统与流程

1.本发明涉及电力电子技术领域，具体为一种缩短光发射装置上升沿和下降沿时间的激光脉冲发射集成电路模组、芯片及其制作方法、系统。


背景技术：

2.图1a示出了现有技术中的发光装置的电路示意图，其中d1为激光发生元件，为发光二级管，比如激光二极管(后续均以激光二极管为例)；vin为直流供电，为减少供电引线影响，往往就近放置电容cin；s1为驱动开关，为主mos器件；q1为开关驱动器件，为s1的驱动电路；q2为运算控制器件，为s1的控制；c1为退耦电容；r1为供电电阻或者等效电阻；l1为供电等效电感。当q2决定发射光时，就给信号于q1，q1驱动s1开通，电源vin的能量就可以通过l1、r1给d1电流，d1接受能量，发射激光。反之当q2决定关断光时，就给信号于q1，q1驱动s1关断，电源vin的能量就不可以通过l1、r1给d1电流，d1不能接受能量，停止发射激光。由于vin、d1、s1形成的回路往往很大，等效电感l1和r1也会比较大，就限制了电流的上升和下降速度。而过慢的上升和下降速度，阻碍了光发射的频率，限制了应用场景和效果。
3.因此实际应用时，都会加退耦电容c1，以便减小储能回路l2。不同的解决方案，就在于如何实现尽可能小的l2 loop，减小l2值，实现c1给能量的快速电流上升和下降。
4.图1b为典型的现有实现方法的截面图：即c1、d1、s1尽可能近的平铺于一pcb上。很显然，这个方案制作简单，成本低，且可以很薄。但也因此面积较大。l2 loop也因为电流路径过长而较大，即便用了多层pcb和较好的layout，l2也高达600ph。
5.图1c为现有技术进阶版的截面图：即d1和s1分别置于一独立pcb之上，然后通过一极薄的多层柔性pcb板将两块pcb连起来。为了进一步减少面积，这里将q1、q2、s1通过bcd或者封装工艺集成在一个ic中。c1也往往放置于ic1的pcb之上。这样的好处是显然易见的，即占地面积大为下降，而极薄多层柔性pcb的引入，虽然增加了回路的距离，但可以大为减少回路的面积，使得l2 loop被控制在与图1b类似的效果。
6.所以无论是图1b还是图1c，l2 loop都有局限性。由于di/dt＝v/l，那么若要提升电流变化速度，缩短光脉冲上升沿或者下降沿时间，就只能提高供电电压vin，从而导致了损耗的增加。
7.而在手机应用场景下，以锂电池供电(4v左右)，以l2＝600ph为例，在用于驱动10安培级别的vcsel(垂直共振腔表面放射激光芯片，压降约为2v)时，其上升沿和下降沿各约为3ns，若希望将为1ns，只能降低电流至3a左右，缩短探测距离。而1ns可以带来的绝对误差，对于tof(光飞行时间)测距来讲，相当于约30厘米。
8.因此，本发明提出了一种缩短光发射装置上升沿和下降沿时间的激光脉冲发射集成电路模组、芯片及其制作方法、系统，使得光调制上升沿和下降沿均可短于1ns。


技术实现要素：

9.本发明的目的在于提供一种缩短光发射装置上升沿和下降沿时间的激光脉冲发
射集成电路模组、制造方法及系统。
10.为解决上述技术问题，本发明一方面提供了一种激光脉冲发射集成电路模组，用于实现激光脉冲发射的电路功能，包括：
11.至少一个激光发生元件d1，用于发射激光脉冲；
12.至少一个驱动开关s1，所述驱动开关s1包括至少一个控制电极，用于控制激光发生元件d1的导通和关断；以及
13.至少一个退耦电容c1，用于接受并储存系统提供的电能；
14.所述激光发生元件d1、驱动开关s1、退耦电容c1各有至少两个功率电极；
15.所述激光发生元件d1、驱动开关s1、退耦电容c1两两相连，形成一储能电回路；
16.s1导通时，c1储存的电能流过d1，d1发射激光脉冲，形成激光脉冲上升沿以及激光脉冲强度维持；
17.s1关断或者c1储存的电能不足时，d1停止发射激光脉冲，形成激光脉冲下降沿以及电磁波持续为低或者零；
18.s1关断期间，c1继续接受并储存系统提供的电能。如此反复，形成激光脉冲重复间歇发射；
19.在实现激光脉冲发射的电路功能时，所述储能电回路包括n个子储能电回路，分布在所述集成电路模组的n个邻近的子空间位置，n为大于等于2的整数；
20.n个所述子储能电回路在对应的n个子空间位置内，以抑制电感耦合的方式布置。如d1
‑
1与d1
‑
2，s1
‑
1与s1
‑
2，c1
‑
1与c1
‑
2。各s1子部分受控于基本相同的控制时序，使得各子loop几乎同时发射或者关闭激光脉冲，使得各子loop等效并联，保障发射总功率的同时，大为降低等效loop电感。
21.抑制电感耦合的方式一般包括：1)电回路互相远离；2)调整电回路之间的方位，使得电回路通电时产生的磁矩方向不一致或相反；3)采取电磁屏蔽措施，例如插入导电材料或导磁材料；4)减小电回路的有效面积。由于本发明为集成电路模组，因此不宜采用上述方式1)，而方式3)需要增加结构复杂度，因此本发明主要通过方式2)和方式3)来抑制电感耦合。由于储能电回路分成了n个子储能电回路，因此每个子储能电回路的额定电流减小，因此可以在其他条件相同时缩小其电回路面积，实现方式4)；另一方面，可以通过设置子储能电回路的方位，来实现方式2)。
22.需要说明的是，本发明中的激光发生元件d1、驱动开关s1和退耦电容c1可以是单独的元器件，也可以是能实现相应功能的半导体结构区，特此说明。
23.优选的，相邻的两个所述子储能电回路共用同一个激光发生元件d1，和/或，同一个驱动开关s1，和/或，同一个退耦电容c1。
24.优选的，所述激光发生元件d1包括一发光芯片，所述发光芯片为一扁平半导体芯片，所述发光芯片具有第一电性的发光芯片第一功率电极和第二电性的发光芯片第二功率电极；
25.所述发光芯片形成第一封装体，所述第一封装体具有两个相对的第一封装体正面和第一封装体背面；
26.所述驱动开关s1包括一开关芯片，所述开关芯片为一扁平半导体芯片，所述开关芯片具有第一电性的开关芯片第一功率电极和第二电性的开关芯片第二功率电极；
27.所述开关芯片形成第二封装体，所述第二封装体具有两个相对的第二封装体正面和第二封装体背面；
28.所述第一封装体与第二封装体上下平行堆叠，形成堆叠体；
29.所述第一封装体与第二封装体的接触面上具有相互垂直的第一方向和第二方向；
30.n个所述子储能电回路在堆叠体中沿第二方向对称布置。
31.需要注意的是，本发明中所述的第一封装体和第二封装体可以是经过重布线的裸片，也可以是经过塑封的芯片，特此说明。
32.优选的，所述发光芯片与开关芯片重叠的平行角度偏差在
‑
45
°
至 45
°
之间，所述发光芯片与开关芯片的中心轴偏差在2:3至3:2之间。
33.优选的，所述开关芯片第一功率电极分布于第二封装体正面，所述开关芯片第二功率电极分布于第二封装体背面；
34.所述发光芯片第一功率电极分布于第一封装体正面，所述发光芯片第二功率电极分布于第一封装体背面；
35.所述开关芯片第一功率电极与发光芯片第二功率电极电性连接；
36.每个所述子储能电回路中的退耦电容c1设置在堆叠体的外部，每个所述子储能电回路中的退耦电容c1的两端分别与开关芯片第二功率电极和发光芯片第一功率电极电性连接。
37.优选的，所述第二封装体正面上分别设置有开关芯片第一功率电极和开关芯片第二功率电极；
38.所述发光芯片第一功率电极分布于第一封装体正面，所述发光芯片第二功率电极分布于第一封装体背面；
39.所述开关芯片第一功率电极与发光芯片第二功率电极电性连接；
40.每个所述子储能电回路中的退耦电容c1设置在堆叠体的外部，每个所述子储能电回路中的退耦电容c1的两端分别与开关芯片第二功率电极和发光芯片第一功率电极电性连接。
41.优选的，每个所述子储能电回路中的退耦电容c1分别集成于第二封装体内；
42.在第二封装体内，每个所述子储能电回路中的退耦电容c1的退耦电容第二电极分别与开关芯片第二功率电极电性连接；
43.所述第二封装体正面上分别设置有开关芯片第一功率电极和退耦电容第一电极；
44.所述发光芯片第一功率电极分布于第一封装体正面，所述发光芯片第二功率电极分布于第一封装体背面；
45.所述开关芯片第一功率电极与发光芯片第二功率电极电性连接；
46.所述退耦电容第一电极从堆叠体外部与发光芯片第一功率电极电性连接。
47.优选的，所述退耦电容c1分别集成于第二封装体内；
48.在第二封装体内，所述退耦电容c1的退耦电容第二电极与开关芯片第二功率电极电性连接；
49.所述第二封装体正面上分别设置有开关芯片第一功率电极和退耦电容第一电极；
50.所述发光芯片第一功率电极分布于第一封装体正面，所述发光芯片第二功率电极分布于第一封装体背面；
51.所述开关芯片第一功率电极与发光芯片第一功率电极电性连接；
52.所述退耦电容第一电极从堆叠体外部与发光芯片第二功率电极电性连接。
53.优选的，至少一部分子储能电回路共用同一个退耦电容c1。
54.优选的，所述退耦电容c1集成于第二封装体内；
55.在第二封装体内，所述退耦电容c1的退耦电容第二电极与开关芯片第二功率电极电性连接；
56.所述第二封装体正面分别设置有开关芯片第一功率电极和退耦电容第一电极；
57.所述第一封装体背面分别设置有发光芯片第一功率电极和发光芯片第二功率电极；
58.所述开关芯片第一功率电极与发光芯片第一功率电极电性连接，所述退耦电容第一电极与发光芯片第二功率电极电性连接。
59.优选的，还包括若干个开关驱动器件q1，所述开关驱动器件q1用于开关芯片的导通和关闭，每个所述开关驱动器件q1驱动至少一个开关芯片；
60.所述开关驱动器件q1集成于第二封装体内；
61.在第二封装体内，所述开关驱动器件q1与开关芯片的控制极电性连接。
62.优选的，还包括一运算控制器件q2，所述运算控制器件q2用于向开关驱动器件q1输出开关信号，所述运算控制器件q2通过至少一个开关驱动器件q1驱动开关芯片；
63.所述运算控制器件q2集成于第二封装体内；
64.在第二封装体内，所述运算控制器件q2与开关驱动器件q1电性连接。
65.优选的，还包括若干个开关驱动器件供电电容c2，所述开关驱动器件供电电容c2用于向开关驱动器件q1提供能量；
66.所述开关驱动器件供电电容c2集成于第二封装体内；
67.在第二封装体内，每个所述开关驱动器件供电电容c2的两端分别与开关驱动器件q1的供电极和接地极电性连接。
68.优选的，所述退耦电容c1分别集成于第一封装体内；
69.在第一封装体内，所述退耦电容c1的退耦电容第二电极与发光芯片第二功率电极电性连接；
70.所述第二封装体正面分别设置有开关芯片第一功率电极和开关芯片第二功率电极；
71.所述第一封装体背面分别设置有发光芯片第一功率电极和退耦电容第一电极；
72.所述开关芯片第一功率电极与发光芯片第一功率电极电性连接，所述开关芯片第二功率电极与退耦电容第一电极电性连接。
73.优选的，所述发光芯片通过tsv方式在第一封装体背面形成发光芯片第一功率电极或发光芯片第二功率电极。
74.优选的，所述第一封装体通过倒装的方式与第二封装体形成堆叠体。
75.优选的，所述第一封装体的发光芯片第一功率电极和发光芯片第二功率电极在第一方向上延伸，在第二方向上交错间隔分布；
76.所述第二封装体的开关芯片第一功率电极和退耦电容第一电极在第一方向上延伸，在第二方向上交错间隔分布。
77.优选的，所述第一封装体的发光芯片第一功率电极和发光芯片第二功率电极在第一方向上和第二方向上分别交错间隔分布；
78.所述第二封装体的开关芯片第一功率电极和退耦电容第一电极在第一方向上和第二方向上分别交错间隔分布。
79.优选的，所述第一封装体的发光芯片第一功率电极和退耦电容第一电极在第一方向上延伸，在第二方向上交错间隔分布；
80.所述第二封装体的开关芯片第一功率电极和开关芯片第二功率电极在第一方向上延伸，在第二方向上交错间隔分布。
81.优选的，所述第一封装体的发光芯片第一功率电极和退耦电容第一电极在第一方向上和第二方向上分别交错间隔分布；
82.所述第二封装体的开关芯片第一功率电极和开关芯片第二功率电极在第一方向上和第二方向上分别交错间隔分布。
83.优选的，所述发光芯片为垂直腔面发射芯片，所述堆叠体的底部设置有散热器件。
84.优选的，所述发光芯片为边沿发射芯片，所述堆叠体的顶部和底部分别设置有散热器件。
85.优选的，激光脉冲发射集成电路模组包括：
86.一d1功能区，所述d1功能区集成有实现激光发生元件d1功能的d1半导体结构，所述d1功能区的第一表面具有第一电性的d1功能区第一功率电极和第二电性的d1功能区第二功率电极；
87.一s1功能区，所述s1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现驱动开关s1功能的s1半导体结构，所述c1半导体结构与s1半导体结构电性连接，所述s1功能区具有第一电性的s1功能区第一功率电极和第二电性的s1功能区第二功率电极；
88.一介电接合层，所述介电接合层设置在所述d1功能区与s1功能区之间，所述介电接合层接合d1功能区及s1功能区，所述介电接合层中设置有若干第一导电互连件和若干第二导电互连件，所述第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，所述第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连接。
89.优选的，激光脉冲发射集成电路模组，包括：
90.一d1功能区，所述d1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现激光发生元件d1功能的d1半导体结构，所述c1半导体结构与d1半导体结构电性连接，所述d1功能区的第一表面具有第一电性的d1功能区第一功率电极和第二电性的d1功能区第二功率电极；
91.一s1功能区，所述s1功能区集成有实现驱动开关s1功能的s1半导体结构，所述s1功能区具有第一电性的s1功能区第一功率电极和第二电性的s1功能区第二功率电极；
92.一介电接合层，所述介电接合层设置在所述d1功能区与s1功能区之间，所述介电接合层接合d1功能区及s1功能区，所述介电接合层中设置有若干第一导电互连件和若干第二导电互连件，所述第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，所述第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连
接。
93.所述介电接合层的表面具有相互垂直的第三方向和第四方向；
94.优选的，所述第一导电互连件和第二导电互连件分别在第三方向第一方向上延伸，所述第一导电互连件和第二导电互连件在第四方向上交错间隔分布。
95.优选的，所述第一导电互连件和第二导电互连件在第三方向上和第四方向上分别交错间隔分布。
96.优选的，激光脉冲发射集成电路模组还包括：
97.一柔性互连引出件，所述柔性互连引出件设置在第二封装体背面，所述柔性互连引出件用于将第二封装体与客户主板柔性连接，并将第二封装体与客户主板电性连接。
98.优选的，所述激光脉冲发射集成电路模组的外侧设置有散热壳体，所述散热壳体的至少一个方向上具有开口，使得散热壳体不阻挡激光脉冲发出，且不阻挡柔性互连引出件延伸至客户主板。
99.本发明还提供了一种激光脉冲发射集成电路模组的制造方法，包括如下步骤：
100.在晶圆上完成d1功能区，所述d1功能区集成有实现激光发生元件d1功能的d1半导体结构，在d1功能区的第一表面形成d1功能区第一功率电极与d1功能区第二功率电极；
101.在所述d1功能区的第一表面上方，生长介电接合层；
102.在所述介电接合层上设置soi叠层，在所述soi叠层上形成s1功能区；其中，所述s1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现驱动开关s1功能的s1半导体结构，所述c1半导体结构与s1半导体结构电性连接，所述s1功能区具有s1功能区第一功率电极和s1功能区第二功率电极；
103.在所述介电接合层与s1功能区中设置若干沟槽，所述沟槽的位置与d1功能区第一功率电极和d1功能区第二功率电极一一对应，使得d1功能区第一功率电极和d1功能区第二功率电极暴露于沟槽底部；
104.在所述沟槽中设置若干第一导电互连件和若干第二导电互连件，所述第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，所述第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连接。
105.本发明还提供了另一种激光脉冲发射集成电路模组的制造方法，包括如下步骤：
106.在晶圆上完成d1功能区，所述d1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现激光发生元件d1功能的d1半导体结构，所述c1半导体结构与d1半导体结构电性连接，所述d1功能区的第一表面具有第一电性的d1功能区第一功率电极和第二电性的d1功能区第二功率电极；
107.在所述d1功能区的第一表面上方，生长介电接合层；
108.在所述介电接合层上设置soi叠层，在所述soi叠层上形成s1功能区；其中，所述s1功能区集成有实现驱动开关s1功能的s1半导体结构，所述s1功能区具有第一电性的s1功能区第一功率电极和第二电性的s1功能区第二功率电极；
109.在所述介电接合层与s1功能区中设置若干沟槽，所述沟槽的位置与d1功能区第一功率电极和d1功能区第二功率电极一一对应，使得d1功能区第一功率电极和d1功能区第二功率电极暴露于沟槽底部；
110.在所述沟槽中设置若干第一导电互连件和若干第二导电互连件，所述第一导电互
连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，所述第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连接。
111.本发明还提供了一种上述的第一封装体。
112.本发明还提供了一种上述的第二封装体。
113.本发明还提供了一种激光脉冲发射系统，包括上述的激光脉冲发射集成电路模组，以及若干个供电回路器件组；
114.所述供电回路器件组包括串联的供电电容cin和阻尼电阻r1；
115.每个所述供电回路器件组与至少一个子储能电回路形成一子供电回路；
116.所述供电电容cin与阻尼电阻r1的电连接处与激光脉冲发射系统的供电极电性连接，所述供电电容cin的另一端接地，所述阻尼电阻r1的另一端与子储能电回路的供电极电性连接。
117.与现有技术相比，本发明具有如下有益效果：
118.(1)本发明在实现激光脉冲发射的电路功能时，将储能电回路包括n个子储能电回路，分布在集成电路模组的n个邻近的子空间位置，n个子储能电回路在对应的n个子空间位置内，以抑制电感耦合的方式布置，等效loop为多个子loop的并联，因此等效loop远远小于传统方案，可轻易得到0.5倍乃至0.25倍以下的等效loop电感。那么同等条件下，激光脉冲的上升沿下降沿速度就可提升两倍乃至四倍以上。反之，若速度不变，那么供电电压可以大幅度下降，功耗也因此明显下降，同时，可以降低s1的耐压，用更低成本实现同样的性能。而s1的低压，也有利于后续更高程度的集成，进一步降低loop电感。也就是说，lloop可以从原先的600ph下降到150～300ph，甚至更低。
119.(2)本发明将cin和r1的串联组合也分成至少两个子部分并联而成，让前述子储能电回路可以就近获得cin与r1的组合子部分，事实上大幅度减少了loop1的电感值l1。根据分析，l1降低600ph是完全可行的，若有需要，同理通过增加cin与r1的组合数量，进一步降低l1，至300ph也在可期之中。
附图说明
120.图1a为现有技术中的发光装置的电路示意图；
121.图1b为现有技术中的发光装置的截面图；
122.图1c为现有技术中的发光装置的另一截面图；
123.图2为本发明实施例的激光脉冲发射集成电路模组的电路示意图；
124.图3为本发明实施例的激光脉冲发射集成电路模组的集成电路模组示意图；
125.图4a至图4c为图3的截面图；
126.图5a至图5c为本发明实施例的子储能电回路共用部分器件的电路结构示意图；
127.图6a至图6c为本发明实施例的不同类型的发光芯片的结构示意图；
128.图6d和图6e为本发明实施例的不同类型的开关芯片的结构示意图；
129.图7a和图7b为两个功率电极处于上下表面的发光芯片和同样两个功率电极处于上下表面的开关芯片搭配时的示意图；
130.图8a至图8e为两个功率电极在同一表面的开关芯片和两个功率电极处于上下表面的发光芯片搭配时的示意图；
131.图9为两个功率电极在同一表面的开关芯片和两个功率电极在同一表面的发光芯片搭配时的示意图；
132.图10a和图10b为第一封装体和第二封装体分割成多个子部分后的搭配示意图；
133.图11a为一包含多个子部分的vcsel芯片的截面图；
134.图11b为eel芯片截面图；
135.图11c为一实施例的发光芯片电极排布图；
136.图11d为另一实施例的发光芯片电极排布图；
137.图11e为集成有c1的第二封装体的截面图；
138.图11f为与图11c搭配的集成有c1的第二封装体的电极排布图；
139.图11g为与图11d搭配的集成有c1的第二封装体的电极排布图；
140.图12a为一包含多个子部分的开关芯片的截面图；
141.图12b为一实施例的开关芯片电极排布图；
142.图12c为另一实施例的开关芯片电极排布图；
143.图12d为集成有c1和vcsel芯片的第一封装体的截面图；
144.图12e为集成有c1和eel芯片的第一封装体的截面图；
145.图12f为与图12b搭配的集成有c1的第一封装体的电极排布图；
146.图12g为与图12c搭配的集成有c1的第一封装体的电极排布图；
147.图13a为集成有q1的第二封装体的示意图；
148.图13b为集成有q1和c2的第二封装体的示意图；
149.图13c为集成有q1和q2的第二封装体的示意图；
150.图14a为集成有q1、q2、c1和开关芯片的第二封装体的示意图；
151.图14b为将一发光芯片与图14a的第二封装体倒装互连形成的堆叠体的示意图；
152.图14c为采用芯片级集成技术制作出的磁脉冲发射芯片的示意图；
153.图15为本发明实施例的一种激光脉冲发射系统的电路示意图；
154.图16a至图16e为本发明实施例的激光脉冲发射芯片的制作方法的流程图；
155.图16f为本发明实施例的激光脉冲发射芯片的一应用示意图；
156.图16g为本发明实施例的激光脉冲发射芯片的另一应用示意图；
157.图17为本发明实施例与现有技术的参数对比图。
具体实施方式
158.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
159.图2示出了本发明实施例的激光脉冲发射集成电路模组的电路示意图，本发明实施例以l2的极致缩小，即降低d1、s1、c1的loop电感为目标。
160.由于发射功率的需要，激光发生元件d1、驱动开关s1以及退耦电容c1，需要一定的尺寸来支撑，那么，即便将这三个元件紧密摆放，也会有一个因为自身尺寸造成的极限loop电感，上述的600ph基本上是紧密摆放后的结果。
161.本发明实施例如图2所示，把三个关键元件，分为至少两个子loop并联而成。这样一来，每个子loop的各元件尺寸比原先的小，loop电感小，且至少两个电感并联，进一步减小。如果是两个均等的子loop并联而成，等效电感有机会将为原先的四分之一；如果是三个均等的子loop并联而成，则有机会是九分之一；以此类推。
162.因此，本发明实施例提供了一种激光脉冲发射集成电路模组，用于实现激光脉冲发射的电路功能，所述集成电路模组包括：
163.至少一个激光发生元件d1，用于发射激光脉冲；
164.至少一个驱动开关s1，驱动开关s1包括至少一个控制电极，用于控制激光发生元件d1的导通和关断；以及
165.至少一个退耦电容c1，用于接受并储存系统提供的电能；
166.激光发生元件d1、驱动开关s1、退耦电容c1各有至少两个功率电极；
167.激光发生元件d1、驱动开关s1、退耦电容c1两两相连，形成一储能电回路；
168.s1导通时，c1储存的电能流过d1，d1发射激光脉冲，形成激光脉冲上升沿以及激光脉冲强度维持；
169.s1关断或者c1储存的电能不足时，d1停止发射激光脉冲，形成激光脉冲下降沿以及电磁波持续为低或者零；
170.s1关断期间，c1继续接受并储存系统提供的电能。如此反复，形成激光脉冲重复间歇发射；
171.在实现激光脉冲发射的电路功能时，所述储能电回路包括n个子储能电回路，分布在所述集成电路模组的n个邻近的子空间位置，n为大于等于2的整数；
172.n个所述子储能电回路在对应的n个子空间位置内，以抑制电感耦合的方式布置，如d1
‑
1、d1
‑
2至d1
‑
n，s1
‑
1、s1
‑
2至s1
‑
n，c1
‑
1、c1
‑
2至c1
‑
n。各s1子部分受控于基本相同的控制时序，使得各子loop几乎同时发射或者关闭激光脉冲，使得各子loop等效并联，保障发射总功率的同时，大为降低等效loop电感。
173.图3为实现上述电路结构的具体集成电路模组示意图，激光发生元件d1包括一发光芯片，发光芯片为一扁平半导体芯片，发光芯片具有第一电性的发光芯片第一功率电极和第二电性的发光芯片第二功率电极；
174.发光芯片形成第一封装体，所述第一封装体具有两个相对的第一封装体正面和第一封装体背面；
175.驱动开关s1包括一开关芯片，所述开关芯片为一扁平半导体芯片，所述开关芯片具有第一电性的开关芯片第一功率电极和第二电性的开关芯片第二功率电极；
176.所述开关芯片形成第二封装体，所述第二封装体具有两个相对的第二封装体正面和第二封装体背面；
177.所述第一封装体与第二封装体上下平行堆叠，形成堆叠体；
178.图3以第一封装体中心轴为切面的以第一封装体、第二封装体之重叠体之左右两部分，各有至少一个完整的d1、s1、c1子loop，即该集成电路模组至少有两个以该切面为区隔的两个完整子loop。若该堆叠体是轴对称的，那么两个子loop近乎相等。
179.图3中，由于s1
‑
1与s1
‑
2几乎同时开通，所以d1
‑
1主要由c1
‑
1给电，d1
‑
2主要由c1
‑
2给电。因此各子loop电流小于总电流，实现了等效loop电感的下降。这里要强调的是，各子
部分可以是同一元件的不同工作区域，比如d1、开关芯片的不同位置；也可以是不同元件，比如c1由多个电容实体放置于不同区域而成。其核心理念是为了实现图2的效果，而不在实际物理实现方式上穷举。
180.图4a至图4c为图3的截面图，由于工艺精度限制和系统其他方面的需要，难以完美平行堆叠和轴对称。以完美平行，两个芯片的角度为0度计，绝对值小于45度的正负偏差都可以视作平行；以发光芯片完美中心轴切开关芯片，若开关芯片也恰好为完美中心轴，计开关芯片左右1：1计，那么左右2：3～3：2均可视作上下平行重叠；两者单独或者共同发生均不影响本发明之精神。
181.本发明实施例的相邻的两个子储能电回路共用同一个激光发生元件d1，和/或，同一个驱动开关s1，和/或，同一个退耦电容c1。所述三个元件d1、s1、c1的各自子部分，相邻loop间若可共用同一子部分，并不影响本发明之功效或者精神。
182.为更精准描述，列举但不穷举数种之部分共用之实施例如图5a至5c所示。如图5a所示，两个相邻loop之各自c1子部分为c1同一子部分；如图5b所示，两个相邻loop之各自d1子部分为d1同一子部分；如图5c所示，两个相邻loop之各自d1子部分为d1同一子部分，各自s1子部分也为s1同一子部分；当然，两个相邻loop之各自s1子部分也为s1同一子部分。
183.以激光发射二极管为例，发光芯片主要有垂直腔面发射(vcsel)和边沿发射(eel)两个类别。下面针对这两类进行实施例说明，如图6a至6c，为两类发光芯片的电极引出方式，共为三种。
184.图6a示出了vcsel芯片的电极引出方式。vcsel芯片上表面金属铺层为发光芯片第一功率电极，可以是p(阳极)也可以是n(阴极)，该金属铺层多处开孔，形成激光发射窗口，即发光阵列。很显然，阵列处过密，不适合电极引出，为了减小电阻，电极1分为左右两侧两部分并联引出；vcsel芯片下表面金属铺层为发光芯片第二功率电极，可以是n(阴极)也可以是p(阳极)，由于下表面不需发射激光，可以是大片的电极。
185.图6b示出了eel芯片的电极引出方式。eel芯片上表面金属铺层为发光芯片第一功率电极，可以是p(阳极)也可以是n(阴极)，eel芯片下表面金属铺层为发光芯片第二功率电极，可以是n(阴极)也可以是p(阳极)，由于光从芯片侧面发出，所以上下表面均不需发射激光，均可以是大片的电极。
186.图6b示出了eel芯片的另一种电极引出方式。由于光从芯片侧面发出，所以两个电极均可以在芯片的同一表面。这种引出方式往往适用于小功率场合。但使用本发明技术后，甚至更加适合于大功率场合。
187.开关芯片的电极引出方式也主要有两大类，一类是电流流向垂直于芯片表面，即vmos为代表，如图6d所示；另一类是电流流向平行于芯片表面，即lmos为代表，如图6e。
188.图7a和图7b为针对其中两个功率电极处于上下表面的发光芯片和同样两个功率电极处于上下表面的开关芯片搭配时的示意图。这两者结构基本上是一样的，只是使用的发光芯片不同。图7a为采用vcsel芯片的实施例，而图7b为采用eel芯片的实施例。
189.图7a和图7b将发光芯片下表面的发光芯片第二功率电极与开关芯片上表面的开关芯片第一功率电极大面积互连，互连方式可以是直接芯片级别die bond焊接，也可以先把发光芯片和开关芯片各自或者其中之一封装好再焊接在一起，实现了发光芯片与开关芯片的平行重合堆叠。
190.在重叠体的两侧，分别放置c1电容的至少两个子部分c1
‑
1及c1
‑
2，c1
‑
1的一端从左侧通过导电桥与发光芯片的第一功率电极电性连接，c1
‑
2的一端从右侧与发光芯片的第一功率电极电性连接；c1
‑
1与c1
‑
2的另一端，分别从左右侧与开关芯片下表面的开关芯片第二功率电极电性连接。可以看出，该类模组结构，有机会实现近乎相等的两个子单元子loop，使得loop电感大为下降。所述导电桥是封装工艺范畴，可以有多种方法，比如金线、铜线、铝线、lead frame或者pcb、dbc均可。其中开关芯片下表面的开关芯片第二功率电极互连，可以使用热的良导体，比如大面积铜块、热板热管等，提升激光模组的整体散热能力，使得平均发射功率得以提升。
191.而eel芯片由于是侧面发射，如图7b所示，上下表面都可以用导电导热材料互连，既实现了电连接，也实现了良好的散热。该导电导热材料以金属leadframe为佳。也可以使用热管热板，陶瓷基板、铝基板等进行实现。这样的结构，可以灵活根据实际需要，实现发光芯片上表面散热，或者开关芯片下表面散热，或者发光芯片上表面和开关芯片下表面同时散热，大大提升灵活性和散热效果。
192.图8a至图8e示出了开关芯片为两个功率电极在同一表面(如lmos)，发光芯片为两个功率电极在上下表面的实施例示意图。
193.如图8a所示，发光芯片为eel芯片，其两个功率电极在发光芯片的不同表面，其正面为发光芯片第一功率电极，背面为发光芯片第二功率电极；而开关芯片的两个功率电极均位于其正面，例如其正面中间为开关芯片第一功率电极，两侧同为另一电性的开关芯片第二功率电极。发光芯片第二功率电极与开关芯片第一功率电极大面积互连，互连方式可以是直接芯片级别die bond焊接，也可以先把发光芯片和开关芯片各自或者其中之一封装好再焊接在一起，实现了发光芯片和开关芯片的平行重合堆叠。在堆叠体的两侧，分别放置c1电容的至少两个子部分c1
‑
1及c1
‑
2，c1
‑
1的一端从左侧通过导电桥与发光芯片第一功率电极电性连接，c1
‑
2的一端从右侧与发光芯片第一功率电极电性连接；c1
‑
1与c1
‑
2的另一端，分别从左右侧与开关芯片第二功率电极通过两次电桥电性连接。可以看出，该类模组结构，相比图7b，电流无需穿透开关芯片，所以减少了开关芯片厚度导致的回路，但仍保留了图7b的优势，也有机会实现近乎相等的两个子单元子loop，使得loop电感更低。其中开关芯片下表面虽然不必是电极，但由于半导体材料是热的良导体，所以其下表面可以同时热连接到电桥或者散热器上，比如大面积铜块、热板热管等，提升激光模组的整体散热能力，使得平均发射功率得以提升。而eel芯片由于是侧面发射，所以图8a实施例，上下表面都可以用导电导热材料互连，既实现了电连接，也实现了良好的散热。该导电导热材料以金属leadframe为佳。也可以使用热管热板，陶瓷基板、铝基板等进行实现。
194.如图8b所示，在图8a的基础上将c1直接堆叠在开关芯片的上方，并与开关芯片第二功率电极直接连接。这样就去除了图8a中c1与开关芯片的互连电桥，进一步降低回路电感。图8a的其他诸如散热的优势依旧得以保留。
195.不难看出，图8b中允许使用的电容c1体积要小于图8a中所用。这是关系不大的。因为追求的是ns甚至0.1ns级别的激光脉冲发射，所需要的电容量非常小，甚至是nf级别的。事实上，甚至可以将c1电容通过半导体技术，直接集成在开关芯片之中，即cap in die，在die level实现c1与开关芯片的电性互连。上述集成可以是c1直接设置在开关芯片中，也可以是通过封装技术将c1与开关芯片封装成一封装体，也可以是将c1集成至开关芯片形成的
封装体或与其封装体再次封装。
196.如图8c、图8d所示，两者的差别是c1在开关芯片上的位置差异。一个为分布在开关芯片两侧，一个是设置在开关芯片中心。无论为何，都是为了尽可能让开关芯片与c1的互联搭配接近左右轴对称。这样一来，只需两个芯片之间进行电桥互连，既简化了工艺难度和结构复杂性，还进一步减小了回路电感。而前述散热的灵活性和散热能力提升措施，依旧可以在此实现。不再累述。图8d所示的实施例适用于图5a至图5c所示的电路示意图，即对于d1、s1、c1部分共用的实现方式。
197.如图8e所示，图8a～图8e各实施例同样适用于vcsel芯片。简化起见，只用了图8d类似结构进行了举证确实可行。
198.如前，电流回路都至少穿透了一个芯片的厚度，若需进一步大幅度降低回路电感，则需要有更大的改变。如图9所示，发光芯片为eel芯片，其一个表面具有两个不同的功率电极，与同样是单面出pin的开关芯片与c1的组合，通过倒装方式进行pin to pin直接电性互连。这样一来，电流回路就无需穿透任何一个芯片厚度，单个回路面积极小。图9使用三个pin的发光芯片或者封装体，即发光芯片有三个pin一次平铺，当中为发光芯片第一功率电极，两侧两个同为发光芯片第二功率电极。这样排布有助于发光芯片被分为两个轴对称的子部分。使用三个pin的集成有c1的第二封装体，即开关芯片与c1内部互连后有三个pin一次平铺，中间为退耦电容第一电极，两侧为开关芯片第二电极，这样排布有助于集成有c1的第二封装体被分为两个轴对称的子部分。上述pin to pin对扣焊接后，整个堆叠体是近乎完美的轴对称结构，整体回路由两个极小的子回路并联而成，回路电感可以轻易在100ph以下，为现有技术的六分之一。而且，只要一次焊接即可完成电性互连，大大简化了结构和工艺，提升可靠性和降低成本。由于两个芯片或者封装体的另一表面无需电性互连且大面积平整，可以直接热互连到散热器上，轻易实现堆叠体两个表面的任何一个甚至同时两个的散热效果。
199.对于单面具有两个不同功率电极的发光芯片或第一封装体，其效果不仅如此，如图10a所示，将发光芯片或者封装体分割成更多子部分，每个子部分均跟图9一样出pin。同理，集成有c1的第二封装体也分割成类似数量的子部分，每个子部分均跟图9一样出pin。然后跟图9一样对扣电性互连。这样一来，就可以实现更多个子单元并联。子单元数量仅仅受制于互连工艺的精度，可以持续提升，极大的降低回路电感，可以在50ph甚至10ph以下。在同等工艺水平下，只要有需要，通过增加子单元数量即增加发光芯片面积，在几乎不增加上升沿下降沿时间以及供电电压的条件下，实现发射功率的提升，这在以往几乎是不可想象的。而图9诸如工艺流程简单，结构简单，散热互连多面带来的高可靠性、低成本和高散热能力等等优点，均得以保留。
200.具体地，图10a的发光芯片为eel芯片，但有些场合，希望使用vcsel芯片，图10b则是将vcsel芯片进行多子单元分割，实现诸如图10a效果的实施例。即将vcsel芯片打孔(tsv)，将上表面的发光芯片第一功率电极引导到下表面，与发光芯片第二功率电极处于同一面。那么，余下的就与图10a几乎一样了。唯一的明显差异是，由于vcsel芯片需要上方发射激光，需保留发射窗口，不能跟eel芯片一样，在上方设置覆盖性的大面积散热器，散热效果不如eel芯片。但堆叠体的另一面，依旧可以设置大面积散热器。由于vcsel芯片往往功率较小，且硅片的导热能力较强，图10b结构仍足以应对散热所需。
201.如前所述，为了更好实现本发明之精神，本发明提出了在开关芯片或者封装体，发光芯片或者封装体，乃至于c1电容的集成上提出了创新实施例，也可成为本发明之案例。下面针对各元件的精进进行单独系统说明，与前可能有重复之处。
202.如图11a为一包含多个子部分的vcsel芯片的截面图，如前所述，该芯片通过tsv技术，将发光窗口同面的发光芯片第一功率电极导到背面与发光芯片第二功率电极同处一面。发光芯片第一功率电极和发光芯片第二功率电极的总个数至少为3个，且两个相同的电性电极夹一个不同电性的电极排列，形成两个子部分并联组合。并根据回路电感或者功率需要，增加组合的数量。同理，图11b为eel芯片截面图，除了发光窗口在侧面之外，其电极排布类同，形成至少两个之部分并联的效果，也可以根据需要增加子部分组合数量。图11c为芯片电极排布，该图例p1、p2各为长条形，并列依次交错摆放，实现了x方向的子部分并联分布。若要分割成更多子部分，可以在不挑战工艺精度的状况下，在y方向也交错并列依次摆放，子部分剧增。为跟该发光芯片配套使用，相对应的，集成有c1的第二封装体，至少有一个区域有与发光芯片相对应的电极引出和排布，以便堆叠形成如图10a和图10b的loop效果。
203.图11e示出了集成有c1的第二封装体的截面图，图11f为与图11c搭配的电极排布图，图11g为与图11d搭配的电极瀑布图。集成有c1的第二封装体中，也是众多c1 s1子部分并联分布而成。不难想象，上述d1子部分们与c1 s1子部分们互连后，形成众多d1 c1 s1子部分，等效众多子loop并联，loop电感极低。若使用图11d与图11g搭配而成，loop2等效loop电感可在50ph甚至更低。
204.图11a至图11g是将c1与开关芯片集成组合的实施例，图12a至图12g则是将c1与发光芯片在芯片级或者封装级集成组合，其目的、做法和效果都是类同的。就不赘述了。图11a至图11g和图12a至图12g两种方案的提出，可以给应用者更多的选择。
205.需要强调的是，电极交错排布的图例可以很多，除了已示范的长条形、方形，还可以有环形、圆点状、菱形、波浪形并排交错或者不同形状搭配，无法穷举。但只要实现了至少2个，甚至3个、4个以上的子部分的分割，可用于最终至少2个，甚至3个、4个以上c1 s1 d1子loop的并联效果，均在本发明精神之内。
206.至此，本发明针对d1、s1、c1的loop电感之下降，提出了创新且符合不同层次需要的解决方案和诸多实施例。可以实现loop电感极大的减小，允许电流变化斜率的指数倍上升。但是，当loop电感小到一定程度后，电流效率的限制就转移到s1的开关速度上了。所以，s1的驱动速度也要有相应的改善。
207.如图13a所示，将s1的开关驱动器件q1集成与开关芯片集成在同一封装体中，尤其是在必要时，将开关驱动器件q1也分成诸多子部分，使得s1的各个子部分均可就近得到驱动，减少了驱动回路，提升了驱动速度。因为q1的引入，芯片除了保留一个控制信号g1给q1，还需一个驱动器的供电v1。
208.如图13b所示，将s1驱动的供电电容c2至少一部分集成与开关芯片之中，与q1的供电电极v1相连，就近提供能量给驱动，减少因为供电回路电感导致的驱动速度下降。尤其是在必要时，将供电电容c2也分成诸多子部分，使得q1的各个子部分均可就近得到能量，减少了驱动回路，提升了驱动速度。
209.如图13c所示，开关芯片更是集成了运算控制器件q2。这是由于既然已经集成了q1，就意味着开关芯片工艺已经使用了可以逻辑电路与功率电路集成在一起的工艺，比如
bcd等可以monolithic集成的工艺。那么增加控制器，只是扩展了功能。使得发射系统整体得以简化，尺寸减少，特别适合对体积日益高要求的手机和汽车场合。这样一来，开关芯片乃至整个发射单元之核心，就没有了s1控制信号(内部互连了)，转而变成数字通信用的信号电极，诸如a1～am，结束客户系统的智能控制，发射所需激光脉冲。
210.如图14a所示，将集成有q1、q2、c1和开关芯片的第二封装体的两大类电极分别置于封装体的上下表面。比如用于跟发光芯片堆叠互连在置于上表面，用于跟客户系统互连的，置于下表面。
211.如图14b所示，将一发光芯片或其封装体倒装，与图14a所示的第二封装体倒装堆叠互连，即形成了完整功能的激光脉冲发射集成电路模组。不难想象，其尺寸和性能都非常优秀。而且只需一次电性键合或者焊接互连，生产效率很高。
212.如图14c所示，先前各实施例都至少有两个芯片组合而成。随着工艺能力的进步，事实上，可以在激光芯片表面使用半导体技术，进行s1功能层的生长、掺杂等工艺，完成原开关芯片等各集成功能，实现all system in one chip。这几乎是技术可以发展的极致，性能也将是最优的，尺寸显然是最小的。
213.具体的，在一实施例中，激光脉冲发射集成电路结构还包括：
214.一d1功能区，d1功能区集成有实现激光发生元件d1功能的d1半导体结构，d1功能区的第一表面具有第一电性的d1功能区第一功率电极和第二电性的d1功能区第二功率电极；
215.一s1功能区，s1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现驱动开关s1功能的s1半导体结构，c1半导体结构与s1半导体结构电性连接，s1功能区具有第一电性的s1功能区第一功率电极和第二电性的s1功能区第二功率电极；
216.一介电接合层，介电接合层设置在d1功能区与s1功能区之间，介电接合层接合d1功能区及s1功能区，介电接合层中设置有若干第一导电互连件和若干第二导电互连件，第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连接。
217.本实施例的激光脉冲发射集成电路结构的制造方法，包括如下步骤：
218.在晶圆上完成d1功能区，d1功能区集成有实现激光发生元件d1功能的d1半导体结构，在d1功能区的第一表面形成d1功能区第一功率电极与d1功能区第二功率电极；
219.在d1功能区的第一表面上方，生长介电接合层；
220.在介电接合层上设置soi叠层，在soi叠层上形成s1功能区；其中，s1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现驱动开关s1功能的s1半导体结构，c1半导体结构与s1半导体结构电性连接，s1功能区具有s1功能区第一功率电极和s1功能区第二功率电极；其中，soi叠层为绝缘体上半导体类型的叠层，为本领域技术人员的常用技术手段，在此不再赘述；
221.在介电接合层与s1功能区中设置若干沟槽，沟槽的位置与d1功能区第一功率电极和d1功能区第二功率电极一一对应，使得d1功能区第一功率电极和d1功能区第二功率电极暴露于沟槽底部；
222.在沟槽中设置若干第一导电互连件和若干第二导电互连件，第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，第二导电互连件将d1功能区第二
功率电极与s1功能区第一功率电极电性连接。
223.在另一实施例中，激光脉冲发射集成电路结构还包括：
224.一d1功能区，d1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现激光发生元件d1功能的d1半导体结构，c1半导体结构与d1半导体结构电性连接，d1功能区的第一表面具有第一电性的d1功能区第一功率电极和第二电性的d1功能区第二功率电极；
225.一s1功能区，s1功能区集成有实现驱动开关s1功能的s1半导体结构，s1功能区具有第一电性的s1功能区第一功率电极和第二电性的s1功能区第二功率电极；
226.一介电接合层，介电接合层设置在d1功能区与s1功能区之间，介电接合层接合d1功能区及s1功能区，介电接合层中设置有若干第一导电互连件和若干第二导电互连件，第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连接。
227.该实施例的激光脉冲发射集成电路结构的制造方法，包括如下步骤：
228.在晶圆上完成d1功能区，d1功能区集成有实现退耦电容c1功能的c1半导体结构，并且集成有实现激光发生元件d1功能的d1半导体结构，c1半导体结构与d1半导体结构电性连接，d1功能区的第一表面具有第一电性的d1功能区第一功率电极和第二电性的d1功能区第二功率电极；
229.在d1功能区的第一表面上方，生长介电接合层；
230.在介电接合层上设置soi叠层，在soi叠层上形成s1功能区；其中，s1功能区集成有实现驱动开关s1功能的s1半导体结构，s1功能区具有第一电性的s1功能区第一功率电极和第二电性的s1功能区第二功率电极；
231.在介电接合层与s1功能区中设置若干沟槽，沟槽的位置与d1功能区第一功率电极和d1功能区第二功率电极一一对应，使得d1功能区第一功率电极和d1功能区第二功率电极暴露于沟槽底部；
232.在沟槽中设置若干第一导电互连件和若干第二导电互连件，第一导电互连件将d1功能区第一功率电极与s1功能区第二功率电极电性连接，第二导电互连件将d1功能区第二功率电极与s1功能区第一功率电极电性连接。
233.由前可见，驱动开关s1需要分布式摆放，且需要通过不同互连形成各功能，因此需要多个微驱动开关s1隔离摆放，因此驱动开关s1以lmos即平面器件为佳。为了成本和技术成熟度考虑，可以直接使用硅材料的平面器件。为了性能和未来趋势考虑，可以使用gan即氮化镓器件。当然随着半导体进步，可能会有更多可以芯片级集成的器件产生，都在本发明选项之内，不影响发明精神。
234.如上，提出了激光脉冲发射芯片的c1、s1、d1形成的loop的不同层次的精进，并且在关键组件上也进行了创新精进，实现了极好的性能，极小的尺寸，也方便生产和高可靠性。
235.那么，如图2所示，该核心关键用于客户系统时，还需要有供电回路的引入，即cin、l1 loop，为了避免l1与l2、c1谐振，产生高频电流，造成光噪音，供电回路需要阻尼电阻r1的引入。为了保障工作品质，现有技术中的r1居然要大到1kω，这是由于l1过大造成。显然，如此大的r1不光造成了极大的功耗，更延长了输入给c1电容储能了时间。而每次光脉冲的
发射之前，c1电容必须完成储能，因此光脉冲发射的间隔时间就是因此延长，导致系统应用的限制，影响了本发明创新的价值发挥。因此，本发明需要针对该问题进行实施例提出，降低l1值，以降低r1。使得不光单个脉冲速度快，脉冲的间隔也非常短。
236.因此，如图15所示，本发明实施例还提供了一种激光脉冲发射系统，包括上述的激光脉冲发射集成电路模组，以及若干个供电回路器件组；
237.供电回路器件组包括串联的供电电容cin和阻尼电阻r1；
238.每个供电回路器件组与至少一个子储能电回路形成一子供电回路；
239.供电电容cin与阻尼电阻r1的电连接处与激光脉冲发射系统的供电极电性连接，供电电容cin的另一端接地，阻尼电阻r1的另一端与子储能电回路的供电极电性连接。
240.使用了loop2下降类似的理念，即将cin和r1的串联组合也分成至少两个子部分并联而成，让前述子储能回路，可以就近获得cin与r1的组合子部分，事实上大幅度减少了loop1的电感值l1。根据分析，l1降低600ph是完全可行的，若有需要，同理通过增加cin与r1的组合数量，进一步降低l1，至300ph也在可期之中。
241.下面用图16a至图16e来说明本发明的激光脉冲发射芯片的可制造性，以eel芯片为例。
242.第一步：如图16a所示，预成型铜框架，底部为激光脉冲发射芯片成品的pin脚。
243.第二步：如图16b所示，将lmos s1和c1组合芯片，电极面朝上，底部热粘结在铜框架上，然后用绝缘材料将粘结体覆盖，起到固定和绝缘的作用。绝缘体覆盖并超出芯片上表面电极和lead frame上表面。但要尽量薄，厚度应争取0.1mm甚至0.05mm以下。
244.第三步：如图16c所示，在绝缘层上激光打孔、电镀铜、蚀刻，做出第一层类似于pcb的电路层，将埋在绝缘层中的电极引出、互连。
245.第四步：如图16d所示，一层线路层往往是不够的。再铺绝缘层、打孔、电镀、蚀刻，形成第二层线路层。若有需要，可以再加层。最后一层线路层，预留后续安装元件的焊盘。这样，内埋了开关芯片的基板就做好了。
246.第五步：如图16e所示，在焊盘上加焊料，利用smd工艺，将cin、r1和封装好的发光元件，跟s1基板互联。这样，整个模组的制造就完成了。
247.当然，实际制造还有一些细节步骤，包括会是含多个模组的panel同时生产后切割成单个模组。
248.该模组具备如下特征：一个内埋了s1和c1的基板，上下表面都有供电性连接的pad，其中下表面供客户互连，上表面供内部互连；基板上表面的中间位置，有一发光芯片封装体与之焊接。发光芯片的下表面，通过焊接跟开关芯片就近大面积垂直电性互连；芯片封装体的两侧，是芯片的另一电极，通过基板，各自分别与至少1个r1互连；至少各自1个cin与对应r1互连。使得改模组无论loop1和loop2，都在空间上至少分成了两个极小的子loop，实现了l1和l2的双重低电感需求。并且，模组上下表面分别是发光芯片大面积散热面和开关芯片大面积散热面，为客户应用的散热提供了良好的界面。
249.实际应用时，如图16f所示，芯片下表面可以直接焊接在客户主板上，利用客户主板上的铜走线，实现电性互通需要，并帮助热扩散。在芯片的上方，可以直接在发光芯片的top铜架上加散热器，风冷、水冷、热管均可。这样一来，散热能力很好，不会因为将两个芯片集成在一个模组内而导致热瓶颈。但这样提升了客户应用的技术难度，对客户的热设计能
力要求较高。也可以利用柔性互连将模组需与客户系统互连的电性电极引出，焊接或者插接至客户系统板，并且将热处理在模组级别进行处理。
250.下面以柔性互连为柔性pcb板为例子，如图16g所示，可以将柔性pcb板一端焊接在模组电极引出端的下方，将电信号引出到柔性pcb另一面与系统互连用。在柔性pcb焊接到模组那端焊接面的反面，直接安装散热器。由于柔性pcb可以很薄，且可以通过铜via将热很好的导到反面，所以在微弱增加厚度的状态下，实现很好的热传递。由于柔性pcb横向引出，那么散热器可以是环绕封闭式的，即散热器可以同时是外壳，只要预留光发射窗口和柔性线引出窗口即可。这样一来，热、电的优化均在模组级别完成，客户应用的挑战几乎下降到即插即用的程度，非常有利于本发明技术贡献的呈现和应用。
251.下面比对一些本发明实施例与现有技术相比的效果。现有技术的参数如图17及表1所示，l1为10nh，r1为1kω，l2为600ph，可以看出，如果将现有技术r1降至100ω，其l1高频电流噪音增加3倍。而当本发明实施例参数为l1 600ph，l2为60ph时，r1只需10ω，就可以有与现有技术1kω类同的电流噪音幅度。r1下降100倍，其损耗和c1充电时间的下降可想而知。
252.表1现有技术与发明实施例对比表
253.版本vinl1r1l2峰值电流半峰全宽说明现有设计75v10nh1k600ph80a1.5ns为现有优秀供应商demo板参数仿真所得本发明等宽75v600ph1060ph250a1.5ns等宽度条件下，功率可提升至3倍本发明等高75v600ph1060ph80a0.2ns等功率条件下，速度可提升至7.5倍本发明等宽等高25v600ph1060ph80a1.5ns等宽度等功率下，输入电压降至1/3
254.表1中，等宽表示本发明实施时控制脉冲半峰全宽时长与现有设计一致；等高指本发明实施时控制峰值电流与现有设计一致；等宽等高指本发明实施时，调整vin使半峰全宽和峰值电流均与现有设计一致。
255.而在脉冲品质方面，若使用本发明系统，发射与现有技术同等宽度即1.5ns脉冲时，其峰值功率可以提升至3倍，意味着不影响探测精度的前提下，大大提升了使用于激光雷达时的探测距离。若发射同等功率时，其脉冲宽度降至现有的7.5分之一，即速度提升至7.5倍，探测精度大大提升。而若发射与现有技术品质相当的激光脉冲时，其供电电压可以降至现有技术的三分之一，功耗进一步下降，s1的耐压也可以更低，使得晶片集成的性能和成本都更为优秀。
256.对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
257.此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。