半导体器件及其形成方法与流程

1.本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及 其形成方法。


背景技术：

2.操作半导体图像传感器以感测光。通常，半导体图像传感器包括互补 金属氧化物半导体(cmos)图像传感器(cis)和电荷耦合器件(ccd) 传感器，其被广泛用于多种应用中，诸如数码静态相机(dsc)、移动电 话相机、数字视频(dv)和数字录像机(dvr)应用。这些半导体图像传 感器使用图像传感器元件阵列，其中，每个图像传感器元件都包括光电二 极管和其他元件，以吸收光并且将感测的光转换成数字数据或电信号。
3.前照式(fsi)cmos图像传感器和背照式(bsi)cmos图像传感器 是两种主要的cmos图像传感器。操作fsi cmos图像传感器以检测从其 正面投射的光，而操作bsi cmos图像传感器以检测从其背面投射的光当 光投射进fsi cmos图像传感器或bsi cmos图像传感器时，生成了光电 子，然后由光敏器件感测图像传感器的像素中的光电子。生成的光电子越 多，图像传感器具有的量子效率(qe)越好，因此，提高了cmos图像传 感器的图像质量。


技术实现要素：

4.根据本发明的一个方面，提供了一种形成半导体器件的方法，包括： 在半导体衬底中形成图像传感器；从所述半导体衬底的背侧减薄所述半导 体衬底；在所述半导体衬底的所述背侧上形成介电层；在所述半导体衬底 的所述背侧上形成聚合物栅格，其中，所述聚合物栅格具有第一折射率值； 在所述聚合物栅格中形成滤色器，其中，所述滤色器具有高于所述第一折 射率值的第二折射率值；以及在所述滤色器上形成微透镜。
5.根据本发明的另一个方面，提供了一种半导体器件，包括：背照式(bsi) 图像传感器芯片，包括：半导体衬底；图像传感器，在所述半导体衬底中； 聚合物栅格，在所述半导体衬底上方，其中，所述聚合物栅格在所述半导 体衬底的背侧上；和滤色器，填充所述聚合物栅格的栅格开口。
6.根据本发明的又一个方面，提供了一种半导体器件，包括：半导体衬 底；图像传感器，在所述半导体衬底中；深槽隔离栅格，在所述半导体衬 底中；金属栅格，在所述半导体衬底上方；聚合物栅格，在所述金属栅格 上方，其中，所述聚合物栅格的第一栅格线、所述金属栅格的第二栅格线 与所述深槽隔离栅格的第三栅格线竖直对准，并且其中，所述图像传感器 竖直对准于所述聚合物栅格、所述金属栅格和所述深槽隔离栅格的栅格开 口；滤色器，在所述聚合物栅格的所述栅格开口，其中，所述聚合物栅格 的第一折射率值小于所述滤色器的第二折射率值；以及微透镜，在所述滤 色器上方。
附图说明
7.当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方 面。应注
意，根据行业中的标准实践，各种部件未按比例绘制。实际上， 为论述清楚，各种部件的尺寸可任意增加或减少。
8.图1到图13示出根据一些实施例形成具有低折射率栅格结构的图像传 感器芯片的中间阶段的截面图。
9.图14示出根据一些实施例的具有低折射率栅格结构的图像传感器芯 片。
10.图15示出根据一些实施例的具有从下面的栅格结构偏移的低折射率 栅格结构的图像传感器芯片。
11.图16示出根据一些实施例的低折射率栅格结构和相应滤色器的平面 图。
12.图17示出根据一些实施例的图像传感器的像素的电路图。
13.图18示出根据一些实施例的用于形成图像传感器芯片的工艺流程。
具体实施方式
14.以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的 不同部件。以下将描述元件和布置的特定实例以简化本发明。当然，这些 仅仅是实例，并非旨在限制本发明。例如，在以下描述中，在第二部件上 方或上形成第一部件可包括第一部件与第二部件直接接触的实施例，也可 包括形成在第一部件与第二部件之间的附加部件使得第一部件与第二部件 不直接接触的实施例。另外，本发明可在多个实例中重复参考数字和/或字 符。这种重复是为了简化和清楚的目的，并且其本身不指示所论述的各种 实施例和/或配置之间的关系。
15.而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、
ꢀ“
下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的 一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示 的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件 可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相 对描述符可以同样地作出相应的解释。
16.根据本发明的一些实施例，提供了背照式(bsi)图像传感器芯片及其 形成方法。根据一些实施例，bsi图像传感器芯片包括低折射率栅格，其 可以是聚合物或者包括聚合物。滤色器形成在低折射率栅格中。滤色器具 有高于低折射率栅格的折射率值，并且光可以通过全反射从低折射率栅格 的侧壁反射。根据本发明的一些实施例，示出形成bsi图像传感器芯片的 中间阶段。讨论一些实施例的变化形式。本文所讨论的实施例是为了提供 能够实现或使用本发明的主题的实例，并且本领域普通技术人员将容易理 解在不同实施例的预期范围内可以进行的修改。在各种视图和说明性实施 例中，相似的附图标记被用于指定相似的元件。尽管方法实施例可以被讨 论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
17.图1至图13示出根据本发明的一些实施例形成包括低折射率栅格的图 像传感器芯片中的中间阶段的截面图。图18所示的工艺流程200也示意性 地反映了对应的工艺。
18.图1示出图像传感器芯片22的初始结构的形成，其可以是包括多个图 像传感器芯片22的晶圆20的部分。图像传感器芯片22包括半导体衬底 24。根据本发明的一些实施例，半导体衬底24是晶体硅衬底。根据本发明 的另外一些实施例，半导体衬底24包括：基本半导体，诸如锗；化合物半 导体，诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，和/或锑化铟；
合 金半导体包括sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp； 或其组合。也可以使用其他衬底，诸如多层或梯度衬底。在整个说明书中， 衬底24的主表面24a被称为半导体衬底24的前面，并且主表面24b被称 为半导体衬底24的背面。表面24a和24b可以在(100)或(001)表面 板上。
19.隔离区，可选地被称为浅槽隔离(sti)区，形成并且延伸进入半导体 衬底24中以限定各区(诸如有源区)。根据本发明的一些实施例，sti区 包括具有不同功能的多个部分。例如，如示出的，sti区包括sti栅格结 构32。sti区可以包括其他sti区(未示出)，其可以用于，例如，为诸 如晶体管等器件限定各区，以用于从晶圆20的背面形成金属焊盘等。sti 栅格结构32是用于在其中形成图像传感器阵列的栅格。图16中示出sti 栅格结构32的平面图。sti栅格结构32包括在x方向上延伸的第一多个 带(栅格线)，以及在y方向延伸并与第一多个栅格线接合的第二多个栅 格线。
20.再次参考图1，图像传感器26形成为从前面24a延伸进入半导体衬底 24。图像传感器26的形成可以包括注入工艺。配置图像传感器26以将光 信号(光子)转换为电信号。图像传感器26可以是光敏金属氧化物半导体 (mos)、光敏电二极管等。在整个说明书中，图像传感器26可选地被称 为光电二极管26，虽然它们可以是其他类型的图像传感器。根据本发明的 一些实施例，光电二极管26形成图像传感器阵列。光电二极管26中的每 一个均可以处于sti栅格结构32中的栅格单元中。
21.图1还示出像素单元30，具有至少一些部分在由sti栅格结构32限 定的有源区中。图17示出实例像素单元30的电路图。根据本发明的一些 实施例，像素单元30包括具有耦合到电接地gnd的阳极的光电二极管26 以及耦合到传输栅极晶体管34的源极的阴极。传输栅极晶体管34的漏极 可以耦合到复位晶体管38的漏极以及源极跟随器42的栅极。复位晶体管 38具有耦合到复位线rst的栅极。复位晶体管38的源极可以耦合到像素 电源电压vdd。浮动扩散电容40可以耦合在传输栅极晶体管34的源极/ 漏极与源极跟随器42的栅极之间。复位晶体管38用于预设浮动扩散电容 40到vdd的电压。源极跟随器42的漏极耦合到电源电压vdd。源极跟 随器42的源极耦合到行选择器43。源极跟随器42为像素单元30提供高 阻抗输出。行选择器43用作相应像素单元30的选择晶体管，并且行选择 器43的栅极耦合到选择线sel。
22.再次参考图1，晶体管被示出为像素单元30中的器件的实例(诸如图 17中的晶体管34、38、42和44)。例如，图1示出传输栅极晶体管34作 为实例。根据本发明的一些实施例，光电二极管26中的每一个电耦合到传 输栅极晶体管34的第一源极/漏极区，传输栅极晶体管34包括栅极28和 栅极介电层31。栅极介电层31与衬底24的前面24a接触。传输栅极晶体 管34的第一源极/漏极区可以由对应连接的光电二极管26共享。通过例如 将p型杂质和n型杂质以不同深度注入衬底24以形成起到浮动扩散电容 40的作用的p
‑
n结，浮动扩散电容40形成在衬底24中。可以在传输栅极 晶体管34的第二源极/漏极区中形成浮动扩散电容40，并且因此浮动扩散 电容40的电容器板中的一个电耦合到传输栅极晶体管34的第二源极/漏极 区。如图1中标出，同一有源区中的光电二极管26、相应传输栅极晶体管 34以及浮动扩散电容40形成像素单元30的部分。
23.再次参考图1，接触蚀刻停止层29形成在衬底24以及诸如传输栅极 晶体管34等晶体管上。cesl 29可以由氧化硅、氮化硅、碳氮化硅等或其 多层形成。例如，cesl 29可以使
用诸如原子层沉积(ald)或化学汽相 沉积(cvd)等共形沉积方法来形成。层间介电(ild)33形成在cesl 29 上方。ild 33可以包括使用例如可流动化学汽相沉积(fcvd)、旋涂、 cvd或另一沉积方法形成的介电材料。ild 33也可以由含氧介电材料形成， 诸如硅酸磷玻璃(psg)、硼硅酸玻璃(bsg)、掺硼硅酸磷(bpsg)等 氧化物等。
24.在半导体衬底24的上方形成正面互连结构44。正面互连结构44用于 电互连图像传感器芯片22中的器件，并且连接到其他封装元件。正面互连 结构44包括介电层46以及介电层46中的金属线48和通孔50。在整个说 明书中，同一介电层46中的金属线48被统称为金属层。正面互连结构44 可以包括多个金属层。根据本发明的一些实施例，介电层46包括低k介电 层。低k介电层具有低k值，例如低于3.8，并且可能低于约3.0。
25.形成表面介电层52作为晶圆20的顶部介电层。表面介电层52可以由 具有等于或大于约3.8的k值的非低k介电材料形成。根据本发明的一些 实施例，表面介电层52由氧化硅、氧氮化硅或氮化硅等形成或构成。
26.还在晶圆20的顶部形成接合焊盘54。接合焊盘54可以由铜形成或包 括铜。接合焊盘54可以包括环绕铜的阻挡层。接合焊盘54的顶面可以与 顶面介电层52的顶面共面。
27.接下来，参考图2，晶圆20接合到晶圆120。相应的工艺被示出为图 18所示的工艺流程中的工艺202。根据本发明的一些实施例，通过复合接 合执行接合。因此，晶圆20中的表面介电层52通过熔接接合到晶圆120 中的顶面介电层152，同时形成s
‑
o
‑
si键。晶圆20的接合焊盘54也通过 金属到金属直接接合接合到晶圆120中的金属焊盘154。通过接合焊盘54 和154，晶圆120中的电路电连接并且信号连接到晶圆20中的图像传感器 电路。
28.根据本发明的一些实施例，晶圆120包括芯片122，该晶圆还包括形 成在半导体衬底124的表面上的逻辑电路126。逻辑电路126可以包括用 于处理从bsi芯片22获得的电信号的应用电路。例如，逻辑电路126可以 包括用于处理从bsi芯片22获得的图像相关的信号的图像信号处理(isp) 电路的一个或多个。图像信号处理(isp)电路可以包括模数转换器(adc)、 相关双采样(cds)电路、行解码器等。
29.进一步参考图2，执行背面研磨工艺以研磨背面24b并且减薄半导体 衬底24。相应的工艺被示出为图18所示的工艺流程中的工艺204。所得半 导体衬底24的背面被示出为图2所示的背面24b’。衬底24的厚度可以 降低到小于约20μm、小于约15μm或小于约6μm，以使得光可以从 背面24b’穿透进入半导体衬底24并且到达光电二极管26。
30.参考图3，形成深槽隔离(dti)区56。相应的工艺被示出为图18所 示的工艺流程中的工艺206。根据本发明的一些实施例，形成dti区56包 括蚀刻半导体衬底24，并且用高k值介电材料(诸如ta2o5)、不透明材 料(诸如金属(例如钨))或其组合填充所得沟槽。然后执行诸如化学机 械抛光(cmp)等平坦化工艺或者机械研磨工艺以除去过多的材料，从而 留下dti区56。dti区56具有防止光穿透的功能，并且具有防止光信号 的串扰的功能。根据本发明的一些实施例，dti区56形成栅格，dti区56 的栅格线竖直对准于(齐平于(flushed with))sti栅格结构32的栅格线。 根据一些实施例，dti区56中可以具有空隙。dti区56在下文被统称为 dti栅格结构56。图16示出dti栅格结构56的平面图。如图16所示， 在平面图中，dti栅格结构56包括沿x方向延伸的第一多个带(栅格线)， 以及沿y方向延伸并与第一多个栅格线接合的多个第二栅格线。
31.图4示出开口58的形成，其中，将形成背面高吸附区(bsha)60(图 7)。相应的工艺
被示出为图18所示的工艺流程中的工艺208。因此，开 口58在下文被称为bsha开口58。bsha区60具有聚焦功能。根据本发 明的一些实施例，只有一个或者有多个(诸如两个、三个、四个或更多) bsha开口58与同一像素单元30重叠。根据本发明的一些实施例，形成 bsha开口58包括在半导体衬底24上方形成诸如图案化光刻胶等的蚀刻 掩模(未示出)。蚀刻掩模具有对准像素单元的开口，每个开口对应于将 要形成的一个bsha开口58。然后，穿过蚀刻掩模中的开口，蚀刻半导体 衬底24以形成多个金字塔形状的开口，这可以通过湿法蚀刻工艺实现，以 使得沿着半导体衬底24的晶格方向的蚀刻将产生金字塔形状的开口。
32.图5示出介电层64的形成。相应的工艺被示出为图18所示的工艺流 程中的工艺210。根据本发明的一些实施例，介电层64具有单层结构或多 层结构。例如，介电层64可以具有氧化硅层和/或包括氧化铝层、二氧化 铪层、氧化钽层氧化钽(ta2o5)层的高k值介电层，或它们的组合。可以 通过热氧化或沉积工艺形成氧化硅层。对应的氧化硅层或高k介电层的沉 积工艺可以包括化学汽相沉积(cvd)、等离子增强化学汽相沉积(pecvd)、 原子层沉积(ald)等。介电层64可以形成为延伸进入并且部分填充bsha 开口58的共形层。根据本发明的一些实施例，介电层64可以还包括在高 k介电层上方的附加透明介电层。介电层可以由氧化硅或类似材料形成。 沉积工艺可以包括cvd、pecvd、ald等。
33.根据本发明的一些实施例，沉积介电层64之后，执行蚀刻工艺以蚀刻 介电层64，其中，形成穿透介电层64的开口66。因此，半导体衬底24暴 露于所述开口66。
34.图6示出根据本发明的一些实施例形成栅格结构68和金属接地 (grounding)结构70。相应的工艺被示出为图18所示的工艺流程中的工 艺212。根据一些实施例，在沉积和图案化工艺中形成栅格结构68和金属 接地结构70。例如，首先沉积金属材料。根据本发明的一些实施例，金属 材料包括粘合层69a和在粘合层69a上方的金属材料69b。粘合层69a包 括钛层、氮化钛层或包括钛层和在钛层上方的氮化钛层的复合层。粘合层 69a可以具有介于约与约之间的范围内的厚度。金属材料69b 包括钨，铬等，并且可以具有介于约与约之间的范围内的厚度。
35.在沉积金属材料之后，通过蚀刻执行图案化工艺，并且将金属材料69b 和粘合层69a图案化为栅格结构68和接地结构70。当从栅格结构68的顶 部查看时，如在示例性实施例中在图16所示，栅格结构68也可以包括在 x方向延伸的第一多个带(栅格线)以及在y方向延伸的第二多个带，其 中，第二多个栅格线与第一多个栅格线接合以形成栅格结构68。栅格结构 68中的栅格开口还与dti栅格结构56和sti栅格结构32的栅格开口重叠， 以使得光可以通过开口并且局限在开口中以到达位于下面的光电二极管26。 接地结构70延伸进入介电层64中的开口以物理接触并且电连接到半导体 衬底24。
36.根据可选的实施例，栅格结构68可以由介电材料形成或包括介电材料， 不是由金属材料形成。例如，栅格结构68可以由氧化硅、氧氮化硅、金属、 低折射率聚合物等形成或构成。形成工艺可以还包括沉积一个或多个介电 层，并且对介电层进行图案化。
37.参考图7，在形成栅格结构68和接地结构70之后，沉积介电层72。 相应的工艺在图18示出的工艺流程中被示出为工艺214。根据本发明的一 些实施例，介电层72由氧化硅等形成。介电层72的厚度可以介于约形成。介电层72的厚度可以介于约与约之间的范围内。可以在cmp工艺或机械抛光工艺中平坦化介 电层72，以使得介电层72的顶面是平坦的。介电层72可以包括或
不包括 高于栅格结构68和接地结构70的顶面的部分。介电层64和72的填充 bsha开口58(图4)部分在下文被称为bsha区60。
38.根据一些实施例，如图4至图7所示，由于介电层64和72的形成而 形成bsha区60。根据可选的实施例，填充bsha开口58以在形成介电 层64和72的时间前形成bsha区60。在相应的形成工艺中，在形成bsha 开口58之后，可以沉积可能包括氧化硅或诸如二氧化铪、氧化铝等高k介 电材料的透明材料或一个或多个透明层以填充bsha开口58。然后执行诸 如cmp工艺或机械抛光工艺等平坦化工艺，由此产生bsha区60。所得 bsha区60将具有其与半导体衬底24的背面24b’共面的顶面。根据这 些实施例，可以在dti栅格结构56形成之前或之后形成bsha区60。
39.接下来，如图8所示，形成介电层74。介电层74可以用于金属接合 焊盘的隔离(未示出)，其用作连接到bsi芯片中的电路的引线接合。根 据可选的实施例，不形成或形成且图案化介电层74，以使得从在像素30 正上方的区域处除去介电层74的部分。因此，后续的所形成的聚合物栅格 结构76’和/或滤色器82(图13)可以可选地与介电层72物理接触。根据 本发明的一些实施例，介电层74由氧化硅形成，可以通过pecvd或其他 可行方法形成。介电层74的厚度可以介于约与约之间的范围 内。介电层74有时被称为钝化层。
40.参考图8，形成低折射率层76，该低折射率层可以形成为覆盖层。相 应的工艺被示出为图18所示的工艺流程中的工艺216。低折射率层76可 以是清晰(clear)无任何颜色的，或者可以是白色的。低折射率层76的厚 度t1可以介于约与约5nm之间的范围内。低折射率层76具有低 于后续形成的滤色器82(图13)的折射率值的低折射率值。根据一些实施 例，低折射率层76的折射率低于约2.0，并且可以介于约1.3和约2.0之间 的范围内。低折射率层76的可用材料包括但不限于聚合物，聚合物可以是 树脂、有机复合物等。例如，用于形成低折射率层76的可用聚合物可以包 括，而且限于，聚甲基丙烯酸甲酯(pmma)、环氧丙烯酸酯、脂肪族聚 氨酯丙烯酸酯、芳香族聚氨酯丙烯酸酯、聚酯丙烯酸酯、丙烯酸丙烯酸酯 等或其组合。
41.如图9所示，然后对低折射率层76进行图案化以形成栅格结构76’。 相应的工艺被示出为图18所示的工艺流程中的工艺218。根据一些实施例， 在低折射率层76的上方形成诸如光刻胶等图案化掩模78，然后对该图案 化掩模进行图案化。可以使用包括不透明图案80a和透明图案80b的光刻 掩模80执行光刻胶78的图案化以曝光光刻胶78，随后进行显影工艺以除 去光刻胶78的一些部分。然后使用图案化光刻胶78蚀刻下面的低折射率 层76，并且形成栅格结构76’。根据可选的实施例，低折射层76和所得 栅格结构76’由光敏材料形成，这种光敏材料可以是树脂或有机复合物等。 因此，在低折射率层76的图案化中，未形成蚀刻掩模78。实际上，使用 光刻掩模80实现低折射率层76的图案化以直接曝光光敏低折射率层76， 随后进行显影工艺以除去低折射率层76的一些部分。在形成栅格结构76
’ꢀ
之后，烘烤栅格结构76’，以使得其不会由后续用于形成滤色器的图案化 工艺再次图案化。图16示出栅格结构76’的平面图。栅格结构76’同样 包括在x方向上延伸的第一多个带(栅格线)以及在y方向延伸上并与第 一多个栅格线接合的第二多个带。
42.根据一些实施例，栅格结构76’中的带的宽度具有与下面的栅格结构 68、dti栅格
结构56以及sti栅格结构32的带相同的宽度。运用这种配 置，下面的一些栅格结构68、dti栅格结构56、以及sti栅格结构32不 会横向延伸出上面的一些栅格结构76’、栅格结构68、dti栅格结构56， 并且不具有任何未被对应的上面的栅格结构覆盖的顶面。由于顶面可以向 上反射回光，在各栅格结构竖直对准的情况下，光不会由顶面不期望地反 射回来。
43.根据可选的实施例，可以使用其他方法来形成栅格结构76’，例如， 牺牲层可以作为覆盖层沉积(或涂覆)，随后进行光刻工艺。所得图案化 牺牲层可以具有与图8所示的光刻胶78相似的栅格图案。然后将栅格结构76’填入牺牲层中的槽，随后除去牺牲层，从而留下聚合物栅格结构76’。
44.图10至图12示出用于在栅格结构76’的栅格开口中形成滤色器82 (其包括滤色器82a、82b、82c)的一些实例工艺。相应的工艺被示出为 图18所示的工艺流程中的工艺220。参考图10，将具有第一颜色(诸如红 色)的第一滤色器82a填入栅格结构76’中的一些栅格开口。根据一些实 施例，填充工艺包括分配相应的彩色滤光材料，并且通过光刻胶工艺去除 相应的具有第一颜色的彩色滤光材料。相应滤色器被表示为82a。烘烤滤 色器82a，以使得它们不会由图11至图12所示的后续光刻工艺除去。
45.参考图11，具有第二颜色(诸如绿色)的第二滤色器82b填充进栅格 结构76’中的一些栅格开口。填充工艺可以包括分配工艺和光刻工艺。82b 表示相应滤色器。进一步烘烤滤色器82b，以使得通过图12所示的后续光 胶工艺将它们除去。
46.图12示出具有第三颜色(诸如蓝色)的第三滤色器82c的形成，第三 滤色器82c填充进栅格结构76’中剩余栅格开口中。填充工艺可以包括分 配工艺和光胶工艺。82c表示相应滤色器。
47.根据一些实施例，滤色器82a、82b和82c也由可以是树脂、有机复 合物等的聚合物形成，并且被染色以具有不同颜色。滤色器82a、82b和 82c的材料具有与低折射率层76和相应栅格结构76’相比更高的折射率值。 根据一些实施例，滤色器82a、82b和82c的折射率值高于约2.0，并且可 以介于约2.0和约4.0之间的范围内。此外，当n82表示滤色器82a、82b 和82c的折射率值，n76表示栅格结构76’的折射率值，差值(n82
–
n76) 较高(通过选择合适的材料)，以使得具有小入射角的入射光也可以随着 具有大入射角的入射光具有全反射。根据一些实施例，差值(n82
–
n76) 大于约0.3、大于约0.5，并且可以介于约0.3和约1之间的范围内。如将 参考图13讨论，高折射率值差值(n82
–
n76)有利于光的全反射。
48.根据一些实施例，在形成滤色器82a、82b和82c之后，可以执行平 坦化工艺以进一步平坦化栅格结构76’和滤色器82a、82b和82c的顶面。 因此，栅格结构76’和滤色器82a、82b和82c的顶面共面。根据一些实 施例，沉积可以由氧化硅等材料形成的介电层84，并且该介电层84与栅 格结构76’与滤色器82a、82b和82c一起被平坦化。介电层84可以在 平坦化后去除，或者可以留在最终的图像传感器芯片中。根据可选的实施 例，执行平坦化而不形成介电层84。因此，介电层84被示出为虚线以指 示其可以形成或可以不形成。
49.在后续工艺中，如图13所示，然后形成诸如微透镜86等附加元件。 相应的工艺被示出为图18所示的工艺流程中的工艺222。图像传感器26 中的每一个均对准于微透镜86中的一个。因此形成图像传感器芯片22(以 及对应的晶圆20)。可以有例如通过沉积共形氧化硅形成在微透镜86上 的保护层88。相应的工艺被示出为图18所示的工艺流程中的工艺224。在 后续工艺中，将图像传感器晶圆20和晶圆120切割成封装件90，每个均 包括图像传
感器芯片22中的一个和器件芯片122中的一个。
50.形成栅格结构76’具有减少分层的优势。如果栅格结构76’由具有与 滤色器截然不同的属性(诸如热膨胀系数)的金属或其他介电材料形成， 则可以在滤色器82与栅格结构76’之间产生分层。由于根据本发明实施 例的栅格结构76’和滤色器由具有相似属性的相似材料形成，因此分层减 少。此外，栅格结构76’可以充当用于减少和防止用于不同像素的光信号 的串扰的有效栅格。例如，根据斯奈尔定律，等式(sinθc＝(n76/(n82)
×ꢀ
sin90)确定最小入射角θc，在此入射角度下仍然可以发生光92的全反射。 通过使滤光片82的折射率值n82高于栅格结构76的折射率值n76，具有 等于或大于入射角θc的入射角的所有光92将具有全反射，并且因此栅格 结构76’可以减少串扰。根据一些实施例，栅格结构76’和下面的栅格结 构68、dti栅格结构56以及sti栅格结构32一起形成防串扰结构。
51.图14示了根据可选的实施例的出封装结构90。由于栅格结构76’的 形成，可以省略下面的栅格结构中的一些。例如，图14示出根据一些实施 例的封装结构90，其中，未形成图13所示的栅格结构68。此外，根据本 发明的不同实施例，dti栅格结构56被示出为虚线以指示其可以形成或不 形成。
52.根据一些实施例，如图13和图14所示，栅格结构76’竖直对准于栅 格结构68、dti栅格结构56和sti栅格结构32。根据其他实施例，栅格 结构76’从如图15所示的栅格结构68、dti栅格结构56和sti栅格结构 32处竖直偏移。虽然图15未示出，但dti栅格结构56可以从上面的栅格 结构68稍微向左偏移，和/或sti栅格结构32可以从上面的dti栅格结构 56稍微向左偏移。这些实施例可用于感测更可能从一个方向而不是所有方 向投射到bsi芯片22上的光。例如，光可以从右上方向向左下方向投射。 根据一些实施例，栅格结构76’的栅格线的中心以可以大于约并且 可以介于约与约之间的范围内的偏移距离d1从下面的栅格结 构68和/或dti栅格结构56以及sti栅格结构32的对应的栅格线的中心 处偏移。
53.图16示了根据一些实施例的滤色器82、栅格结构76’、金属栅格结 构68、dti栅格结构56以及sti栅格结构32的平面图。栅格结构76’、 56、和32中的每一个均可以包括在x方向上延伸的第一多个带以及在y 方向上延伸且接合第一多个带的第二多个带。滤色器82形成在栅格结构 76’的栅格开口中，并因此被栅格结构76’环绕。栅格结构68、56和32 可以形成在栅格结构76’的下面且被栅格结构76’覆盖。
54.本发明的实施例具有一些有利特征。由于聚合物栅格结构具有与滤色 器相似的属性，因此减少或消除了聚合物栅格结构与滤色器之间的分层。 此外，聚合物栅格结构具有低于滤色器的折射率值。因此，可以发生全反 射，从而使聚合物栅格结构成为有效光反射栅格。
55.根据本发明的一些实施例，一种方法包括在半导体衬底中形成图像传 感器，从半导体衬底的背面减薄半导体衬底，在半导体衬底的背面上形成 介电层，在半导体衬底的背面上形成聚合物栅格；其中，聚合物栅格具有 第一折射率值；在聚合物栅格中形成滤色器，其中，滤色器具有高于第一 折射率值的第二折射率值，以及在滤色器上形成微透镜。在实施例中，形 成聚合物栅格包括：分配聚合物层；以及对所述聚合物层进行图案化所述 聚合物层以形成所述聚合物栅格。在实施例中，该方法还包括：在形成聚 合物栅格前，在半导体衬底的背面上形成金属栅格，其中，聚合物栅格竖 直对准于所述金属栅格。在实施例中，该
方法还包括：形成从半导体衬底 的背面延伸进入半导体衬底的背面高吸附区，其中，聚合物栅格的栅格开 口对准于背面高吸附区。在实施例中，该方法还包括：形成从半导体衬底 的背面延伸进入半导体衬底的深槽隔离栅格，其中，深槽隔离栅格对准于 聚合物栅格。在实施例中，第二折射率值以大于约0.5的差值大于第一折 射率值。在实施例中，在形成滤色器之前形成聚合物栅格，并且将滤色器 填入聚合物栅格的栅格开口。
56.根据本发明的一些实施例，一种器件包括：包括半导体衬底的bsi图 像传感器芯片；半导体衬底中的图像传感器；半导体衬底上方的聚合物栅 格，其中，聚合物栅格在半导体衬底的背面上；以及填入聚合物栅格的栅 格开口的滤色器。在实施例中，聚合物栅格具有第一折射率值，并且，滤 色器具有高于第一折射率值的第二折射率值。在实施例中，第二折射率值 与第一折射率值之间的差值大于约0.5。在实施例中，滤色器的第一侧壁接 触聚合物栅格的第二侧壁以形成竖直界面。在实施例中，聚合物栅格的顶 面与滤色器的顶面共面。在实施例中，器件还包括在半导体衬底上方的金 属栅格和下面的聚合物栅格，其中，金属栅格竖直对准于聚合物栅格。在 实施例中，器件还包括在半导体衬底上方的金属栅格和下面的聚合物栅格， 其中，聚合物栅格从聚合物栅格水平偏移。在实施例中，器件还包括半导 体衬底中的深槽隔离栅格，其中，深槽隔离栅格竖直对准于聚合物栅格。 在实施例中，该器件还包括：金属栅格，在所述半导体衬底上方并且在所 述聚合物栅格下面，其中，所述聚合物栅格从所述聚合物栅格处水平偏移。 在实施例中，该器件还包括：深槽隔离栅格，位于所述半导体衬底中，其 中，所述深槽隔离栅格竖直对准于所述聚合物栅格。
57.根据本发明的一些实施例，一种器件包括：半导体衬底；在半导体衬 底中的图像传感器；半导体衬底中的深槽隔离栅格；半导体衬底上方的金 属栅格；金属栅格上方的聚合物栅格，其中，聚合物栅格的第一栅格线、 金属栅格的第二栅格线和深槽隔离栅格的第三栅格线竖直对准，并且其中， 图像传感器竖直对准于聚合物栅格、金属栅格和深槽隔离栅格的栅格开口； 在所还述聚合物栅格的所述栅格开口的滤色器，其中，所述聚合物栅格的 第一折射率值小于所述滤色器的第二折射率值；以及在所述滤色器上方的 微透镜。在实施例中，第二折射率值与第一折射率值之间的差值大于约0.5。 在实施例中，器件还包括填充金属栅格的介电层，其中，介电层的一部分 延伸高于金属栅格。在实施例中，聚合物栅格包括树脂。
58.上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解 本发明的各方面。本领域技术人员应该理解，它们可以容易地使用本发明 作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实 现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同 构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的 情况下，本文中它们可以做出多种变化、替换以及改变。