包括电容器的半导体封装件的制作方法

1.本专利文档涉及半导体封装件，并且更具体地，涉及包括电容器的半导体封装件。


背景技术：

2.近来，对半导体装置的高速操作和大容量数据处理的需求已经增加。为此，需要增加同时向半导体装置发送的信号数量或信号传输速度。
3.然而，存在的问题在于随着半导体装置以高速操作以及同时发送的信号数量增加，电源/接地噪声增加。因此，当前使用一种向电力传输路径添加用于稳定电源/接地供电的电容器(即，去耦电容器)的方法。


技术实现要素：

4.在实施方式中，一种半导体封装件可以包括：基板；子半导体封装件，其设置于基板上方，子半导体封装件包括：子半导体芯片，其上表面上具有芯片焊盘；模塑层，其围绕子半导体芯片的侧表面；以及重分布层，其形成在子半导体芯片和模塑层上方，重分布层包括重分布导电层，重分布导电层连接至子半导体芯片的芯片焊盘并延伸到模塑层的边缘，同时在其端部具有重分布焊盘；第一子封装件互连器，其连接至重分布焊盘，以电连接子半导体芯片和基板；电容器，其形成在模塑层中并且包括第一电极、第二电极以及在第一电极和第二电极之间的主体部分，第一电极和第二电极具有分别连接至重分布导电层的上表面；以及至少一个主半导体芯片，其形成在子半导体封装件上方并电连接至基板。
附图说明
5.图1是例示根据本公开的实施方式的半导体封装件的平面图。
6.图2是例示图1所示的省略了第一芯片层叠物、第二芯片层叠物以及与第一芯片层叠物和第二芯片层叠物连接的互连器的半导体封装件的一部分的平面图。
7.图3是例示图1所示的半导体封装件的截面图。
8.图4是例示图1的子半导体封装件的平面图。
9.图5是沿着图4的线a2-a2
′
截取的截面图。
10.图6是沿着图4的线a3-a3
′
截取的截面图。
11.图7a是用于说明根据本公开的实施方式的半导体封装件的效果的示例的图。
12.图7b是用于说明根据比较例的半导体封装件的效果的图。
13.图8是例示根据本公开的另一实施方式的半导体封装件的截面图。
14.图9是例示图8的子半导体封装件的平面图。
15.图10是沿着图9的线a4-a4
′
截取的截面图。
16.图11是沿着图9的线a5-a5
′
截取的截面图。
17.图12a是用于说明根据本公开的另一实施方式的半导体封装件的效果的示例的图。
18.图12b是用于说明根据比较例的半导体封装件的效果的图。
19.图13是例示根据本公开的另一实施方式的半导体封装件的截面图。
20.图14是例示根据本公开的另一实施方式的半导体封装件中的子半导体封装件的平面图。
21.图15是沿着图14的线a6-a6
′
截取的截面图。
22.图16是沿着图14的线a7-a7
′
截取的截面图。
23.图17a是用于说明根据本公开的另一实施方式的半导体封装件的效果的示例的图。
24.图17b是用于说明比较例的半导体封装件的效果的图。
25.图18示出了例示电子系统的框图，该电子系统采用包括根据实施方式的半导体封装件的存储卡。
26.图19示出了例示包括根据实施方式的半导体封装件的另一电子系统的框图。
具体实施方式
27.在下文中，将参照附图详细描述本公开的各种实施方式。
28.附图不一定按比例绘制。在一些情况下，附图中的至少一些结构的比例可能已经被夸大，以便清楚地例示所描述的实施方式的一些特征。在具有多层结构的两个或更多个层的附图或描述中呈现特定示例时，所示的这样的层的相对位置关系或这些层的布置顺序反映了所描述或例示的示例的特定实现，并且这些层的不同相对位置关系或布置顺序可以是可能的。另外，多层结构的所描述或例示的示例可能没有反映存在于特定多层结构中的所有层(例如，在两个示出层之间可以存在一个或更多个附加层)。作为特定示例，当所描述或所例示的多层结构中的第一层称为在第二层“上”或“上方”或在基板“上”或“上方”时，第一层可以直接形成在第二层或基板上，但是也可以表示在第一层与第二层或基板之间可以存在一个或更多个其它中间层的结构。
29.图1是例示根据本公开的实施方式的半导体封装件的平面图。图2是例示图1所示的省略了第一芯片层叠物、第二芯片层叠物以及与第一芯片层叠物和第二芯片层叠物连接的互连器的半导体封装件的一部分的平面图。图3是例示图1的半导体封装件的截面图。图1和图2分别是半导体封装件及其一部分的顶面图。图3例示了沿着图1和图2的线a1-a1
′
截取的截面。图4是例示图1的子半导体封装件的平面图，图5是沿着图4的线a2-a2
′
截取的截面图，并且图6是沿着图4的线a3-a3
′
截取的截面图。
30.首先，参照图1至图3，根据本公开的实施方式的半导体封装件可以包括基板100、设置在基板100上方的子半导体封装件110、以及设置在子半导体封装件110上方的第一芯片层叠物120和第二芯片层叠物130。
31.基板100可以是用于半导体封装件的诸如印刷电路板(pcb)之类的基板，其具有电路和/或布线结构以传送电信号。
32.基板100可以具有上表面和位于与上表面相对的下表面。子半导体封装件110、第一芯片层叠物120和第二芯片层叠物130可以设置在基板100的上表面上方。用于将半导体封装件与外部连接的外部连接端子140可以设置在基板100的下表面上方。作为参考，以下要描述的上表面和下表面是指示组件的各个表面的相对位置的表述，并非指示绝对位置。
例如，在与图示不同，将半导体封装件上下倒置的情况下，上面设置有子半导体封装件110以及第一芯片层叠物120和第二芯片层叠物130的表面可以是基板100的下表面，并且上面设置有外部连接端子140的表面可以是基板100的上表面。
33.基板100可以包括上表面基板焊盘102和下表面基板焊盘104。上表面基板焊盘102可以设置在基板100的上表面上，以将子半导体封装件110、第一芯片层叠物120和第二芯片层叠物130与基板100电连接。下表面基板焊盘104可以设置在基板100的下表面上，以将外部连接端子140与基板100电连接。作为参考，基板焊盘可以意味着暴露在基板100的表面上以将基板100与其它组件电连接的导电元件或端子。作为示例，上表面基板焊盘102可以是用于布线接合的接合指，并且下表面基板焊盘104可以是用于与焊球接合的球座(ball land)。上表面基板焊盘102和下表面基板焊盘104可以与基板100内部的电路和/或布线结构连接。
34.上表面基板焊盘102可以设置在基板100的与子半导体封装件110不交叠的两个侧边缘。例如，上表面基板焊盘102可以设置于基板100在第一方向上的两个侧边缘。作为参考，在第一方向上的两侧中的第一侧可以对应于图1和图2的上侧，以及图3的左侧。此外，在第一方向上的两侧中的第二侧可以对应于图1和图2的下侧，以及图3的右侧。在本实施方式中，上表面基板焊盘102可以在与第一方向交叉的第二方向上在基板100的两侧边缘中的每侧处布置成一排。然而，本实施方式不限于此。上表面基板焊盘102的数量、布置等可以在基板100的两侧边缘中的每侧处以各种方式变型。
35.子半导体封装件110可以比基板100的上表面具有更小的平面面积。子半导体封装件110可以被设置为至少暴露出基板100的在第一方向上的两侧边缘和/或上表面基板焊盘102。作为示例，子半导体封装件110可以设置在基板100的中央区域。子半导体封装件110可以通过诸如管芯附接膜(daf)之类的绝缘粘合材料(未示出)附接至基板100的上表面。
36.子半导体封装件110可以包括子半导体芯片114、围绕子半导体芯片114的下表面和侧表面的子模塑层116、以及形成在子半导体芯片114和子模塑层116的上表面上方的重分布结构118。
37.子半导体芯片114可以是执行第一主半导体芯片124和/或第二主半导体芯片134的操作所需的各种功能的半导体芯片。作为示例，在第一主半导体芯片124和第二主半导体芯片124中的每个包括诸如nand闪存之类的非易失性存储器的情况下，子半导体芯片114可以包括用于控制第一主半导体芯片124和第二主半导体芯片134的控制器。然而，本实施方式不限于此，并且子半导体芯片114可以包括诸如动态随机存取存储器(dram)和静态ram(sram)之类的易失性存储器，诸如nand闪存、电阻ram(rram)、相变ram(pram)、磁阻ram(mram)和铁电ram(fram)之类的非易失性存储器，或其它各种有源元件或无源元件。
38.子半导体芯片114可以具有面对基板100的上表面的下表面、位于与其下表面相对的上表面、以及连接其上表面和下表面的侧表面。在本实施方式中，子半导体芯片114可以具有四个侧表面。四个侧表面可以分别位于在第一方向上的两侧和在第二方向上的两侧。作为参考，在第二方向上的两侧中的第一侧可以对应于图1和图2的右侧，而在第二方向上的两侧中的第二侧可以对应于图1和图2的左侧。
39.子半导体芯片114可以位于子半导体封装件110的中央区域。这是为了使稍后将描述的重分布导电层118b的长度彼此尽可能相似。
40.子芯片焊盘115可以设置在子半导体芯片114的上表面上。子半导体芯片114可以具有相对小的平面面积，而子芯片焊盘115的数量可以相对大。作为示例，可以假设子半导体芯片114是存储器控制器并且第一主半导体芯片124和第二主半导体芯片134是存储器的情况。在这种情况下，虽然子半导体芯片114的尺寸随着技术的发展而减小，但是可能需要与大量输入/输出信号相对应的大量子芯片焊盘115，以便将相应的第一芯片层叠物120和第二芯片层叠物130通过独立通道与子半导体芯片114连接。由于此事实，子芯片焊盘115可以沿着子半导体芯片114的整个边缘布置。也就是说，子芯片焊盘115可以沿着子半导体芯片114在第一方向上的第一侧边缘和第二侧边缘布置，并且沿着子半导体芯片114在第二方向上的第一侧边缘和第二侧边缘布置。
41.子模塑层116可以具有与子半导体芯片114的上表面基本相同高度的上表面，同时围绕子半导体芯片114的侧表面。因此，子模塑层116可以暴露出子芯片焊盘115和子半导体芯片114的上表面。在本实施方式中，子模塑层116可以覆盖子半导体芯片114的下表面。然而，本实施方式不限于此。在另一实施方式中，子模塑层116可以具有与子半导体芯片114的下表面具有基本相同高度的下表面。子模塑层116可以包括诸如环氧模塑料(emc)之类的各种模塑材料。
42.重分布结构118可以在与子芯片焊盘115电连接的同时延伸到子模塑层116的上表面上。换句话说，根据本实施方式的子半导体封装件110可以是扇出封装件。
43.详细地，重分布结构118可以包括第一重分布绝缘层118a、重分布导电层118b和第二重分布绝缘层118c。第一重分布绝缘层118a可以形成在子半导体芯片114和子模塑层116的上表面上方。第一重分布绝缘层118a可以具有暴露出子芯片焊盘115的开口。重分布导电层118b可以形成在第一重分布绝缘层118a上方。重分布导电层118b可以通过第一重分布绝缘层118a的开口与子芯片焊盘115电连接。第二重分布绝缘层118c可以覆盖第一重分布绝缘层118a和重分布导电层118b。第二重分布绝缘层118c可以具有暴露出重分布导电层118b的端部的开口。第一重分布绝缘层118a和第二重分布绝缘层118c可以包括诸如氧化物、氮化物或氮氧化物之类的绝缘材料。另选地，第一重分布绝缘层118a和第二重分布绝缘层118c可以包括诸如环氧树脂、聚酰亚胺、聚苯并恶唑(pbo)、苯并环丁烯(bcb)、硅酮或丙烯酸酯之类的树脂材料。重分布导电层118b可以包括诸如金、铜或铜合金之类的金属材料。
44.具体地，重分布导电层118b的通过第二重分布绝缘层118c的开口暴露出的部分在下文中将称为重分布焊盘118bp。重分布导电层118b可以从子芯片焊盘115延伸，并且每个重分布导电层118b可以具有宽度相对小的线状部分和宽度相对大并位于线状部分的端部的板状端部。第二重分布绝缘层118c的开口可以暴露出重分布导电层118b的板状端部，并且可以在与板状端部交叠的同时具有小于或等于板状端部的平面面积的平面面积。在图1和图2的顶面图中，为了便于说明，未例示重分布结构118的第一重分布绝缘层118a和第二重分布绝缘层118c。与上表面基板焊盘102的布置相似，重分布焊盘118bp可以设置在子模塑层116在第一方向上的第一侧边缘和第二侧边缘。此外，重分布焊盘118bp可以在子模塑层116的第一侧边缘和第二侧边缘中的每个处在第二方向上布置成一排。然而，本公开不限于此，并且在子模塑层116的第一侧边缘和第二侧边缘中的每个处，重分布焊盘118bp的数量、布置等可以以各种方式变型。
45.根据重分布焊盘118bp的布置，重分布导电层118b可以从设置于子半导体芯片114
在第一方向和第二方向上的第一侧边缘的子芯片焊盘115延伸到在第一方向上设置于子模塑层116的第一侧边缘处的重分布焊盘118bp。此外，重分布导电层118b可以从设置于子半导体芯片114在第一方向和第二方向上的第二侧边缘处的子芯片焊盘115延伸到在第一方向上设置于子模塑层116的第二侧边缘处的重分布焊盘118bp。从子半导体芯片114在第二方向上的两侧边缘延伸的重分布导电层118b可以具有朝向重分布焊盘118bp的弯曲形状。此外，从子半导体芯片114在第一方向上的两侧边缘延伸的重分布导电层118b可以不需要弯曲，这是因为这些重分布导电层118b面对重分布焊盘118bp。然而，为了具有与从子半导体芯片114在第二方向上的两侧边缘延伸的重分布导电层118b的长度相似的长度，从子半导体芯片114在第一方向上的两侧边缘延伸的重分布导电层118b也可以具有弯曲的形状。结果，重分布导电层118b可以具有以子半导体芯片114为中心的类似于龙卷风的形状，例如，螺旋形状。通过这种连接方案，可以减小重分布导电层118b在长度上的变化。
46.子封装件互连器117可以连接重分布焊盘118bp和上表面基板焊盘102。通过这个事实，子半导体芯片114和基板100可以电连接。子封装件互连器117可以是接合布线，接合布线具有与上表面基板焊盘102连接的第一端以及与重分布焊盘118bp连接的第二端。然而，本实施方式不限于此，并且各种类型的电互连器可以用作子封装件互连器117。
47.第一芯片层叠物120可以包括多个第一主半导体芯片124。第一主半导体芯片124可以形成在子半导体封装件110上方，并且可以相对于基板100的上表面在垂直方向上层叠。虽然本实施方式例示了第一芯片层叠物120包括四个第一主半导体芯片124的情况，但是本公开不限于此，并且第一芯片层叠物120中所包括的第一主半导体芯片124的数量可以以各种方式变型为一个或更多个第一主半导体芯片124。
48.每个第一主半导体芯片124可以包括如上所述的nand闪存。然而，本公开不限于此，并且每个第一主半导体芯片124可以包括诸如动态随机存取存储器(dram)和静态ram(sram)之类的易失性存储器，或诸如电阻ram(rram)、相变ram(pram)、磁阻ram(mram)和铁电ram(fram)之类的非易失性存储器。
49.第一主半导体芯片124可以在朝向在第一方向上的第二侧的方向上(例如，在朝向图1中的下侧和图3中的右侧的方向上)以预定偏移层叠。通过这个事实，可以形成当整体上观看时具有阶梯形状的第一芯片层叠物120。第一主半导体芯片124的偏移层叠方向可以称为第一偏移方向。根据这样的偏移层叠，除了第一主半导体芯片124当中的最上的第一主半导体芯片124之外，每个其余第一主半导体芯片124的上表面的第一侧边缘可以被暴露出来，而不被紧接着置于其上的第一主半导体芯片124覆盖。例如，图1中的每个其余第一主半导体芯片124的上表面的上侧和图3中每个其余第一主半导体芯片124的上表面的左侧可以暴露出来。最上的第一主半导体芯片124的上表面的第一侧边缘可以暴露出来，而不被将在稍后描述的第二芯片层叠物130的最下的第二主半导体芯片134覆盖。第一芯片焊盘125可以设置在第一主半导体芯片124的这样的暴露部分上。多个第一芯片焊盘125可以在第二方向上在每个第一主半导体芯片124的上表面的第一侧边缘处布置成一排。然而，本公开不限于此，并且每个第一主半导体芯片124的上表面的第一侧边缘处的第一芯片焊盘125的数量和布置可以进行各种变型。作为参考，因为在图1的顶面图中未例示出第一芯片层叠物120中被第二芯片层叠物130所隐藏的部分，所以例示了第一芯片层叠物120的一部分，例如，最下的第一主半导体芯片124的第一侧边缘部分。
50.每个第一主半导体芯片124可以通过第一粘合层122附接到子半导体封装件110或紧接着置于其下方的第一主半导体芯片124。第一粘合层122可以形成在每个第一主半导体芯片124的下表面上，以具有与下表面交叠的形状。
51.第一芯片层叠物120或第一主半导体芯片124可以比子半导体封装件110具有更小的平面面积，并且可以比子半导体芯片114具有更大的平面面积。第一芯片层叠物120可以设置为至少暴露出设置于子半导体封装件110在第一方向上的两侧边缘处的重分布焊盘118bp。
52.第一互连器127可以将在垂直方向上相邻的第一芯片焊盘125彼此连接，并且可以将最下的第一主半导体芯片124的第一芯片焊盘125与设置于基板100在第一方向上的第一侧边缘处的上表面基板焊盘102电连接。通过这个事实，第一主半导体芯片124可以彼此电连接，并且第一芯片层叠物120可以与基板100电连接。第一互连器127可以是接合布线。然而，本实施方式不限于此，并且各种类型的电互连器可以用作第一互连器127。
53.第二芯片层叠物130可以包括多个第二主半导体芯片134。第二主半导体芯片134可以形成在第一芯片层叠物120上方，并且可以在垂直方向上层叠。虽然本实施方式例示了第二芯片层叠物130包括四个第二主半导体芯片134的情况，但是本公开不限于此，并且第二芯片层叠物130中所包括的第二主半导体芯片134的数量可以以各种方式变型为一个或更多个第二主半导体芯片134。此外，虽然在本实施方式中，第二芯片层叠物130中包括的第二主半导体芯片134的数量与第一芯片层叠物120中包括的第一主半导体芯片124的数量相同，但是应当注意，这些数量可以彼此不同。
54.每个第二主半导体芯片134可以包括如上所述的nand闪存。然而，本公开不限于此，并且每个第二主半导体芯片134可以包括诸如动态随机存取存储器(dram)和静态ram(sram)之类的易失性存储器，或者诸如电阻ram(rram)、相变ram(pram)、磁阻ram(mram)和铁电ram(fram)之类的非易失性存储器。在本实施方式中，第二主半导体芯片134是与第一主半导体芯片124相同的半导体芯片。然而，在另一实施方式中，第二主半导体芯片134可以是与第一主半导体芯片124不同的半导体芯片。
55.第二主半导体芯片134可以在朝向在第一方向上的第一侧的方向上(例如，在朝向在图1中的上侧和图3中左侧的方向上)以预定偏移层叠。通过这个事实，可以形成当整体上观看时具有阶梯形状的第二芯片层叠物130。第二主半导体芯片134的偏移层叠方向可以称为第二偏移方向。第二偏移方向可以与第一偏移方向相反。根据这种偏移层叠，除了第二主半导体芯片134当中的最上的第二主半导体芯片134之外，每个其余第二主半导体芯片134的上表面的第二侧可以暴露出来，而不被紧接着置于其上的第二主半导体芯片134覆盖。例如，图1中的每个其余第二主半导体芯片134的上表面的下侧边缘和图3中每个其余第二主半导体芯片134的上表面的右侧边缘可以暴露出来。最上的第二主半导体芯片134可以处于其整个上表面暴露出来的状态。第二芯片焊盘135可以设置在除最上的第二主半导体芯片134之外的其余第二主半导体芯片134的暴露部分上，并且最上的第二主半导体芯片134的第二芯片焊盘135也可以设置在与其余第二主半导体芯片134的第二芯片焊盘135相同的位置。多个第二芯片焊盘135可以在第二方向上在每个第二主半导体芯片134的上表面的第二侧边缘处布置成一排。然而，本公开不限于此，并且在每个第二主半导体芯片134的上表面的第二侧边缘处的第二芯片焊盘135的数量和布置可以以各种方式变型。
56.在第二主半导体芯片134是与第一主半导体芯片124相同的半导体芯片的情况下，每个第二主半导体芯片134可以对应于其中每个第一主半导体芯片124绕在垂直方向上延伸的轴旋转180度的状态。
57.每个第二主半导体芯片134可以通过第二粘合层132附接到紧接着置于其下方的第二主半导体芯片134或第一芯片层叠物120的最上的第一主半导体芯片124。第二粘合层132可以形成在每个第二主半导体芯片134的下表面上，以具有与下表面交叠的形状。
58.第二芯片层叠物130或第二主半导体芯片134可以比子半导体封装件110具有更小的平面面积，并且可以比子半导体芯片114具有更大的平面面积。第二芯片层叠物130可以设置为至少暴露出子半导体封装件110在第一方向上的两个侧边缘。也就是说，第二芯片层叠物130可以设置为暴露出重分布焊盘118bp。
59.第二互连器137可以将在垂直方向上相邻的第二芯片焊盘135彼此连接，并且可以将最下的第二主半导体芯片134的第二芯片焊盘135与设置在基板100在第一方向上的第二侧边缘处的上表面基板焊盘102电连接。通过这样事实，第二主半导体芯片134可以彼此电连接，并且第二芯片层叠物130可以与基板100电连接。第二互连器137可以是接合布线。然而，本实施方式不限于此，并且各种类型的电互连器可以用作第二互连器137。
60.在图1和图2的顶面图中，为了便于区分，用实线和虚线例示了子封装件互连器117、第一互连器127和第二互连器137。然而，应注意，当然，这样的实线和虚线并不反映互连器117、127和137的实际形状。
61.子半导体封装件110、第一芯片层叠物120和第二芯片层叠物130可以被形成在基板100上方的模塑层150覆盖。模塑层150可以包括诸如emc之类的各种模塑材料。
62.上述外部连接端子140可以包括焊球。然而，本公开不限于此，并且诸如凸块之类的各种导电端子可以用作外部连接端子140。
63.在上述半导体封装件中，第一芯片层叠物120可以被识别为单个半导体芯片，同时通过第一互连器127与基板100的上表面基板焊盘102连接。此外，第二芯片层叠物130可以被识别为与第一芯片层叠物120不同的另一单个半导体芯片，同时通过第二互连器137与基板100的上表面基板焊盘102连接。子半导体芯片114可以通过重分布结构118和子封装件互连器117与基板100的上表面基板焊盘102连接。
64.此外，在上述半导体封装件中，子封装件互连器117可以单独连接至上表面基板焊盘102，第一互连器127可以单独连接至上表面基板焊盘102，第二互连器137可以单独连接至上表面基板焊盘102，子封装件互连器117和第一互连器127可以共同连接至上表面基板焊盘102，或者子封装件互连器117和第二互连器137可以共同地连接至上表面基板焊盘102。单独连接至子封装件互连器117的上表面基板焊盘102可以用作子半导体芯片114的电源电压供应焊盘或信号传输焊盘。单独连接至第一互连器127的上表面基板焊盘102可以用作第一芯片层叠物120的电源电压供应焊盘或信号传输焊盘。单独连接至第二互连器137的上表面基板焊盘102可以用作第二芯片层叠物130的电源电压供应焊盘或信号传输焊盘。共同连接至子封装件互连器117和第一互连器127的上表面基板焊盘102、和/或共同连接至子封装件互连器117和第二互连器137的上表面基板焊盘102可以用作接地电压供应焊盘。这可以意味着从基板100向子半导体芯片114、第一芯片层叠物120和第二芯片层叠物130中的每个供电或传输信号。
65.具体地，可以通过重分布导电层118b来执行向子半导体芯片114供电或传输信号。然而，因为大量的重分布导电层118b设置在有限空间中，所以可能会减小重分布导电层118b的间距和/或线宽。在这种情况下，重分布导电层118b的阻抗可能增加，并且因此可能引起中断供电的问题。为了解决该问题，如图2的平面图所示，子半导体封装件110可以还包括连接至重分布导电层118b的电容器(参见虚线方形)。下面将参照图4至图6更详细地描述电容器。
66.参照图4至图6，子半导体芯片114的上表面上的子芯片焊盘115可以包括信号子芯片焊盘115-s、接地子芯片焊盘115-g和电源子芯片焊盘115-p。重分布导电层118b可以包括连接至信号子芯片焊盘115-s的信号重分布导电层118b-s、连接至接地子芯片焊盘115-g的接地重分布导电层118b-g、和连接至电源子芯片焊盘115-p的电源重分布导电层118b-p。信号重分布焊盘118bp-s可以设置在信号重分布导电层118b-s的端部，接地重分布焊盘118bp-g可以设置在接地重分布导电层118b-g的端部，并且电源重分布焊盘118bp-p可以设置在电源重分布导电层118b-p的端部。子半导体芯片114可以通过信号重分布导电层118b-s从基板(参见图1至图3中的100)接收信号。此外，可以通过接地重分布导电层118b-g从基板(参见图1至图3中的100)为子半导体芯片114提供接地电压。此外，可以通过电源重分布导电层118b-p从基板(参见图1至图3中的100)为子半导体芯片114提供电源电压。也就是说，接地重分布导电层118b-g和电源重分布导电层118b-p可以对应于从基板100到子半导体芯片114的供电路径。
67.包括第一电极162、第二电极164以及其间的主体部分166的电容器160可以设置在子模塑层116中。主体部分166可以具有各种结构，只要它可以根据施加到第一电极162和第二电极164的电压存储电荷即可。作为示例，电容器160可以是mlcc(多层陶瓷电容器)。在这种情况下，主体部分166可以具有其中多层陶瓷介电层和多层内部电极交替层叠的结构。
68.电容器160可以与子半导体芯片114一起嵌入子模塑层116中。也就是说，电容器160的侧表面和下表面可以被子模塑层116围绕。另一方面，电容器160的上表面(具体而言，第一电极162和第二电极164的上表面)可以通过位于与子模塑层116的上表面基本相同的高度而暴露出来。第一电极162的上表面可以连接至接地重分布导电层118b-g，并且第二电极164的上表面可以连接至电源重分布导电层118b-p。更具体地，接地重分布导电层118b-g和电源重分布导电层118b-p可以通过第一重分布绝缘层118a的开口分别连接至第一电极162的上表面和第二电极164的上表面。另一方面，主体部分166可以与重分布导电层118b绝缘。为此，在第一重分布绝缘层118a中与主体部分166相对应的部分中可以不存在开口。作为参考，为了便于描述，电容器160的第一电极162由非阴影矩形表示，并且电容器160的第二电极164由带阴影的矩形表示。然而，阴影仅用于区分第一电极162和第二电极164。另外，第一电极162和第二电极164的平面形状也可以以各种方式变型。
69.如上所述，重分布导电层118b也可以通过第一重分布绝缘层118a的开口连接至子芯片焊盘115。因此，第一电极162的上表面和第二电极164的上表面可以位于与子芯片焊盘115的上表面基本相同的高度。主体部分166的上表面可以位于比第一电极162和/或第二电极164的上表面更低的水平，如图所示。在这种情况下，第一重分布绝缘层118a和子模塑层116可以介于主体部分166和重分布导电层118b之间。然而，在另一实施方式中，主体部分166的上表面可以位于与第一电极162和/或第二电极164的上表面基本相同的高度。
70.电容器160可以连接至向子半导体芯片114供应电源电压和接地电压的子芯片焊盘115，并且可以起到防止在子半导体芯片114的操作期间发生电力短缺的作用。当电容器160与子半导体芯片114相邻设置时，可以缩短供电路径以更有效地执行该功能。在本实施方式中，电容器160可以布置成比重分布焊盘118bp更靠近子芯片焊盘115。
71.在本实施方式中，四个电容器160可以分别设置为面对子半导体芯片114的四个侧表面。然而，本公开不限于此，并且电容器160的数量和位置可以以各种方式修改。
72.此外，一个或更多个信号重分布导电层118b-s可以设置在接地重分布导电层118b-g与电源重分布导电层118b-p之间。接地重分布导电层118b-g和电源重分布导电层118b-p可以用于屏蔽在它们之间的信号重分布导电层118b-s。因此，可以抑制设置于接地重分布导电层118b-g与电源重分布导电层118b-p之间的信号重分布导电层118b-s与另一信号重分布导电层118b-s之间的干扰。作为参考，在这种情况下，主体部分166可以与设置在接地重分布导电层118b-g和电源重分布导电层118b-p之间的一个或更多个信号重分布导电层118b-s交叠。
73.根据上述半导体封装件，可以实现以下效果。
74.首先，由于子芯片焊盘115沿着子半导体芯片114的整个边缘设置，所以与子半导体芯片114的尺寸相比，可以设置相对大量的子芯片焊盘115。另外，通过使用扇出技术重分布子芯片焊盘115，可以容易地实现子芯片焊盘115与主半导体芯片124和134的芯片焊盘125和135之间的连接。例如，如果接合布线直接连接至子半导体芯片114，则子芯片焊盘115的设置可能由于诸如布线毛细管的尺寸和移动半径的物理限制而受到限制。另一方面，如在本实施方式中，如果通过扇出技术使用重分布焊盘118bp来重分布子芯片焊盘115，则设计可以不受这种限制的影响。
75.此外，因为通过使用扇出技术将比第一主半导体芯片124大的子半导体封装件110设置在第一芯片层叠物120下方，因此可以稳定地形成第一芯片层叠物120。在第一芯片层叠物120形成在子半导体芯片114上的结构中，如果子半导体芯片114小于第一主半导体芯片124，则可能引起第一芯片层叠物120倾斜的问题。通过使用扇出技术实质上增加子半导体芯片114的面积，可以不引起这样的问题。
76.此外，通过调整连接子芯片焊盘115和重分布焊盘118bp的重分布导电层118b的形状和/或布置，使得重分布导电层118b具有相似的长度，可以确保半导体封装件的操作特性。例如，当存在从第一芯片层叠物120连接至基板100的第一通道和从第二芯片层叠物130连接至基板100的第二通道时，第一通道的路径和第二通道的路径可以具有相似的长度。因此，可以最大程度地防止信号(例如，数据)的传送速率变得逐通道而不同。
77.此外，通过在子模塑层116中与子半导体芯片114相邻地布置电容器160，即使重分布导电层118b的间距和/或线宽减小，也可以辅助向子半导体芯片114供电。
78.此外，通过将一个或更多个信号重分布导电层118b-s置于接地重分布导电层118b-g与电源重分布导电层118b-p之间，可以抑制信号重分布导电层118b-s之间的干扰。
79.此外，与在子半导体封装件110周围布置电容器的情况相比，当如本实施方式中那样将电容器160设置为连接至子半导体封装件110中的重分布导电层118b时，可以缩短通过电容器160的交流路径。因此，可以进一步减小供电路径的阻抗。这将参照图7a和图7b进一步描述。
80.图7a是用于说明根据本公开的实施方式的半导体封装件的效果的示例的图，并且图7b是用于说明根据比较例的半导体封装件的效果的图。图7b例示了与本实施方式不同的情况，其中电容器160
′
单独地设置在子半导体封装件110周围。
81.参照图7a，因为电容器160连接至接地重分布导电层118b-g和电源重分布导电层118b-p中的每个的某一点，所以可以形成穿过电源重分布导电层118b-p的一部分、电容器160和接地重分布导电层118b-g的一部分的短的交流路径(见虚线箭头)。
82.另一方面，参照图7b，可以形成穿过整个电源重分布导电层118-p、子封装件互连器117、基板100、用于提供电源电压的外部连接端子140、基板100、电容器160
′
、基板100、用于提供接地电压的外部连接端子140、基板100、子封装件互连器117、以及整个接地重分布导电层118b-g的长的交流路径(见虚线箭头)。
83.结果，如图7a所示根据本实施方式，可以形成穿过电容器160的短的交流路径，因此，可以减小供电路径的阻抗。因此，可以容易地执行供电。
84.图8是例示根据本公开的另一实施方式的半导体封装件的截面图，图9是例示图8的子半导体封装件的平面图，图10是沿着图9的线a4-a4
′
截取的截面图，并且图11是沿着图9的线a5-a5
′
截取的截面图。图8基于沿着图1的线a1-a1
′
的截面。下文中，将主要描述与上述实施方式的不同之处。
85.首先，参照图9至图11，本实施方式的子半导体封装件210可以包括子半导体芯片214、至少围绕子半导体芯片214的侧表面的子模塑层216、包括第一重分布绝缘层218a、重分布导电层218b和第二重分布绝缘层218c并形成在子半导体芯片214和子模塑层216的上表面上方的重分布结构、以及设置在子模塑层216中并包括第一电极262、第二电极264以及它们之间的主体部分266的电容器260。子芯片焊盘215可以设置在子半导体芯片214的上表面上。子芯片焊盘215可以包括信号子芯片焊盘215-s、接地子芯片焊盘215-g和电源子芯片焊盘215-p。重分布导电层218b可以包括连接至信号子芯片焊盘215-s的信号重分布导电层218b-s、连接至接地子芯片焊盘215-g的接地重分布导电层218-g、和连接至电源子芯片焊盘215-p的电源重分布导电层218b-p。信号重分布焊盘218bp-s可以设置在信号重分布导电层218b-s的端部，接地重分布焊盘218bp-g可以设置在接地重分布导电层218b-g的端部，并且电源重分布焊盘218bp-p可以设置在电源重分布导电层218b-p的端部。接地重分布导电层218b-g可以通过第一重分布绝缘层218a的开口连接至接地子芯片焊盘215-g和电容器260的第一电极262。电源重分布导电层218b-p可以通过第一重分布绝缘层218a的开口连接至电源子芯片焊盘215-p和电容器260的第二电极264。
86.此外，子半导体封装件210可以还包括分别连接至电容器260的第一电极262和第二电极264的子通孔270。
87.子通孔270的上表面可以分别连接至第一电极262和第二电极264的下表面。子通孔270可以通过穿过子模塑层216而从第一电极262和第二电极264的下表面延伸至子模塑层216的下表面。子通孔270的下表面可以通过位于与子模塑层216的下表面相同高度而暴露出来。
88.子半导体封装件210可以通过连接至子通孔270的暴露的下表面的互连器280而电连接至基板(参见图8中的200)。连接至子通孔270的互连器280将被称为第二子封装件互连器280，以将它们与稍后描述的第一子封装件互连器区分开。第二子封装件互连器280可以
包括具有诸如球和柱之类的各种三维形状的导体，而不是具有诸如布线之类的二维形状的导体。例如，第二子封装件互连器280可以包括焊球或金属凸块。尽管未示出，但是在子模塑层216的下表面和第二子封装件互连器280之间可以设置附加的绝缘层。可以在附加的绝缘层中形成开口以暴露出子通孔270，以连接至第二子封装件互连器280。
89.在下文中，将参照图8一起更详细地描述子半导体封装件210与基板200之间的电连接。作为参考，基于对应于图1的线a1-a1
′
的截面示出了图8，使得电容器260、以及连接至其的子通孔270和第二子封装件互连器280实际上是不可见的。然而，为了便于描述，例示了一个电容器260以及连接至其的子通孔270和第二子封装件互连器280。
90.参照图8与图9至图11一起，子半导体封装件210可以通过第一子封装件互连器217和第二子封装件互连器280电连接至基板200。
91.第一子封装件互连器217可以与上述实施方式的子封装件互连器117基本相同。也就是说，第一子封装件互连器217可以将重分布焊盘218bp和基板200彼此连接，从而提供子半导体芯片214和基板200之间的电连接。第一子封装件互连器217可以是接合布线。
92.另一方面，第二子封装件互连器280可以通过子通孔270以及电容器260的第一电极262和第二电极264中的每个连接至重分布导电层218b。具体而言，第二子封装件互连器280可以连接至重分布导电层218b中除重分布焊盘218bp之外的某一点。因此，可以提供子半导体芯片214和基板200之间的电连接。
93.因为第二子封装件互连器280介于子半导体封装件210和基板200之间，所以与上述实施方式的子模塑层116不同，子模塑层216可以在不附接到基板200的同时与基板200以预定距离间隔开。该距离可以对应于第二子封装件互连器280的高度。第二子封装件互连器280可以提供子半导体封装件210和基板200之间的电连接，并且还可以起到支撑子半导体封装件210的作用。多个第二子封装件互连器280可以设置为与电容器260的第一电极262和第二电极264中的每个交叠。因为电容器260的第一电极262和第二电极264沿着子半导体芯片214的外围设置，第二子封装件互连器280可以充分地支撑子半导体封装件210。此外，可以在子模塑层216的下表面上方附加地设置未连接至子通孔270的一个或更多个虚设第二子封装件互连器281。虚设第二子封装件互连器281可以防止子半导体封装件210在一方向上倾斜，或者可以承受在将第一芯片层叠物220和第二芯片层叠物230安装在子半导体封装件210上方时产生的压力。
94.图8还可以包括设置在子半导体封装件210上方的第一芯片层叠物220和第二芯片层叠物230。第一芯片层叠物220可以包括多个第一主半导体芯片224和用于将每个第一主半导体芯片224附接至其下结构的第一粘合层222。第一主半导体芯片224可以在第一偏移方向上偏移地层叠，使得暴露出设置于每个第一主半导体芯片224的上表面上的第一芯片焊盘225。第一芯片层叠物220可以通过第一互连器227电连接至基板200。第二芯片层叠物230包括多个第二主半导体芯片234和用于将每个第二主半导体芯片234附接至其下结构的第二粘合层232。第二主半导体芯片234可以在第二偏移方向上偏移层叠，使得暴露出设置于每个第二主半导体芯片234的上表面上的第二芯片焊盘235。第二芯片层叠物230可以通过第二互连器237电连接至基板200。可以用模塑层250覆盖第一芯片层叠物220和第二芯片层叠物230。外部连接端子240可以设置在基板200的下表面上方。
95.根据本实施方式的半导体封装件，可以具有上述实施方式的半导体封装件的所有
优点。
96.此外，如本实施方式中那样，当连接至电容器260的第一电极262和第二电极264中的每个的子通孔270设置在子半导体封装件210中，并且设置了连接子半导体封装件210和基板200的第二子封装件互连器280时，可以缩短子半导体封装件210和基板200之间的直流路径，从而减小供电路径的阻抗。此外，可以形成多个直流路径，使得可以减小供电路径的电感。结果，在子半导体封装件210和基板200之间的供电可以更容易。这将参照图12a和图12b进一步描述。
97.图12a是用于说明根据本公开的另一实施方式的半导体封装件的效果的示例的图；而图12b是用于说明根据比较例的半导体封装件的效果的图。与本实施方式不同，图12b例示了不存在电容器和子通孔的情况。
98.参照图12a，通过重分布导电层218b、第一子封装件互连器217和基板200可以形成相对长的直流路径(参见虚线箭头
①
)。此外，通过重分布导电层218b的一部分、电容器260、子通孔270、第二子封装件互连器280和基板200可以形成相对短的直流路径(参见虚线箭头
②
)。
99.也就是说，可以如虚线箭头
②
所示获得短的直流路径，并且，可以如虚线箭头
①
和
②
所示形成多个直流路径。
100.另一方面，参照图12b，在比较例中，仅可以形成穿过重分布导电层218b
′
、第一子封装件互连器217
′
和基板200
′
的相对长的直流路径(参见虚线箭头)。
101.结果，如图12a所示根据本实施方式，可以形成短直流路径和多条直流路径，从而可以减小供电路径的阻抗和电感。因此，可以容易地执行供电。
102.图13是例示根据本公开的另一实施方式的半导体封装件的截面图，图14是例示根据本公开的另一实施方式的半导体封装件的子半导体封装件的平面图，图15是沿着图14的线a6-a6
′
截取的截面图，并且图16是沿着图14的线a7-a7
′
截取的截面图。以下，将主要描述与上述实施方式的不同之处。
103.首先，参照图14至图16，与上述实施方式类似，本实施方式的子半导体封装件310可以包括子半导体芯片314、至少围绕子半导体芯片314的侧表面的子模塑层316、包括第一重分布绝缘层318a、重分布导电层318b和第二重分布绝缘层318c并且形成在子半导体芯片314和子模塑层316的上表面上方的重分布结构、以及设置在子模塑层316中并包括第一电极362、第二电极364、以及它们之间的主体部分(未示出)的电容器360。子芯片焊盘315可以设置在子半导体芯片314的上表面上。子芯片焊盘315可以包括信号子芯片焊盘315-s、接地子芯片焊盘315-g和电源子芯片焊盘315-p。重分布导电层318b可以包括连接至信号子芯片焊盘315-s的信号重分布导电层318b-s、连接至接地子芯片焊盘315-g的接地重分布导电层318b-g、和连接至电源子芯片焊盘315-p的电源重分布导电层318b-p。信号重分布焊盘318bp-s可以设置在信号重分布导电层318b-s的端部，接地重分布焊盘318bp-g可以设置在接地重分布导电层318b-g的端部，并且电源重分布焊盘318bp-p可以设置在电源重分布导电层318b-p的端部。接地重分布导电层318b-g可以通过第一重分布绝缘层318a的开口连接至接地子芯片焊盘315-g和电容器360的第一电极362。电源重分布导电层318b-p可以通过第一重分布绝缘层318a的开口连接至电源子芯片焊盘315-p和电容器360的第二电极364。
104.此外，子半导体封装件310可以还包括分别连接至接地重分布导电层318b-g和电
源重分布导电层318b-p的子通孔370。
105.子通孔370可以形成为与电容器360的第一电极362和第二电极364中的每个间隔开。然而，如稍后所描述的，子通孔370也可以设置成比重分布焊盘318bp更靠近子芯片焊盘315，以缩短直流路径。此外，子通孔370可以位于第一电极362和接地重分布焊盘318bp-g之间以及第二电极364和电源重分布焊盘318bp-p之间。
106.子通孔370可以形成为贯穿子模塑层316并且从子模塑层316的上表面延伸到下表面。就是说，子通孔370的上表面可以通过与子模塑层316的上表面位于基本上相同的高度而暴露出来，并且子通孔370的下表面可以通过与子模塑层316的下表面位于基本上相同的高度而暴露出来。接地重分布导电层318b-g和电源重分布导电层318b-p中的每个可以通过第一重分布绝缘层318a中的开口连接至子通孔370的上表面。
107.子半导体封装件310可以通过连接至子通孔370的下表面的第二子封装件互连器380电连接至基板(参见图13的300)。第二子封装件互连器380可以包括具有各种三维形状(诸如球和柱)而不是二维形状(诸如布线)的导体。例如，第二子封装件互连器380可以包括焊球或金属凸块。尽管未示出，但是在子模塑层316的下表面和第二子封装件互连器380之间可以设置有附加绝缘层。可以在附加绝缘层中形成有开口以暴露出子通孔370，以连接至第二子封装件互连器380。
108.在下文中，将参照图13一起更详细地描述子半导体封装件310与基板300之间的电连接。作为参考，基于对应于图1的线a1-a1
′
的截面示出了图13，使得电容器360、子通孔370和第二子封装件互连器380实际上是不可见的。然而，为了便于描述，例示了一个电容器360以及在一个电容器360附近的子通孔370和第二子封装件互连器380。
109.参照图13与图14至图16一起，子半导体封装件310可以通过第一子封装件互连器317和第二子封装件互连器380电连接至基板300。
110.第一子封装件互连器317可以与上述实施方式的第一子封装件互连器217基本上相同。也就是说，第一子封装件互连器317可以通过将重分布焊盘318bp和基板300彼此连接来提供子半导体芯片314和基板300之间的电连接。第一子封装件互连器317可以是接合布线。
111.另一方面，第二子封装件互连器380可以通过子通孔370连接至重分布导电层318b。具体而言，第二子封装件互连器380可以连接至重分布导电层318b中除了重分布焊盘318bp之外的某一点。因此，可以提供子半导体芯片314和基板300之间的电连接。
112.因为第二子封装件互连器380介于子半导体封装件310和基板300之间，所以子模塑层316可以不附接到基板300，并且可以与基板300间隔开预定距离。该距离可以对应于第二子封装件互连器380的高度。第二子封装件互连器380提供子半导体封装件310和基板300之间的电连接，并且还可以支撑子半导体封装件310。多个第二子封装件互连器380可以分别与电容器360的第一电极362和第二电极364相邻设置。也就是说，因为第二子封装件互连器380沿着子半导体芯片314的外围设置，所以第二子封装件互连器380可以充分地支撑子半导体封装件310。未连接至子通孔370的虚设第二子封装件互连器381可以附加地设置在子模塑层316的下表面上方。虚设第二子封装件互连器381可以防止子半导体封装件310在一方向上倾斜，或者可以承受将第一芯片层叠物320和第二芯片层叠物330安装在子半导体封装件310上方时产生的压力。
113.图13还可以包括设置在子半导体封装件310上方的第一芯片层叠物320和第二芯片层叠物330。第一芯片层叠物320可以包括多个第一主半导体芯片324和用于将第一主半导体芯片324附接至其下结构的第一粘合层322。。第一主半导体芯片324可以在第一偏移方向上偏移层叠，使得暴露出设置于每个第一主半导体芯片324的上表面上的第一芯片焊盘325。第一芯片层叠物320可以通过第一互连器327电连接至基板300。第二芯片层叠物330包括多个第二主半导体芯片334和用于将每个第二主半导体芯片334附接至其下结构的第二粘合层332。第二主半导体芯片334可以在第二偏移方向上偏移层叠，使得暴露出设置于每个第二主半导体芯片334的上表面上的第二芯片焊盘335。第二芯片层叠物330可以通过第二互连器337电连接至基板300。可以用模塑层350覆盖第一芯片层叠物320和第二芯片层叠物330。外部连接端子340可以设置在基板300的下表面上方。
114.根据本实施方式的半导体封装件，可以具有上述实施方式的半导体封装件的所有优点。
115.具体而言，与在子半导体封装件310中不存在子通孔的情况相比，当在子半导体封装件310中设置有连接至接地重分布导电层318b-g和电源重分布导电层318b-p中的每个的子通孔370，以及设置有连接子通孔370和基板300的第二子封装件互连器380时，可以缩短子半导体封装件310和基板300之间的直流路径，从而可以减小电源的供电路径。此外，可以形成多个直流路径，从而可以减小供电路径的电感。结果，可以更容易地在子半导体封装件310和基板300之间供电。这将参照图17a和图17b进一步描述。
116.图17a是用于说明根据本公开的另一实施方式的半导体封装件的效果的示例的图，并且图17b是用于说明比较例的半导体封装件的效果的图。与本实施方式不同，图17b示出了在子半导体封装件310中不存在子通孔的情况。
117.参照图17a，可以通过重分布导电层318b、第一子封装件互连器317和基板300形成相对长的直流路径(参见虚线箭头
①
)。此外，可以通过重分布导电层318b的一部分、子通孔370、第二子封装件互连器380和基板300形成相对短的直流路径(参见虚线箭头
②
)。
118.也就是说，可以如虚线箭头
②
所示获得短的直流路径，并且此外，可以如虚线箭头
①
和
②
所示形成多个直流路径。
119.另一方面，参照图17b，在比较例中，仅形成穿过重分布导电层318b
′
、第一子封装件互连器317
′
和基板300
′
的相对长的直流路径(参见虚线箭头)。
120.结果，如图17a所示根据本实施方式，可以形成短的直流路径和多条直流路径，从而可以减小供电路径的阻抗和电感。因此，可以容易地执行供电。
121.通过本公开的实施方式，可以通过在子半导体封装件上方形成包括一个或更多个主半导体芯片的芯片层叠物来实现高容量和多功能的半导体封装件。此外，可以通过在子半导体封装件中设置电容器来辅助半导体封装件中的供电。
122.图18示出了例示电子系统的框图，该电子系统包括采用根据实施方式的半导体封装件中的至少一个的存储卡7800。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据所描述的实施方式的半导体封装件中的至少一个。
123.存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存
储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求，读出所存储的数据或存储数据。
124.图19示出了例示电子系统8710的框图，电子系统8710包括根据所描述的实施方式的半导体封装件中的至少一个。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动路径的总线8715彼此联接。
125.在实施方式中，控制器8711可以包括能够执行与这些组件相同功能的一个或更多个微处理器、数字信号处理器、微控制器和/或逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的一个或更多个半导体封装件。输入/输出装置8712可以包括从小键盘、键盘、显示装置、触摸屏等中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储要由控制器8711执行的命令和/或数据等。
126.存储器8713可以包括诸如dram之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以安装到诸如移动终端或台式计算机之类的信息处理系统。闪存可以组成固态盘(ssd)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
127.电子系统8710可以还包括被配置为向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线或无线类型。例如，接口8714可以包括天线或者有线或无线收发器。
128.电子系统8710可以被实现为执行各种功能的移动系统、个人计算机、工业计算机或逻辑系统。例如，移动系统可以是个人数字助理(pda)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。
129.如果电子系统8710表示能够执行无线通信的装备，则电子系统8710可以用于使用cdma(码分多址)、gsm(全球移动通信系统)、nadc(北美数字蜂窝)、e-tdma(增强型时分多址)、wcdma(宽带码分多址)、cdma2000、lte(长期演进)或wibro(无线宽带互联网)的技术的通信系统中。
130.尽管已经出于示例性目的描述了各种实施方式，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本教导的精神和范围的情况下，可以进行各种变型和修改。
131.相关申请的交叉引用
132.本技术要求于2020年5月22日提交的韩国专利申请no.10-2020-0061540的优先权，其全部内容通过引用合并于此。