时间编码调制器电路的制作方法

时间编码调制器电路
1.本公开的代表性实施方案的领域涉及与时间编码调制器(tem)电路有关或相关的方法、设备和/或实现方式，并且具体地，涉及pwm(脉冲宽度调制)调制器。
2.已知用于将输入信号编码为例如pwm(脉冲宽度调制)信号等时间编码信号的时间编码调制器(tem)，并且已经提出将所述时间编码调制器用于多种应用中。例如，已经提出将数字pwm调制器用于d类放大器或驱动器中。
3.图1绘示了具有pwm调制器101的电路100的一个示例，在此示例中是d类放大器电路。pwm调制器101被配置为基于数字输入信号din而生成pwm信号，并且使用从pwm调制器101输出的pwm信号来驱动输出级102。所述输出级包括用于将输出级102的输出节点选择性地连接到多个限定电压中的一者的多个开关，所述多个限定电压例如为正供应电压和接地，或正供应电压和负供应电压。输出节点因此在这些电压电平之间变化，其中占空比由pwm信号输出控制，使得输出信号sout的平均电压取决于数字输入信号sin的值。可将输出信号sout供应给负载(未绘示)，例如，以驱动诸如扩音器等输出换能器。可由负载和/或由输出滤波器(未绘示)至少部分地对输出信号sout进行滤波，使得负载经历模拟驱动信号。在此示例中，图1绘示了用于将输出信号sout输出到负载的半桥输出级102，但将了解，可使用全桥输出级实施d类别放大器。
4.虽然可在开环模式下操作此d类电路，但放大器电路内的模拟效应可导致失真。例如，输出级晶体管接通电阻、有限的上升和下降时间、传播延迟以及电源波动可导致输出信号sout中的失真。因此，d类电路通常能够在使用负反馈来抑制此类失真的闭环操作模式下操作。d类放大器电路100因此还包括反馈路径，所述反馈路径具有模拟
‑
数字转换器(adc)103，所述模拟
‑
数字转换器用于经由抗混叠滤波器104接收从输出分接的反馈信号并且将所述反馈信号转换为数字。从输入信号减去数字反馈信号以生成误差信号，所述误差信号被输入到环路滤波器105，诸如积分器。环路滤波器105的输出在此示例中与前向信号路径中的数字输入信号组合。
5.可针对许多应用有利地实施诸如在图1中绘示的d类放大器电路100。
6.本公开的实施方案涉及时间编码调制器电路中的改进，例如适合于用于d类放大器的时间编码调制器电路，其在大小和/或增益方面可具有优势。
7.根据本公开的一方面，提供了调制器电路，所述调制器电路包括：
8.前向信号路径，所述前向信号路径用于接收数字输入信号并且输出输出的pwm信号，所述前向信号路径包括第一pwm调制器；
9.反馈路径，所述反馈路径用于向所述第一pwm调制器的输入端提供反馈，所述反馈路径包括adc，所述adc被配置为接收从输出的pwm信号得到的第一pwm信号；
10.其中所述adc包括第二pwm调制器，所述第二pwm调制器被配置为基于所述第一pwm信号而生成第二pwm信号；以及
11.控制器，所述控制器用于控制所述第二pwm调制器，使得所述第二pwm信号的pwm载波与所述输出的pwm信号的pwm载波相位和频率匹配。
12.所述adc可被配置为在所述adc的输入端处将所述第一pwm信号与由所述第二pwm
调制器生成的所述第二pwm信号进行组合。
13.在一些示例中，所述控制器可被配置为监测所述第一pwm信号，并且基于所监测的第一pwm信号而自适应地控制adc，以使第二pwm信号的pwm载波与第一pwm信号的pwm载波匹配。
14.在一些示例中，控制器可被配置为监测第一pwm信号和第二pwm信号以确定在第一pwm信号和第二pwm信号中的限定的信号转变之间的任何相位差，并且控制adc以减小所述相位差。所述控制器可与第二pwm调制器的至少部分形成锁相环。控制器可包括用于确定所述相位差的相位和频率检测器。在一些示例中，控制器可被配置为自适应地控制参考波形的频率，其中所述参考波形限定第二pwm调制器的pwm循环周期。所述参考波形可以是三角波形。
15.在一些示例中，控制器可包括用于在受控频率下生成振荡信号的控制振荡器，其中第二pwm调制器包括三角波形生成器，所述三角波形生成器被配置为基于所述振荡信号而生成斜升和斜降的三角波形。在一些示例中，控制器可包括用于生成方波的方波生成器，所述方波被供应给积分器以生成三角波形。方波生成器可被配置为使得方波具有可控地可变的循环周期，并且具有随循环周期中的任何变化而变的振幅，使得振幅与周期的乘积基本上恒定。方波生成器可包括：控制振荡器，所述控制振荡器用于生成具有由第一控制电流控制的频率的振荡信号；以及数字
‑
模拟转换器，所述数字
‑
模拟转换器用于基于所述振荡信号而生成方波。数字
‑
模拟转换器可被随所述第一控制电流而变的第二控制电流偏置。
16.在一些示例中，第一参考波形可限定第一pwm调制器的pwm循环周期，并且控制器可被配置为使用所述第一参考波形来限定第二pwm调制器的pwm循环周期。
17.在一些示例中，adc还可包括时间解码转换器，所述时间解码转换器用于将第二pwm信号转换为数字反馈信号。
18.调制器电路还可包括由第一pwm调制器控制的d类输出级。所述d类输出级可位于前向信号路径内。由adc接收的第一pwm信号可以是从自d类输出级输出的pwm输出信号得到。
19.在一些示例中，振幅控制器可控制在adc的输入端处组合的第一pwm信号和第二pwm信号中的至少一者的振幅。
20.可将调制器电路实施为集成电路。在一些实现方式中，所述调制器电路还可包括被配置为由输出的pwm信号驱动的音频输出换能器。
21.一方面还涉及一种包括本文论述的实施方案中的任一者的调制器电路的电子装置。
22.在另一方面，提供调制器电路，所述调制器电路包括：前向信号路径中的第一pwm调制器，所述第一pwm调制器用于输出pwm输出信号；反馈路径中的第二pwm调制器，所述第二pwm调制器被配置为接收从pwm输出信号得到的第一pwm信号并且生成第二pwm信号；控制器，所述控制器用于控制所述第二pwm调制器，使得第二pwm信号的pwm载波与第一pwm信号的pwm载波相位和频率匹配。
23.在另一方面，提供一种调制器电路，所述调制器电路包括：前向信号路径中的第一pwm调制器；以及反馈路径中的第二pwm调制器；控制器，所述控制器用于控制第二pwm调制器，使得第二pwm调制器的pwm载波与第一pwm调制器的pwm载波相位和频率匹配。
24.除非明确相反地指示，否则本文论述的各种实现方式的各种特征中的任一者可与其他所描述的特征中的任何一者或多者通过任何和所有合适的组合一起实施。
25.为了更好地理解本公开的示例，并且为了更清楚地示出可如何实施所述示例，现在将仅通过示例的方式参考以下图式，其中：
26.图1绘示了具有数字pwm调制器的d类放大器电路；
27.图2绘示了根据一个实施方案的d类放大器电路；
28.图3a和图3b绘示了生成pwm信号的一个示例；
29.图4绘示了pwm adc和用于控制pwm载波的时序的控制器的示例；以及
30.图5绘示了用于控制pwm载波的时序的控制器的另一示例。
31.以下描述陈述了根据本公开的示例性实施方案。其他示例性实施方案和实现方式对于本领域普通技术人员来说将显而易见。此外，本领域普通技术人员将认识到，可应用各种等效的技术来作为下文论述的实施方案的替代或联合，并且所有此类等同物将被视为由本公开涵盖。
32.如上文所论述，图1绘示了能够在闭环操作模式下操作的具有数字pwm调制器101的d类放大器电路。使用数字pwm调制器101是有利的，如此可容易使用较小的半导体工艺节点几何尺寸来实施pwm调制器。对于至少一些应用，出于成本和/或空间原因，一般需要较小的电路面积。
33.还如上文所述，为了减少失真，数字pwm调制器101可以能够作为反馈环路的部分而操作，其中adc 103位于反馈路径中。使用抗混叠滤波器104对反馈adc的输入进行滤波以移除反馈信号中的音调。
34.通常，可将滤波器104实施为rc滤波器，其中仅在所关注的信号频带(例如，音频应用的音频频带)之外具有截止。这一般要求相对大的电容，以及随之对电路面积的影响。
35.本公开的实施方案将反馈adc实施为基于pwm的adc，所述基于pwm的adc进行操作，使得基于pwm的adc的pwm载波分量与由前向信号路径中的pwm调制器生成的pwm信号的pwm载波分量匹配。
36.图2绘示了根据一个实施方案的包括时间编码调制器的电路200的一个示例，所述电路在此情况下是d类放大器电路，其中使用相同的参考数字来识别与在图1中绘示的部件类似的部件。
37.图2绘示了pwm调制器101布置在前向信号路径中，以通过与关于图1所论述的方式相同的方式基于数字输入信号din而生成pwm信号来驱动输出级102以提供pwm输出信号sout。d类电路能够在具有反馈的闭环操作模式下操作，并且因此具有用以提供反馈信号的具有adc 203的反馈路径。在图2的示例中，所述反馈信号与输入信号组合以提供误差信号，所述误差信号由环路滤波器105滤波，所述环路滤波器可以是(例如)一阶积分器，但将理解，可实施其他布置。
38.在图2的实施方案中，反馈路径中的adc 203是pwm adc 203。本领域技术人员将理解，pwm adc是操作以基于其输入信号而生成pwm信号的adc，并且因此包括pwm调制器。已知各种类型的pwm adc，并且可用于pwm adc 203，如将在下文更详细地论述。前向信号路径中的pwm调制器101因此是第一pwm调制器，并且pwm adc 203包括第二pwm调制器。电路200还包括控制器，所述控制器被配置为控制pwm adc 203，使得adc 203的pwm载波与由前向信号
路径中的pwm调制器101生成的pwm信号的pwm载波相位和频率匹配。
39.本领域技术人员将理解，pwm调制器，诸如pwm调制器101，操作以生成pwm信号，其中pwm信号的占空比对pwm调制器的输入的值进行编码。也就是说，第一信号电平和第二信号电平之间的pwm信号转变以及在每个pwm循环中在第一信号电平处花费的时间(即，脉冲宽度)与在第二信号电平处花费的时间相比的比例是基于pwm调制器的输入来控制。pwm循环周期和对应的循环频率分别被称为pwm载波周期(或仅载波周期)和pwm载波频率(或仅载波频率)，因为实际上处于pwm载波频率的载波信号经过调制以通过改变脉冲宽度来对输入数据进行编码。术语pwm载波或仅载波因此是指pwm信号的此基础信号结构，并且在一些方面，可将pwm载波视为针对静止的输入信号而生成的pwm信号。
40.对于一些pwm调制器，可通过由pwm调制器接收或生成的参考波形或相对于所述参考波形来限定pwm载波频率。例如，一些pwm调制器将调制器输入信号与时变参考波形(诸如三角波形或锯齿波形)进行比较以生成pwm信号。在那种情况下，参考波形的频率限定pwm载波。
41.图3a大体上绘示了根据一个示例的诸如可由pwm调制器101实施的pwm调制器，其中由比较器301将输入din1与参考波形ref进行比较以生成从调制器101输出的pwm信号spwm。在图3的示例中，参考波形ref是三角波形，所述三角波形从相对于输入信号的输入范围限定的第一值稳定地斜变为第二值，之后以相同量值的斜变率斜变回到所述第一值。在图3的示例中，参考波形ref开始为低，并且pwm信号spwm的信号电平为低，直到参考波形ref的值增加到高于输入信号的值为止，此时，pwm信号spwm变高，并且在参考波形下降回到输入信号的值以下之前保持低。对于此示例，参考波形ref在其期间斜升并且随后斜降的周期p限定了pwm载波周期和因此载波频率。将了解，每个循环周期存在一个pwm脉冲，并且pwm信号包括由pwm载波频率产生的信号分量。当然，将了解，可使用用于生成pwm信号的其他布置，但一般来说，pwm信号将由于pwm载波而包含一些分量。
42.再参看图2，因为pwm调制器101驱动输出级102，所以输出信号sout将还包含处于pwm调制器101的pwm载波频率的信号分量。此pwm载波频率分量是反馈信号中的音调的主要来源中的一者，对于在图1中绘示的常规电路100，所述音调可导致adc 103的输入端上的不合意的问题，并且因此需要通过aaf 104进行滤波。
43.然而，在图2的电路中，反馈路径中的adc是pwm adc 203，并且所述电路由控制器201控制，使得pwm adc 203的pwm载波分量与由pwm调制器101生成的信号的pwm载波相位和频率匹配。如果基于pwm的adc 203的载波与由pwm调制器101生成的pwm信号的载波相位和频率匹配，则可通过adc 203的操作至少部分地抵消或抑制adc 203的输入端处的pwm音调。具体地，由pwm adc203的操作生成的pwm音调与由pwm调制器101生成的pwm音调相位匹配，这意味着这些音调可在adc 203的输入端处至少部分地抵消。
44.通过此方式抑制pwm音调意味着显著降低了对作为输入信号sa供应到反馈路径中的adc的信号的滤波的要求。在一些实现方式中，可省略抗混叠滤波器，即，在反馈路径中在adc 203的上游可不存在滤波器。在一些实现方式中，虽然在adc 203的上游向反馈信号施加一些滤波可仍然是有益的，但在反馈信号中的pwm音调不大是个问题的情况下，对此类滤波的要求可比常规方法更宽松。因此，在一些实现方式中，可在反馈路径中在adc 203的上游存在滤波器204，但与常规的滤波器104相比，可将滤波器204实施为在电路面积方面显著
较小的滤波器，例如具有较小的电容器面积。
45.在闭环操作中，使用具有与由前向信号路径中的pwm调制器101生成的pwm信号的pwm载波相位匹配的pwm载波的pwm adc 203因此显著减少了对反馈信号的滤波的需要。这意味着在反馈路径中在adc的上游的滤波器可显著小于原本会有的情况，或甚至完全省略，于是节约了电路面积，并且因此节约了电路的大小和成本。
46.另外，向反馈信号施加较小的滤波可减小反馈路径的延迟，并且因此减小反馈环路的总延迟，这可有利于允许反馈环路内的更大的增益。本领域技术人员将理解，反馈环路对任何变化的响应性取决于环路延迟，并且通常相对于所述环路延迟来设置反馈环路内的增益。如果环路延迟相对长，则可限制所述增益以便避免超调量。也就是说，如果在输入与输出之间存在某一误差，则环路的操作将施加某一误差校正，直到达到正确值为止，此时不再需要误差校正，但环路延迟将限制响应速度，这可导致某一超调，并且超调量取决于增益。减小的延迟可允许使用更大的增益，这可在至少一些应用中有利于d类别放大器的性能。
47.针对前向信号路径中的数字pwm调制器的闭环操作在反馈路径中使用pwm adc 203并且所述pwm adc的pwm载波与前向信号路径中的pwm信号的pwm载波匹配因此可在大小、成本和/或性能方面提供优势。
48.可通过各种方式将pwm adc 203的pwm载波控制成与在前向信号路径中生成的pwm信号的pwm载波匹配。
49.在一个实现方式中，pwm调制器101可使用时变参考波形ref生成其pwm输出信号，作为示例，所述时变参考波形是诸如关于图3b所论述的三角波形或锯齿波形，并且还可将相同的参考波形用于pwm adc 203。
50.图2因此绘示了控制器201可使用与pwm调制器101在前向信号路径中使用的相同的参考波形ref来控制pwm adc 203。在一些实现方式中，控制器201可生成参考波形ref并且向pwm调制器101提供一个版本。可替代地，控制器201可接收由pwm调制器101生成的参考波形ref的版本或从某一其他来源接收参考波形ref的版本，并且使用所述版本来控制pwm adc 203。在此类实现方式中，控制器201可包括pwm adc 203的用于生成pwm信号的部件，例如用于将参考波形ref与从adc 203的输入得到的信号进行比较的比较器。
51.针对前向信号路径中的pwm调制器101和pwm adc 203使用相同的参考波形将理想上提供pwm载波的一定程度的同步。理想上，载波将确切地匹配，然而，实际上，负载的模拟效应和影响可导致作为adc输入sa供应给adc 203的输出的pwm信号sout与在pwm adc 203内生成的pwm信号中的一些时序差。如果由输出信号驱动的负载具有相对强的电抗性，则将由于所述负载而存在相位变化。
52.为了提供对pwm音调的最大抑制，由pwm adc 203的操作生成的pwm音调应在相位和振幅方面与pwm adc 203的输入中的pwm音调匹配。然而，有效抑制对相位误差更敏感，并且因此与pwm adc 203的操作相比，pwm输出信号sout和因此adc输入sa中的相位变化可不利地影响对音调的有效抑制。
53.在一些应用中，针对前向信号路径中的pwm调制器101和pwm adc 203使用相同的参考波形可提供pwm载波的充分程度的相位匹配，使得针对那个应用将adc 203的输入端处的pwm音调抑制至充分程度。然而，在一些应用中可能需要仅通过使用相同的参考波形来确
保比预期可能的情况的载波的更大程度的相位匹配。
54.因此，在一些实现方式中，如图2中绘示，控制器201可被配置为监测输入到pwm adc 203的信号sa，并且基于所述监测而控制pwm adc 203的载波。控制器201因此可基于所监测的信号sa而选择性地改变pwm adc 203的载波的时序，以便使pwm adc 203的载波的相位和频率与此adc输入信号sa匹配。
55.具体地，在一些实现方式中，控制器201可包括相位检测器，所述相位检测器用于检测输入到pwm adc 203的信号sa的pwm载波与pwm adc 203的pwm载波之间的任何相位差的程度。控制器可被配置为控制pwm adc 203的一个或多个时序参数，以便最小化总相位差，并且因此提供pwm载波的频率和相位匹配。本质上可将控制器201实施为用于将pwm adc 203的pwm载波锁定到adc输入信号sa的pwm载波的锁相环设备的部分。
56.图4绘示了用于控制在pwm adc 203内生成pwm信号的控制器201的一个示例。pwm adc 203包括pwm调制器401，所述pwm调制器接收adc输入信号sa(第一pwm信号)并且产生pwm信号sb(第二pwm信号)。adc输入信号sa，即，第一pwm信号，与来自pwm调制器401的输出的反馈(即，与第二pwm信号sb的版本)组合，并且施加到由运算放大器402和电容器403形成的积分器的输入端。所述积分器的输出被供应给比较器404，所述比较器在此示例中将积分器输出与由三角波形生成器405提供的三角波形进行比较以生成adc pwm信号sb。然而，同样地，积分器的输出可与三角波形组合并且与限定的阈值进行比较。本领域技术人员将理解，pwm信号sb的pwm载波是通过由三角波形生成器405生成的三角波形限定。
57.在图4的示例中，控制器201控制三角波形生成器405以便控制三角波形的时序参数，并且因此控制信号sb的pwm载波以与输入sa的pwm载波匹配。本领域技术人员将理解，控制器201实际上作为锁相环(pll)而操作，其中输入sa是所述pll的参考信号。输入到adc的信号sa被供应给相位和频率检测器(pfd)406，所述相位和频率检测器还接收由adc pwm调制器401生成的信号sb。pfd 406确定所限定的信号转变之间的任何相位滞后或超前的量，例如，信号sb中的高到低和/或低到高以及信号sa中的对应的信号转变。由低通滤波器(lpf)407对信号转变中的所测得的时间差(即，相位滞后或相位超前)进行滤波，以提供任何相位差(即，相位误差)的指示。对于诸如关于图3所论述的pwm信号，其中每个pwm脉冲关于相关的循环周期的中点在时间上对称，确定两种信号转变(即，高到低和低到高)的相位差，因此lpf 407指示每个循环上的平均相位差，并且因此表示信号sa和sb的pwm载波之间的任何相位失配的程度。滤波器407的输出用于调整数字控制振荡器(nco)408的操作，所述数字控制振荡器生成由三角波形生成器405使用的振荡信号。
58.如果lpf 407的输出指示信号sb与adc输入sa的pwm载波中的相位误差，则对nco 408频率进行调整，例如在信号sb的pwm载波与信号sa的pwm载波相比具有相位滞后的情况下增加所述频率，以便使pwm循环的起点提前，并且替代地在信号sb具有相位超前的情况下减小所述频率，以便将pwm循环推迟。控制器201因此锁定由adc pwm调制器401生成的信号sb的pwm载波以与adc 203的输入sa的pwm载波匹配。
59.三角波生成器405操作以生成周期是通过由nco 408生成的振荡信号限定的三角波形。例如，如果nco 408在受控频率下生成具有相等持续时间的高脉冲和低脉冲的信号，则nco输出的状态可控制斜坡生成器分别斜升或斜降。
60.将理解，改变三角波的周期应理想地不导致三角波形的偏移中的任何显著变化。
例如，如上文参考图3b的示例所论述，三角波可在pwm循环周期的过程中从第一值斜变为第二值，并且随后斜变回到第一值，可相对于输入信号的预期范围来设置所述第一值和所述第二值。理想上，所述第一值和所述第二值不应随着循环周期的任何变化而显著变化，因为所述第一值和所述第二值的任何变化(即，三角波的偏移)将导致adc 203的pwm调制器401的转换增益的变化。三角波生成器405因此可被配置为使得在周期变化时在三角波形的偏移中不存在显著变化，并且可尤其被配置为根据循环周期中的任何变化来改变三角波形的斜变率。本领域技术人员将理解，存在可实施此类三角波生成器的各种方式。例如，三角波生成器405可包括一个以上电流源，以便在由来自nco 408的振荡信号限定的周期内将限定的充电电流和放电电流驱动到积分器中。可基于循环周期/频率的指示来控制电流源，以便改变充电电流和放电电流的强度。
61.控制器201因此控制pwm adc 203的操作，使得由pwm adc 203生成的pwm信号sb的pwm载波与输入到adc 203的信号sa的pwm载波相位和频率匹配。这意味着在pwm adc 203的输入端处，输入到adc 203的信号sa与来自具有相位和频率匹配的载波的adc输出信号sb的adc反馈进行组合，并且输入中的pwm音调如上文所论述至少部分地被抑制。
62.在一些示例中，可由时间解码转换器(tdc)409将由pwm adc 203生成的pwm信号sb转换为合适的数字。例如，所述tdc可包括：压控振荡器，所述压控振荡器用于基于pwm信号sb的信号电平而生成在两个频率fhi和flo之间变化的振荡器信号；以及计数器，所述计数器用于对计数周期中的振荡的数目进行计数，所述数目指示pwm信号sb的占空比和因此输入到adc 203的信号sa的值。
63.输入到adc 203的信号sa与来自由adc 203生成的pwm信号sb的反馈之间的振幅中的任何失配可不利地影响抑制量，但相位中的失配具有更大的影响。输入到adc的信号sa的振幅取决于施加到从前向信号路径分接的信号的任何电平移位和adc的输入电阻的值。来自adc pwm信号sb的反馈的振幅取决于由pwm调制器401生成的pwm信号的振幅和反馈电阻的值。在一些示例中，pwm调制器401可与施加到从前向信号路径分接的反馈信号的任何电平移位或缩放一起被设计成使得相关的振幅充分匹配。然而，在一些示例中，可能存在被配置为控制信号中的至少一者的振幅的振幅控制器410。图4绘示了振幅控制器可控制pwm调制器401的反馈电阻的值r1以控制来自信号sb的反馈的振幅。振幅控制器410可监测由adc 203生成的数字信号以例如通过在适当频率范围下的带通滤波来监测任何振幅误差。
64.图5绘示了用于控制pwm adc 203的pwm载波的时序的合适的控制器201的另一示例，其中通过相同的参考数字来识别与关于图4所论述的部件类似的部件。出于清楚起见，图5省略了adc 203的一些细节，可通过与在图4中绘示的方式类似的方式实施所述细节。
65.图5的示例的控制器201包括方波生成器501，所述方波生成器能够操作以生成具有可控地可变的周期的方波形。方波生成器501被配置为使得方波的振幅随周期而变，使得振幅与周期的乘积保持基本上恒定。对此类方波积分将产生三角波形，所述三角波形的周期随方波的周期而变但具有基本上恒定的总偏移。控制器201因此可通过如上文所论述的类似方式控制方波形的周期和因此频率，以控制pwm载波。
66.图5因此绘示了控制器201包括pfd 406，所述pfd接收输入到adc 203的信号sa和由所述adc的pwm调制器401生成的信号sb的时序的指示。pfd 406通过与参考图4所论述的方式类似的方式来确定这些信号之间的任何相位差的程度。在图5的示例中，pfd控制电压
源，在此示例中是电荷泵502，以生成经由无源滤波器503供应给方波生成器501的控制电压。所述控制电压在此示例中由放大器504转换为控制电流ic，从而调节穿过电阻的电流以生成等于所述控制电压的电压。还将控制电流ic供应给电流控制振荡器(ico)505以生成具有由控制电流和因此控制电压控制的频率的振荡信号。任选地经由分频器(未绘示)将来自ico 505的输出供应给idac 506，使得idac 506生成输出方波。使用控制电流ic偏置所述idac，使得idac 506的输出的振幅随控制电流进行缩放。当然，将理解，用于控制ico 505的电流和/或偏置idac 506的电流可以是控制电流ic的缩放版本。
67.如参考图4所论述，在pwm adc 203中，可将三角波形供应给比较器404的一个输入端以与积分器402/403的输出进行比较。在其他实现方式中，可将三角波形与积分器402/403的输出进行组合。在另一实现方式中，可替代地将由方波形生成器501生成的方波供应给积分器运算放大器402的输入端。换句话说，可将方波与adc输入sa和来自sb的反馈进行组合。在此情况下，pwm调制器401的积分器(即，由运算放大器402和电容器403形成)还充当三角波生成器405，并且将方波信号分量转换为提供给比较器404的信号中的三角波分量。
68.在任何情况下，控制器201调整方波的时序以便使pwm输出sb与adc 203的输入sa之间的总相位差最小化，并且因此将pwm adc 203的pwm载波锁定到输入sa的pwm载波。
69.本公开的实施方案因此涉及调制器电路，所述调制器电路具有：前向信号路径，所述前向信号路径包括用于输出输出的pwm信号的pwm调制器，其中所述调制器电路能够在闭环操作模式下操作；adc，所述adc在反馈路径中操作。在本公开的实施方案中，反馈路径中的adc是pwm adc，对所述pwm adc进行控制以便使用与输出的pwm信号的pwm载波相位匹配以及因此与输入到adc的信号中的pwm载波相位匹配的pwm载波进行操作。在至少一些示例中，pwm adc接收从前向信号路径分接的第一pwm信号并且生成第二pwm信号，并且监测所述第一pwm信号以便自适应地控制所述第二pwm信号。可在adc的输入端处将所述第一pwm信号与所述第二pwm信号进行组合以抑制adc的输入端处的pwm音调。
70.已经在上文参考了d类放大器或驱动器电路论述了示例，但所述原理适用于可用于其他应用的闭环pwm调制器。因此参看图2，输出级102在一些应用中可能不存在或可具有不同的形式。还将理解，可在差分布置中实施实施方案，并且因此所论述的信号可以是差分信号，例如，pwm调制器101可以是差分pwm调制器。
71.在一些实现方式中，调制器电路可另外能够在开环操作模式下操作，其中前向信号路径中的pwm调制器101能够在不具有任何反馈的情况下操作。在开环操作模式下，可停用反馈路径的部件，这可允许节约电力。因此，在期望减小的功率消耗和/或不需要通过反馈路径活动所提供的性能益处的一些情形下可启用开环操作模式。在一些应用中，电路可例如基于信号电平的指示或所需的性能或功率消耗而在开环操作模式与闭环操作模式之间动态地转变。另外或可替代地，在一些实现方式中，可在开环模式下操作电路作为启动或重置过程的部分，其中电路随后转变为闭环操作模式。
72.可有利地将实施方案实施为音频处理电路的部分，例如，用于向诸如扩音器的音频输出换能器提供音频驱动信号的音频放大器，所述音频输出换能器可以是主机装置的换能器和/或可在使用中可移除地连接到所述主机装置的附属设备的换能器。
73.可将实施方案布置成音频和/或信号处理电路的部分，例如，可在主机装置中提供的诸如编解码器的音频电路。可将根据本发明的实施方案的电路实施为集成电路。
74.可将实施方案并入主机电子装置中，所述电子装置可以是(例如)便携式装置和/或能够使用电池电力操作的装置。所述主机装置可以是具有作为所述主机装置的部分而提供的一个或多个扩音器和/或连接器的装置，所述连接器用于与可在使用中可移除地连接到所述主机装置的可移除的附属设备的扩音器进行有线连接。所述主机装置可包括用于接收输入数据的无线通信模块。所述主机装置可以是诸如移动电话或智能电话或类似物的通信装置、诸如笔记本、膝上型计算机或平板计算装置的计算装置、诸如智能手表的可穿戴装置。所述主机装置可以可替代地是与任何此类通信装置、计算装置或可穿戴装置一起使用的附属装置。
75.技术人员将认识到，上述设备和方法的一些方面可体现为例如位于非易失性载体介质(诸如磁盘、cd
‑
或dvd
‑
rom、被编程的存储器(诸如只读存储器(固件)))上或数据载体(诸如光学信号或电信号载体)上的处理器控制代码。对于许多应用，实施方案将实施于dsp(数字信号处理器)、asic(专用集成电路)或fpga(现场可编程门阵列)上。因此，所述代码可包括常规的程序代码或微代码，或(例如)用于设置或控制asic或fpga的代码。所述代码还可包括用于动态地配置可再配置的设备(诸如可再编程逻辑门阵列)的代码。类似地，所述代码可包括用于硬件描述语言(诸如verilog
tm
或vhdl(超高速集成电路硬件描述语言))的代码。技术人员将了解，所述代码可分布在彼此通信的多个耦合的部件之间。在适当时，还可使用在现场(重新)可编程模拟阵列或类似装置上运行以便配置模拟硬件的代码来实施所述实施方案。
76.应注意，上述实施方案说明而非限制本发明，并且本领域技术人员将能够在不脱离所附权利要求的范围的情况下设计许多替代性实施方案。词语“包括(comprising)”不排除除了在权利要求中列出的元件或步骤之外的元件或步骤的存在，“一”不排除多个，并且单个特征或其他单元可满足在权利要求中叙述的若干单元的功能。在权利要求中的任何参考数字或标记不应解释为限制它们的范围。