半导体结构的制作方法及其平坦化制作工艺与流程

1.本发明涉及一种半导体制作工艺，尤其涉及一种平坦化沟槽的底面及/或侧壁的半导体结构的制作方法及其平坦化制作工艺。


背景技术：

2.随着科技的进步，消费性电子产品不断地朝向小型化发展，同时其效能与功能亦不断地在提升，各类型的消费性电子产品不断地朝向轻薄短小、强大功能与低成本的方向演进，遂发展出微机电系统元件(micro-electro-mechanical system，mems)元件，例如mems电容器、微声波传感器、微陀螺仪传感器、加速度传感器、时脉产生及震荡器或者mems麦克风等。
3.由于mems元件的制作可使用薄膜沉积、光刻及蚀刻等类似半导体制作工艺技术，因此和互补式金属氧化半导体(cmos)技术有很好的相容性。其中mems电容器是在具有气隙(air gap)的硅基板上进行半导体制作工艺，随着制作工艺技术中蚀刻等流程的进行，气隙的底面或者侧壁容易具有高粗糙度等不平坦的情形，而导致mems电容器的可靠度受到影响。


技术实现要素：

4.本发明提供了一种半导体结构的制作方法及其平坦化制作工艺，借以平坦化沟槽的底面及/或侧壁，进而改善底面或者侧壁容易具有高粗糙度等不平坦的情形。
5.本发明所提供的半导体结构的制作方法，包括：提供基板，具有第一表面；形成沟槽于第一表面上，沟槽包含底面及侧壁；进行第一平坦化制作工艺，包含利用选自氩气及氢气其中的一种对具有沟槽的基板进行退火处理，以平坦化底面及侧壁的至少其中之一；共形设置复合材料层，以覆盖第一表面、底面及侧壁；设置多晶硅材料层于沟槽内，多晶硅材料层覆盖位于底面及侧壁的复合材料层；移除第一表面上的复合材料层；形成多层金属内连线结构于第一表面及多晶硅材料层上，其中，多层金属内连线结构包含微机电系统框架结构，且多层金属内连线结构具有多个通孔；移除多晶硅材料层及沟槽内的复合材料层；以及进行第二平坦化制作工艺，利用包含有惰性气体及氢气的等离子体，至少对沟槽进行等离子体处理，使底面及侧壁平坦化。
6.在本发明的一实施例中，上述的复合材料层的设置包含先共形形成衬垫氧化层，以覆盖第一表面及沟槽的底面及侧壁；再共形形成钝化层于衬垫氧化层上。
7.在本发明的一实施例中，进行上述第一平坦化制作工艺时，使用处理温度介于摄氏750至1100度之间的氩气进行退火处理。
8.在本发明的一实施例中，进行上述第一平坦化制作工艺时，使用处理温度介于摄氏750至1100度之间的氢气进行退火处理。
9.在本发明的一实施例中，在进行上述第二平坦化制作工艺时，进行等离子体处理的温度介于摄氏300至400度之间。
10.在本发明的一实施例中，上述等离子体中的氢气的含量占2.5％至10％之间，惰性气体的含量占97.5％至90％之间。
11.在本发明的一实施例中，在设置上述多晶硅材料层于沟槽内之后，进行抛光处理，使多晶硅材料层的顶面与复合材料层等高。
12.在本发明的一实施例中，在移除上述第一表面上的复合材料层之前或之后，以回蚀刻制作工艺移除部分多晶硅材料层，使多晶硅材料层的顶面与基板的第一表面等高。
13.在本发明的一实施例中，上述的微机电系统框架结构对应沟槽的位置，且一部分的通孔与沟槽连通。
14.本发明所提供的平坦化制作工艺包含：提供半导体结构，半导体结构包含基板、形成于基板上的沟槽、以及设置于基板上的多层金属内连线结构，其中多层金属内连线结构包含微机电系统框架结构，且多层金属内连线结构具有多个通孔；以及利用包含有惰性气体及氢气的等离子体，对沟槽进行等离子体处理，使沟槽的底面及侧壁平坦化。
15.本发明所提供的平坦化制作工艺包含：提供半导体结构，半导体结构包含基板及形成于基板上的沟槽，其中沟槽包含底面及侧壁；以及利用选自氩气及氢气其中的一种对具有沟槽的基板进行退火处理，使沟槽的底面及侧壁平坦化。
16.本发明利用氩气或者氢气进行退火处理，以平坦化基板上所形成的沟槽的底面及/或侧壁。再于后续基板上设有金属内连线结构(包含微机电系统框架结构)后，利用包含有惰性气体及氢气的等离子体，进行等离子体处理，以再次平坦化沟槽的底面及/或侧壁，进而改善底面或者侧壁容易具有高粗糙度等不平坦的情形。
17.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举优选实施例，并配合附图,详细说明如下。
附图说明
18.图1是本发明一实施例半导体结构的制作方法的流程示意图；
19.图2a至图2i是本发明一实施例半导体结构的制作方法的剖面示意图。
具体实施方式
20.图1是本发明一实施例半导体结构的制作方法的流程示意图，图2a至图2i是本发明一实施例半导体结构的制作方法的剖面示意图。如图1所示，提供一基板30，此为步骤s10，基板30例如硅基板(silicon substrate)、外延硅(epitaxial silicon substrate)、硅锗半导体基板(silicon germanium substrate)、碳化硅基板(silicon carbide substrate)或硅覆绝缘(silicon on insulation，soi)基板，如图2a所示，基板30具有第一表面301，第一表面301上形成有沟槽32，沟槽32的个数不限于一条，在一实施例中，沟槽32以蚀刻方式形成，沟槽32包含有底面321及相对的侧壁322。
21.接着，进行第一平坦化制作工艺，此为步骤s12，以平坦化沟槽32的底面321及侧壁322。在进行第一平坦化制作工艺时，利用高纯度氩气(ar)及高纯度氢气(h2)其中的一种，对具有沟槽32的基板30进行退火处理，其中，若以高纯度氩气进行退火处理时，处理温度介于750℃至1100℃之间，优选的处理温度为800℃；若以高纯度的氢气进行退火处理时，处理
温度介于750℃至1100℃之间，优选的处理温度为1000℃。
22.之后，在沟槽32内形成复合材料层34及多晶硅材料层40，此为步骤s14，其流程如图2b至图2d所示。其中，如图2b所示，先共形设置复合材料层34，以覆盖第一表面301及沟槽32的底面321及侧壁322。在一实施例中，复合材料层34包含衬垫氧化层36及钝化层38，其中先共形地形成衬垫氧化层38以覆盖第一表面301、沟槽32的底面321及侧壁322，再共形地形成钝化层38于衬垫氧化层36上，钝化层38的材料例如为氮化硅。接着，如图2c所示，设置多晶硅材料层40于沟槽32内使多晶硅材料层40覆盖位于底面321及侧壁322的复合材料层34，其中，在沉积多晶硅材料层40于沟槽32之后，并进行有抛光处理，使多晶硅材料层40的顶面401与复合材料层34等高或共平面，在一实施例中，使用化学机械平坦化(chemical-mechanical planarization，cmp)方式进行抛光处理。之后，如图2d所示，移除第一表面301上的复合材料层34，而保留沟槽32内的复合材料层34，在一实施例中，在移除复合材料层34之前或之后，更利用回蚀刻制作工艺移除部分的多晶硅材料层40，使得多晶硅材料层40的顶面401’与基板30的第一表面301等高或共平面。
23.之后，在基板30上形成多层金属内连线结构42，且多层金属内连线结构42包含微机电系统(mems)框架结构44，此为步骤s16。其中，如图2e所示，多层金属内连线结构42形成于第一表面301、多晶硅材料层40的顶面401’及复合材料层34的显露面上，其中，多层金属内连线结构42包含有mems框架结构44，在一实施例中，具有mems框架结构44的区域可部分或全部对应于基板30上的沟槽32位置。接着，如图2f所示，在多层金属内连线结构40形成多个通孔46，在一实施例中，以蚀刻制作工艺形成通孔46，且通孔46贯穿多层金属内连线结构42，并延伸至多晶硅材材料层40的顶面401’。
24.接着，移除沟槽30内的复合材料层34及多晶硅材料层40，此为步骤s18，请同时参阅图2g及图2h所示。其中，先移除沟槽32内的多晶硅材料层40，如图2g所示，使得通孔46与沟槽32连通，多晶硅材料层40例如以蚀刻制作工艺移除，在蚀刻制作工艺中，可利用氢氧化四甲基铵(tmah)、氢氧化钾(koh)或乙二胺邻苯二酚(edp)等蚀刻液对多晶硅材料层40进行湿式蚀刻。之后，再将沟槽32内的复合材料层34移除，如图2h所示，以显露沟槽32的底面321’及侧壁322’，在一实施例中，复合材料层34例如以常见的蚀刻制作工艺进行移除，其中，沟槽32容易残留粗糙的底面321’及/或侧壁322’。
25.最后，进行第二平坦化制作工艺，此为步骤s20，其中，利用包含有惰性气体及氢气的等离子体对沟槽32进行等离子体处理，如图2i所示，消除或降低沟槽32的底面321”及侧壁322”的粗糙度，使得沟槽32的底面321”及侧壁322”平坦化。在一实施例中，进行等离子体处理的温度介于300℃至400℃之间，优选的处理温度为400℃，又在等离子体中，氢气的含量远小于惰性气体的含量，氢气的含量例如占2.5％至10％之间，惰性气体的含量例如占97.5％至90％之间，优选的氢气含量为占5％，惰性气体的含量为占95％。
26.因此，在本发明实施例的半导体结构的制作方法中，可借由第一平坦化制作工艺对基板上的沟槽进行底面及侧壁的平坦化，在第一平坦化制作工艺中，以高纯度氩气或高纯度氢气对基板进行退火处理。而当基板上已形成有多层金属内连线结构，且多层金属内连线结构包含有mems框架结构时，可借由第二平坦化制作工艺对位于mems框架结构下方的沟槽进行底面及侧壁的平坦化，其中，为利用含有包含有惰性气体及少量氢气的等离子体，对沟槽进行等离子体处理，使沟槽的底面及侧壁平坦化。如此有效改善沟槽的底面及侧壁
容易具有高粗糙度等不平坦的情形，而提升后续整个具有mems框架的电容器的制作可靠度。
27.以上所述，仅是本发明的优选实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以优选实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属本发明技术方案的范围内。