阵列基板和显示面板的制作方法

1.本技术属于显示技术领域，尤其涉及一种阵列基板和显示面板。


背景技术：

2.trace mura（压痕）可以理解为一种刮痕亮度不均现象，是指用硬质部件在显示器表面划刮后，在不破坏表面膜层的前提下，显示器上会沿着划刮位置的路线出现mura（亮度不均）的现象，并且在短时间内mura无法消失。trace mura产生的原理是当显示面板受到压力时，受压位置倾角较大的液晶分子挤压重新排列，使光透过率发生变化，当压力撤销后，重新排列的液晶分子在电场的作用力下无法在短时间内回到原始的位置，从而影响显示效果，最终会影响产品品质。


技术实现要素：

3.本技术的目的在于提供一种阵列基板和显示面板，旨在解决如何降低trace mura现象的技术问题。
4.为实现上述申请目的，本技术采用的技术方案如下：第一方面，本技术提供一种阵列基板，所述阵列基板包括：衬底和形成于所述衬底上的第一电极和第二电极，所述第一电极为像素电极，所述第二电极为公共电极或对地电极，所述第一电极和所述第二电极通过至少一层力敏电阻材料层相连接，所述力敏电阻材料层挤压后由绝缘体或半导体变成导体。
5.在一个实施例中，所述阵列基板还包括：栅极，形成于所述衬底上；栅极绝缘层，形成于所述衬底上并覆盖所述栅极；有源层，形成于所述栅极绝缘层上；源漏极，形成于所述有源层上；钝化层，形成于所述源漏极上；所述第一电极位于所述钝化层上，所述第二电极位于所述衬底和所述栅极绝缘层之间，所述第一电极与所述钝化层之间设有一层所述力敏电阻材料层，所述第二电极与所述栅极绝缘层之间设有一层所述力敏电阻材料层，所述第一电极通过过孔与所述第二电极上的所述力敏电阻材料层相接触。
6.在一个实施例中，所述阵列基板还包括：栅极，形成于所述衬底上；栅极绝缘层，形成于所述衬底上并覆盖所述栅极；有源层，形成于所述栅极绝缘层上；源漏极，形成于所述有源层上；钝化层，形成于所述源漏极上；色阻层，形成于所述钝化层上；
平坦层，形成于所述色阻层上；所述第一电极和所述第二电极同层，所述第二电极为公共电极；所述第一电极和所述第二电极间隔设置在所述平坦层上，所述力敏电阻材料层覆盖所述第一电极和所述第二电极，以将所述第一电极和所述第二电极连接；或者所述力敏电阻材料层设置在所述平坦层上，所述第一电极和所述第二电极间隔设置在所述力敏电阻材料层上，通过所述力敏电阻材料层实现连接。
7.在一个实施例中，所述力敏电阻材料层的材料选自硅半导体、导电聚合物、含导电材料的有机绝缘材料中的至少一种。
8.在一个实施例中，所述导电聚合物选自聚噻吩类聚合物和聚苯胺类聚合物中的至少一种；和/或所述有机绝缘材料中的所述导电材料选自碳纳米管和石墨烯纳米片的至少一种。
9.在一个实施例中，所述力敏电阻材料层的材料选自含导电材料的有机绝缘材料，所述力敏电阻材料层厚度为200nm~1500nm。
10.在一个实施例中，所述导电材料占所述力敏电阻材料层的体积分数为40%~60%。
11.在一个实施例中，所述力敏电阻材料层与所述第一电极或所述第二电极的接触部分设有导电的尖端状材料，所述尖端状材料的尖端朝向所述力敏电阻材料层。
12.本技术提供的阵列基板设有至少一层力敏电阻材料层，该力敏电阻材料层将第一电极即像素电极和第二电极即公共电极或对地电极相连接，力敏电阻材料层的电阻值随外力增大而减小，未有外力时，该力敏电阻材料层是绝缘体或半导体，不影响显示效果，因力敏电阻材料层连接第一电极和第二电极，因此，力敏电阻材料层挤压后电阻变小可以由绝缘体或半导体变成导体，导电的力敏电阻材料层将第一电极与第二电极短接连通，从而可以避免受压部位的液晶分子重排，从而可以避免产生trace mura现象，最终提升该产品品质。
13.第二方面，本技术提供一种显示面板，所述显示面板包括：本技术所述的阵列基板、与所述阵列基板相对设置的彩膜基板，以及位于所述阵列基板和所述彩膜基板之间的液晶层。
14.在一个实施例中，所述彩膜基板设有黑色矩阵，所述力敏电阻材料层与所述黑色矩阵相对设置。
15.本技术提供的显示面板包括本技术特有的阵列基板，该阵列基板设有特有的力敏电阻材料层将第一电极和第二电极连接，力敏电阻材料层挤压后电阻变小可以由绝缘体或半导体变成导体，从而使第一电极与第二电极短接连通，这样可以避免受压部位的液晶分子重排，从而可以避免产生trace mura现象，最终提升该显示面板的产品品质。
附图说明
16.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本技术第一实施例提供的阵列基板的一种结构示意图；图2是本技术第一实施例提供的阵列基板的另一种结构示意图；图3是本技术第二实施例提供的阵列基板的结构示意图；图4是本技术第三实施例提供的阵列基板的结构示意图；图5是本技术第四实施例提供的显示面板的一种结构示意图；图6是本技术第四实施例提供的显示面板的另一种结构示意图；其中，图中各附图标记：10
‑
衬底，11
‑
第一电极，12
‑
第二电极，13
‑
力敏电阻材料层，14
‑
栅极，15
‑
栅极绝缘层，16
‑
有源层，17
‑
源漏极，18
‑
钝化层，19
‑
色阻层，20
‑
平坦层，21
‑
过孔，30
‑
液晶层，31
‑
液晶分子，40
‑
彩膜基板，41
‑
黑色矩阵。
具体实施方式
18.为了使本技术要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
19.本技术中，术语“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况。其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
20.本技术中，“至少一种”是指一种或者多种，“多种”是指两种或两种以上。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。
21.应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，部分或全部步骤可以并行执行或先后执行，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。
22.在本技术实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
23.术语“第一”、“第二”仅用于描述目的，用来将目的如物质彼此区分开，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。例如，在不脱离本技术实施例范围的情况下，第一xx也可以被称为第二xx，类似地，第二xx也可以被称为第一xx。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
24.第一实施例：本实施例提供一种阵列基板，如图1和图2所示，该阵列基板包括：衬底10；第一电极11，形成于衬底10上；第二电极12，形成于衬底10上；第一电极11为像素电极，第二电极12为公共电极或对地电极；第一电极11和第二电极12通过至少一层力敏电阻材料层13相连接，力敏电阻材料层13挤压后由绝缘体或半导体变成导体。
25.本实施例提供的阵列基板设有至少一层力敏电阻材料层13，该力敏电阻材料层13将第一电极11即像素电极和第二电极12即公共电极或对地电极相连接，力敏电阻材料层13的电阻值随外力增大而减小，未有外力时，该力敏电阻材料层13是绝缘体或半导体，不影响显示效果，因力敏电阻材料层13连接第一电极和第二电极，因此，当力敏电阻材料层13挤压后电阻变小可以由绝缘体或半导体变成导体，导电的力敏电阻材料层13将第一电极11与第二电极12短接连通，从而可以消除挤压位置的第一电极11和第二电极12之间的高压差，避免受压部位的液晶分子重排，从而可以避免产生trace mura现象，最终提升该产品品质。
26.本实施例中，第一电极11和第二电极12可以在同层，位于力敏电阻材料层13同一侧，力敏电阻材料层13可以位于第一电极11和第二电极12之上，13也可以位于第一电极11和第二电极12之下；如图1所示，力敏电阻材料层13覆盖在第一电极11和第二电极12上将第一电极11和第二电极12连接，此时第二电极12可以为公共电极。当然，第一电极11和第二电极12可以不同层，分别位于力敏电阻材料层13两侧，如图2所示，力敏电阻材料层13在第一电极11和第二电极12之间将第一电极11和第二电极12连接，此时第二电极12可以为公共电极或对地电极。
27.具体地，本实施例提供的阵列基板是一种用于液晶显示面板的阵列基板，该阵列基板上的力敏电阻材料层13的材料具有力敏电阻性能，其电阻值随外力作用的变化而变化，具体地，力敏电阻材料的电阻随作用力增大而减小，外力作用使该力敏电阻材料层13由不导电的绝缘体或半导体变为导体，从而在挤压位置将第一电极11和第二电极12连通，如此避免显示面板按压部位的液晶分子重排，可避免产生trace mura，提升产品品质。
28.需要说明是，本技术中所说的力或受压，一般是指目前能产生mura的外力，其对应有一个阈值。当不受外力作用或所受外力小于该阈值时，本技术实施例的阵列基板中的力敏电阻材料层13为不导电的绝缘体或半导体；当外力大于或等于该阈值时，该力敏电阻材料层13由绝缘体或半导体变成导体，当外力再次撤走时，再次绝缘；如此既不影响正常使用时的显示面板的显示效果，又可以避免产生trace mura现象。
29.具体地，阵列基板上的力敏电阻材料层13的材料选自硅半导体、导电聚合物、含导电材料的有机绝缘材料中的至少一种。其中，导电聚合物是由导电单体与一些树脂类的单体通过化学聚合反应而成的聚合物，具体可以选自聚噻吩类聚合物和聚苯胺类聚合物中的至少一种。上述硅半导体和导电聚合物具有力敏电阻性能，制成本技术的力敏电阻材料层13后，未挤压时不导电，当收到一定阈值的外力时，即变成导体。
30.上述含导电材料的有机绝缘材料中，导电材料选自碳纳米管和石墨烯纳米片的至少一种，石墨烯纳米片和碳纳米管分散在有机绝缘材料中。其中，有机绝缘材料可以是聚四氟乙烯、硅橡胶、丙烯类树脂等。未挤压时为绝缘体，当力敏电阻材料层13在一定阈值的外力作用后，其中的导电材料部分相互接触可使力敏电阻材料层13由绝缘体变成导体。
31.具体地，力敏电阻材料层13的厚度为200nm~1500nm。力敏电阻材料层13中，分散的碳纳米管尺寸可以为2nm
×
100nm~100nm
×
1μm，石墨烯纳米片尺寸可以为2nm
×
200nm~20nm
×
1μm。而200nm~1500nm厚度的力敏电阻材料层13更容易在一定阈值的外力作用后导电。进一步地，力敏电阻材料层13内的导电材料（如碳纳米管或石墨烯纳米片）占力敏电阻材料层13的体积百分比为40%~60%。在上述体积占比条件下，力敏电阻材料层13受压可以更好地实现导电材料接触，从而变成导体。需要说明的是，本技术所说的纳米级材料，可以是指尺寸
在1nm~1000nm之间的材料。
32.具体地，力敏电阻材料层13与第一电极11的接触部分设有导电的尖端结构，尖端结构的尖端朝向力敏电阻材料层13。或者，力敏电阻材料层13与第二电极12的接触部分导电设有导电的尖端结构，尖端结构的尖端朝向力敏电阻材料层13。具体地，该尖端结构是一层导电的尖端状材料，设于力敏电阻材料层13与第一电极11或者第二电极12之间，尖端结构尖端朝向力敏电阻材料层13。当力敏电阻材料层13在外力作用受压后，导电材料至少部分相互接触使力敏电阻材料层13由绝缘体变成导体，同时尖端结构可以刺穿力敏电阻材料层13表面，与导电材料接触导通，从而可以进一步增加力敏电阻材料层13与第一电极11或第二电极12的导电性。
33.第二实施例：本实施例提供一种阵列基板，如图3所示，该阵列基板还包括：衬底10；栅极14，形成于衬底10上；栅极绝缘层15，形成于衬底10上并覆盖栅极14；有源层16，形成于栅极绝缘层15上；源漏极17，形成于有源层16上；钝化层18，形成于所述源漏极17上；第一电极11和第二电极12不同层，第一电极11位于钝化层18上，第二电极12位于衬底10和栅极绝缘层15之间，第一电极11与钝化层18之间设有一层力敏电阻材料层13，第二电极12与栅极绝缘层15之间设有一层力敏电阻材料层13，第一电极11通过过孔21与第二电极12上的力敏电阻材料层13相接触。其中，第一电极11为像素电极，钝化层18上的力敏电阻材料层13可以将子像素电极连通；第二电极12为公共电极或对地电极，第二电极12上的力敏电阻材料层13可以将第一电极11和第二电极12连通，这样实现每个子像素电极和第二电极12连通。当力敏电阻材料层13受一定阈值的外力后变成导体，导电的力敏电阻材料层13将第一电极11与第二电极12连接导通，这样挤压位置将像素电极与公共电极或对地电极短接连通，消除挤压位置两电极之间的高压差，从而可以使更多像素单元区域避免受压部位的液晶分子重排，避免产生trace mura现象，最终提升该产品品质。其中，第一实施例的力敏电阻材料层13的材料、厚度可选方案均可以用于图3所示的阵列基板中。
34.第三实施例：本实施例提供的阵列基板为coa（color filter on array）基板，将色阻层集成制作于阵列基板一侧，具体地，如图4所示，该阵列基板还包括：衬底10；栅极14，形成于衬底10上；栅极绝缘层15，形成于衬底10上并覆盖栅极14；有源层16，形成于栅极绝缘层15上；源漏极17，形成于有源层16上；钝化层18，形成于源漏极17上；色阻层19，形成于钝化层18上；平坦层20，形成于色阻层19上；
第一电极11和第二电极12同层，第一电极11为像素电极，第二电极12为公共电极；第一电极11和第二电极12间隔设置在平坦层20上，力敏电阻材料层13覆盖第一电极11和第二电极12，以将第一电极11和第二电极12连接。这样的结构不仅利于当力敏电阻材料层13的制备，工艺简单，而且当力敏电阻材料层13受一定阈值的外力后变成导体，导电的力敏电阻材料层13将第一电极11与第二电极12连接导通，这样挤压位置将像素电极与公共电极短接连通，从而可以避免受压部位的液晶分子重排，避免产生trace mura现象，最终提升该产品品质。其中，第一实施例的力敏电阻材料层13的材料、厚度可选方案均可以用于图4所示的阵列基板中。
35.另外，力敏电阻材料层13还可以设置在平坦层20上，而第一电极11和第二电极12间隔设置在力敏电阻材料层13上，通过该力敏电阻材料层13实现连接。
36.第四实施例：本实施例提供一种显示面板，如图5和图6所示，显示面板包括：阵列基板、与阵列基板相对设置的彩膜基板40，以及位于阵列基板和彩膜基板40之间的液晶层30；具体地，阵列基板包括：衬底10，形成于衬底10上的第一电极11和第二电极12；第一电极11为像素电极，第二电极12为公共电极或对地电极；第一电极11和第二电极12通过至少一层力敏电阻材料层13相连接，力敏电阻材料层13挤压后由绝缘体或半导体变成导体。
37.其中，第一电极11和第二电极12可以在同层，位于力敏电阻材料层13同一侧，如图5所示；当然，第一电极11和第二电极12可以不同层，分别位于力敏电阻材料层13两侧，如图6所示。
38.本实施例提供的显示面板包括本技术实施例特有的阵列基板，该阵列基板设有特有的力敏电阻材料层13将第一电极11和第二电极12连接，力敏电阻材料层13挤压后电阻变小可以由绝缘体或半导体变成导体，从而使第一电极11与第二电极12短接连通，这样可以避免受压部位液晶层30中的液晶分子31重排，从而可以避免产生trace mura现象，最终提升该显示面板的产品品质。
39.具体地，显示面板的彩膜基板40设有黑色矩阵41，力敏电阻材料层与黑色矩阵41相对设置。力敏电阻材料一般是透明材料，遮光影响小，然而如本技术实施例中的力敏电阻材料层13与黑色矩阵41相对设置，这样可以进一步降低遮光影响，使显示面板具有更好的显示效果。
40.具体地，本技术实施例提供的显示面板中可以设置有上述第一实施例、第二实施例、以及第三实施例提供的阵列基板，因此，上述阵列基板可选的方案均可以用于该显示面板中，显示面板具有上述实施例提供的阵列基板的所有优势，在此不再赘述。
41.以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。