一种开关机电路及电子设备的制作方法

1.本技术涉及电子电路技术领域，特别涉及一种开关机电路及电子设备。


背景技术：

2.目前对于大部分电子产品都是通过控制设置在电子产品上的按键开关实现开机或关机。
3.针对pc的一种开关机过程，可以通过ec芯片和南桥芯片共同控制实现。例如，在关机状态下，按一下开关机按键，系统自动上电开机。在开机状态下，在系统的开始菜单点关机按键，系统保存当前资料后自动掉电关机，即软关机。又或者，在开机状态下长按开关机按键一段时间后可以强制系统掉电关机，以针对系统死机状态下或需要快速关机的应用。在休眠状态下，短按开关机按键可以把系统从休眠状态唤醒。这种开关机方式是目前最安全可靠，也是最人性化的。
4.针对一些手持设备的开关机过程，在关机状态下，长按开关机按键可以实现开机。在开机状态下，长按开关机按键可以实现软关机。该开关机过程的控制需要主控芯片参与，但在主控芯片死机状态下无法响应关机信号，只能拔掉电池或断开电源才能进行断电关机，非常不方便，而且在系统开机状态下插拔电源很容易造成系统电源震荡而导致系统电路损坏。
5.针对一些台式设备的开关机过程，在关机状态下，按一下开关机按键可以实现开机。在开机状态下，按一下开关机按键可以实现关机。该开关机过程的控制需要主控芯片参与，但是没有软关机过程，只是通过主控芯片响应开关机按键信号来控制开关管的通断实现电电源的开启或关闭。
6.除此之外，还有一些设备的开关机过程是直接通过机械开关实现电源的通断，没有软关机过程或主控芯片参与，而且这种开关机过程很容易使电源发生震荡，导致设备损坏。


技术实现要素：

7.有鉴于此，本技术的主要目的在于提供一种开关机电路及电子设备，能够实现安全可靠的开关机过程，避免电源震荡对电路造成损伤，并且该电路还具备结构简单以及待机功耗低的优势。
8.第一方面，本技术提供了一种开关机电路，包括：供电模块、第一开机模块、第二开机模块、开关模块、延时触发模块、控制模块；
9.所述第一开机模块的输入端连接所述供电模块的输出端，第一受控端连接所述开关模块，第二受控端连接所述控制模块的输出端，输出端连接所述第二开机模块的输入端；
10.所述第二开机模块的输出端连接所述控制模块的电源端，受控端连接所述延时触发模块的输出端；
11.所述延时触发模块的输入端连接所述开关模块，用于根据所述开关模块的按压时
长生成高低电平的触发信号，控制所述第二开机模块的通断；
12.所述控制模块的输入端连接所述开关模块，通过输出端输出高低电平的控制信号，控制所述第一开机模块的通断。
13.由上，本技术提供的开关机电路，通过控制模块和分立器件组成，通过按压开关模块实现硬开机电路和强制关机电路，同时还通过控制模块输出控制信号实现软关机电路。本技术的电路简单，具有较低的功耗和较高的可靠性，能够避免电源震荡对电路造成损伤。
14.在第一方面的一种可能的实现方式中，所述控制模块包括电源管理模块和芯片模块；
15.所述电源管理模块的电源端连接所述第二开机模块的输出端，输入端连接所述开关模块，输出端连接所述芯片模块的输入端；
16.所述芯片模块的唤醒端连接所述开关模块，输出端连接所述第一开机模块的第二受控端。
17.由上，当按压开关模块，使第一开机模块和第二开机模块导通，为电源管理模块供电时，电源管理模块可依照上电时序依次生成不同的工作电压为设备的各个器件供电，同时输出复位信号至芯片模块，使芯片模块复位，输出高电平的控制信号至第一开机模块的第二受控端，即便开关模块断开，也能使第一开机模块保持导通。
18.在第一方面的一种可能的实现方式中，所述第一开机模块包括第一mos管和第一三极管；
19.所述第一mos管的源极连接所述供电模块的输出端，漏极连接所述第二开机模块的输入端，栅极分别连接所述开关模块和所述第一三极管的集电极；
20.所述第一三极管的发射极接地，基极连接所述控制模块的输出端。
21.由上，当开关模块短暂按下时，第一mos管的栅极电平被拉低，第一mos管导通，供电模块通过该第一mos管为第二开机模块供电，第一三极管的基极连接控制模块，当控制模块输出高电平控制信号时，该第一三极管导通，第一mos管的电压差大于导通电压，使第一mos管保持导通状态。
22.在第一方面的一种可能的实现方式中，所述第二开机模块包括第二mos管和第二三极管；
23.所述第二mos管的源极连接所述第一mos管的漏极，漏极连接所述控制模块的电源端，栅极连接所述第二三极管的集电极；
24.所述第二三极管的发射极接地，基极连接所述延时触发模块的输出端。
25.由上，第二三极管的基极连接延时触发模块的输出端，当延时触发模块根据开关模块的按压情况输出高电平的触发信号时，第二三极管导通，将第二mos管的栅极的电平拉低，使第二mos管导通，为控制模块供电，当延时触发模块根据开关模块的按压情况输出低电平的触发信号时，第二三极管端口，第二mos管的电压差低于导通电压，使第二mos管断开，停止为控制模块供电。
26.在第一方面的一种可能的实现方式中，所述延时触发模块包括延时芯片和与门电路；
27.所述延时芯片用于检测所述开关模块的按压时长，输出高低电平的开关量信号；
28.所述与门电路用于根据所述开关量信号输出高低电平的触发信号。
29.由上，延时芯片根据开关模块的按压时长输出高低电平的开关量信号，与门电路根据该高低电平的开关量信号输出对应的高低电平的触发信号，以控制第二开机模块的通断。
30.在第一方面的一种可能的实现方式中，所述与门电路包括第一二极管和第二二极管；
31.所述第一二极管的输入端连接所述延时芯片的输出端，所述第二二极管的输入端连接所述开关模块，所述第一二极管的输出端和第二二极管的输出端连接所述第二开机模块的受控端。
32.由上，通过两个二极管组成与门电路，其中一个二极管的输入端连接延时芯片的输出端，另外一个二极管的输入端连接开关模块，延时芯片输出的高低电平的开关量信号与开关模块按压产生的信号通过两个二极管相或，输出高低电平的触发信号，从而控制第二开机模块的通断。
33.在第一方面的一种可能的实现方式中，所述开关模块包括按键开关；
34.所述按键开关的一端连接工作电压，另一端连接所述延时触发模块的输入端，接地端接地，连接工作电压的一端还分别连接所述第一开机模块的第一受控端、所述控制模块的输入端。
35.由上，通过按压按键开关可将第一开机模块的第一受控端的电平拉低，以使第一开机模块导通，通过按压按键开关还可以为控制模块提供不同信号。同时，根据按压时长，可使延时触发模块输出高低电平的触发信号。
36.在第一方面的一种可能的实现方式中，所述延时触发模块的电源端连接所述第一开机模块的输出端。
37.由上，当第一开机模块导通时，供电模块通过第一开机模块为延时触发模块供电，以使延时触发模块根据开关模块的按压时长输出高低电平的触发信号。
38.在第一方面的一种可能的实现方式中，
39.通过按压第一时长的所述开关模块，所述第一开机模块导通，所述延时触发模块根据所述第一时长输出高电平的触发信号至所述第二开机模块的受控端，所述第二开机模块为所述控制模块供电，所述控制模块输出高电平的控制信号至所述第一开机模块的第二受控端，控制所述第一开机模块保持导通，完成开机；
40.通过按压第二时长的所述开关模块，所述延时触发模块根据所述第二时长输出低电平的触发信号至所述第二开机模块的受控端，所述第二开机模块断开供电，完成强制关机；
41.通过控制模块输出低电平的控制信号至所述第一开机模块的第二受控端，控制所述第一开机模块断开供电，完成软关机。
42.由上，在关机状态下，可通过按压第一时长的开关模块，实现硬开机电路，在开机状态下，可通过按压第二时长的开关模块，使延时触发模块输出低电平的触发信号，实现强制关机电路，同时还可以通过控制模块输出低电平的控制信号至第一开机模块，控制第一开机模块断开供电，实现软关机电路。
43.第二方面，本技术提供了一种电子设备，包括如第一方面及上述各种可选的实现方式提供的多种技术方案中的开关机电路。
44.本技术的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。
附图说明
45.图1为本技术实施例提供的一种开关机电路的架构图；
46.图2为本技术实施例提供的控制模块的架构图；
47.图3为本技术实施例提供的一种开关机电路的电路图；
48.图4为本技术实施例提供的一种电源管理模块的供电电路的示意图；
49.图5为本技术实施例提供的一种电源管理模块的配置电路的示意图；
50.图6为本技术实施例提供的一种芯片模块的电路示意图。
51.应理解，上述结构示意图中，各框图的尺寸和形态仅供参考，不应构成对本技术实施例的排他性的解读。结构示意图所呈现的各框图间的相对位置和包含关系，仅为示意性地表示各框图间的结构关联，而非限制本技术实施例的物理连接方式。
具体实施方式
52.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
53.说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置a和b的设备”不应局限为仅由部件a和b组成的设备。
54.本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本技术的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。
55.下面结合附图对本技术实施例进行详细说明。
56.如图1所示为本技术实施例提供的一种开关机电路的架构图，本技术实施例提供的开关机电路可以实现硬开机电路、软关机电路、强制关机电路，电路结构简单，功耗较低，具有较高的可靠性。参考图1，本技术实施例提供的一种开关机电路，包括供电模块100、第一开机模块200、第二开机模块300、控制模块400、开关模块500、延时触发模块600。
57.第一开机模块200的输入端连接供电模块100的输出端，第一受控端连接开关模块500，第二受控端连接控制模块400的输出端，输出端连接第二开机模块300的输入端。
58.第二开机模块300的输出端连接控制模块400的电源端，受控端连接延时触发模块600的输出端。
59.延时触发模块600的输入端连接开关模块500，用于根据开关模块500的按压时长生成高低电平的触发信号，控制第二开机模块300的通断。
60.控制模块400的输入端连接开关模块500，通过输出端输出高低电平的控制信号，控制第一开机模块200的通断。如图2所示，控制模块400具体包括电源管理模块410(power management ic，pmic)和芯片模块420，该电源管理模块410的电源端连接第二开机模块300的输出端，输入端连接开关模块500，输出端连接芯片模块的输入端，该电源管理模块410可将供电电压转换为各个模块或子电路所需的工作电压，并分别为其供电，同时还可以输出复位信号至芯片模块420，使芯片模块420复位输出高低电平的控制信号。该芯片模块420可以选用mcu、cpu或其他微处理器，该芯片模块420根据复位信号复位并输出高低电平的控制信号至第一开机模块的第二受控端，以控制第一开机模块200的通断。同时，该芯片模块420的唤醒端还连接开关模块500，当芯片模块处于休眠状态时，可通过短按开关模块500输出唤醒信号，以唤醒该芯片模块420。
61.本技术实施例的一种实现方式中，在关机状态下，通过按压第一时长的开关模块500，第一开机模块200的第一受控端的电平被拉低，第一开机模块200导通，延时触发模块600根据第一时长输出高电平的触发信号至第二开机模块300的受控端，第二开机模块300导通，为电源管理模块410供电，该电源管理模块410输出复位信号至芯片模块420，使芯片模块420复位并输出高电平的控制信号至第一开机模块200的第二受控端，控制第一开机模块200保持导通，完成开机。
62.本技术实施例的一种实现方式中，在开机状态下，通过按压第二时长的开关模块500，延时触发模块600根据第二时长输出低电平的触发信号至第二开机模块300的受控端，第二开机模块300断开供电，完成强制关机。
63.本技术实施例的一种实现方式中，在开机状态下，通过芯片模块420输出低电平的控制信号至第一开机模块200的第二受控端，控制第一开机模块200断开供电，完成软关机。
64.基于图1所示的开关机电路的架构图，结合图3所示的开关机电路的部分电路图，对本技术实施例提供的开关机电路进行详细描述。如图3所示，该开关机电路包括mos管q3、三极管q4、mos管q5、三极管q6、按键开关b1、二极管d0702、延时芯片u2、二极管d1、二极管d2，以及电路所需的各电阻和各电容。其中，mos管q3、三极管q4用于组成第一开机模块200，mos管q5、三极管q6用于组成第二开机模块300，按键开关b1、二极管d0702用于组成开关模块500，延时芯片u2、二极管d1、二极管d2用于组成延时触发模块600。
65.mos管q3的源极通过电容c44、c45、c48组成的滤波电路连接供电端dc_in，mos管q3的漏极连接电源输出端dc_in2，为延时芯片u2供电，mos管q3的栅极作为第一开机模块的第一受控端，分别连接按键开关b1和三极管q4的集电极，三极管q4的发射极接地，三极管q4的基极作为第一开机模块的第二受控端，连接上述芯片模块420的输出端，根据芯片模块420输出的高低电平的控制信号alive_pwren控制三极管q4的通断。
66.mos管q5的源极连接mos管q3的漏极，mos管q5的漏极连接电源输出端vsys_in为上述电源管理模块410供电，mos管q5的栅极连接三极管q6的集电极，三极管q6的发射极接地，三极管q6的基极作为第二开机模块的受控端，连接延时触发模块的输出端，根据延时触发模块输出的高低电平的触发信号power_on_delay，控制三极管q6的通断。
67.按键开关b1具有四个管脚，其中两个管脚1、2接地，另外两个管脚3、4中的管脚3通
过一二极管d0702连接工作电压端3.3v，还通过电阻r38连接mos管q3的栅极。该按键开关b1可通过按压实现接地，当按键开关b1按下时，工作电压端输出的电压3.3v通过二极管d0702和该按键开关b1接地，输出低电平的开机信号pmic_on，此时mos管q3的栅极电平被拉低，mos管q3的电压差大于导通电压，mos管q3导通。该按键开关b1的管脚4连接延时芯片u2的输入端，延时芯片u2可根据按键开关b1的按压时长，输出高低电平的开关量信号。该工作电压端3.3v还根据按键开关b1的按压情况，通过一电阻r19输出唤醒信号wake_up至芯片模块420的唤醒端，将芯片模块420从休眠状态唤醒。
68.延时芯片u2为可编程ic器件，可通过设置时间门限(例如可设置为5s)输出高低电平的信号，该延时芯片u2的电源端vcc可连接电源输出端dc_in2，输入端sw1、sw2连接按键开关b1的管脚4，输出端rst连接二极管d1、d2组成的与门电路，其中二极管d1的输入端连接延时芯片u2的输出端rst，二极管d2的输入端连接按键开关b1的管脚3。延时芯片u2通过检测按键开关b1的按压时长，当按键开关b1的按压时长低于设置的时间门限(例如可设置为5s)时，延时芯片u2输出为高电平的开关量信号，并通过二极管d1、d2组成的与门电路相或，输出高电平的触发信号power_on_delay至三极管q6的基极，使三极管q6导通，将mos管q5的栅极电平拉低，mos管q5的电压差大于导通电压，mos管q5导通，电源输出端vsys_in供电打开，为电源管理模块410供电，电源管理模块410根据上电时序为各模块或器件依次上电，并输出复位信号复位芯片模块420，完成开机，芯片模块420根据复位信号输出高电平的控制信号alive_pwren，使三极管q4保持导通状态，以使mos管q3保持导通，当按键开关b1松开时，由于mos管q3和mos管q5仍然导通，电源输出端dc_in2和电源输出端vsys_in仍然保持供电，以保持正常的开机状态。当按键开关b1的按压时长高于设置的时间门限(例如可设置为5s)时，延时芯片u2输出为低电平的开关量信号，并通过二极管d1、d2组成的与门电路相或，输出低电平的触发信号power_on_delay至三极管q6的基极，使三极管q6断开，将mos管q5的栅极电平拉高，mos管q5的电压差小于导通电压，mos管q5断开，电源输出端vsys_in供电断开，设备掉电关机。
69.本实施例中，电源管理模块包括供电电路和配置电路，如图4所示的电源管理模块的供电电路的示意图，该供电电路包括dcdc转换器和ldo稳压器，通过该dcdc转换器和ldo稳压器可将电源输出端vsys_in的供电电压转换为各模块或器件所需的工作电压，并稳定的输出给各模块或器件。该电源管理模块的供电电路可通过配置电路进行配置，如图5所示的电路管理模块的配置电路的示意图，该配置电路中包括配置芯片，可用于对供电电路进行配置，同时还可生成复位信号sys_rst，并输出至芯片模块。
70.如图6所示的芯片模块的电路图，该芯片模块可以为mcu、cpu或其他微处理器，可根据电源管理模块输出的复位信号sys_rst复位，并输出高电平的控制信号alive_pwren至三极管q4的基极，使三极管q4保持导通，以使mos管q3保持导通，通过电源输出端dc_in为延时芯片u2供电。同时，当芯片模块处于休眠状态时，可通过短按按键开关b1，开关模块输出唤醒信号wake_up，将该芯片模块从休眠状态唤醒，该芯片模块仍然输出高电平的控制信号alive_pwren，使三极管q4保持导通。当需要进行软关机时，可通过在设备的图形界面中，点按关机菜单，从而控制该芯片模块保存当前数据后，输出低电平的控制信号alive_pwren至三极管q4的基极，使三极管q4断开，mos管q3的电压差小于导通电压，mos管q3断开，设备掉电关机，从而实现设备的软关机。
71.综上，本技术实施例通过主控芯片及分立器件构成的开关机电路，可实现硬开机电路、强制关机电路、软关机电路，还可以为设备的各模块或器件提供所需的工作电压。与现有的开关机电路相比，本技术实施例的开关机电路的结构简单，待机功耗低，同时电路可靠性较高，能够避免电源震荡对设备造成损伤。本技术实施例提供的开关机电路的适用范围较广，可应用于各种台式、手持等电子设备中，有效提高了电子设备的开关机稳定性和用户的使用效果。
72.注意，上述仅为本技术的较佳实施例及所运用的技术原理。本领域技术人员会理解，本技术不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本技术的保护范围。因此，虽然通过以上实施例对本技术进行了较为详细的说明，但是本技术不仅仅限于以上实施例，在不脱离本技术的构思的情况下，还可以包括更多其他等效实施例，均属于本技术的保护范畴。