在读取硬位后通过升压调制读取软位的制作方法

1.本文中所公开的至少一些实施例总体上涉及存储器系统，且更具体地说，不限于配置成通过用于从存储器单元读取硬位数据的电压的升压调制来读取软位数据的存储器系统。


背景技术：

2.存储器子系统可包含一或多个存储数据的存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统，将数据存储在存储器装置处并从存储器装置检索数据。


技术实现要素：

3.在一方面，本公开涉及一种存储器子系统，其包括：处理装置；以及至少一个存储器装置，所述存储器装置具有在集成电路裸片上形成的存储器单元群组；其中所述处理装置配置成向所述存储器装置传输具有标识所述存储器单元群组的地址的读取命令；其中响应于所述读取命令，所述存储器装置配置成：使用第一电压读取所述存储器单元群组；根据使用第一电压读取所述存储器单元群组的结果来产生硬位数据；将在读取所述存储器单元群组以获得所述硬位数据时施加到所述存储器单元群组的所述第一电压改变为第二电压和第三电压；在所述第二电压下并在所述第三电压下读取所述存储器单元群组；以及根据在所述第二电压下和在所述第三电压下读取所述存储器单元群组的结果来产生软位数据。
4.在另一方面，本公开涉及一种方法，其包括：在存储器装置中从存储器子系统的处理装置接收具有标识所述存储器装置中的存储器单元群组的地址的读取命令；以及响应于所述读取命令，通过所述存储器装置使用第一电压读取所述存储器单元群组；在所述存储器装置中根据使用所述第一电压读取所述存储器单元群组的结果来产生硬位数据；将在读取所述存储器单元群组时施加到所述存储器单元群组的所述第一电压改变为第二电压和第三电压；在所述第二电压下并在所述第三电压下读取所述存储器单元群组；以及根据在所述第二电压下和在所述第三电压下读取所述存储器单元群组的结果来产生软位数据。
5.在又一方面，本公开涉及一种存储器装置，其包括：集成电路封装，其围封所述存储器装置；以及多个存储器单元群组，其在至少一个集成电路裸片上形成；其中响应于读取命令，所述存储器装置配置成，使用第一电压读取所述集成电路裸片上的存储器单元群组；根据使用第一电压读取所述存储器单元群组的结果来产生硬位数据；将在读取所述存储器单元群组时施加到所述存储器单元群组的所述第一电压改变为第二电压和第三电压；在所述第二电压下并在所述第三电压下读取所述存储器单元群组；以及根据在所述第二电压下读取所述存储器单元群组的结果和在所述第三电压下读取所述存储器单元群组的结果的异或(xor)来产生软位数据。
附图说明
6.在附图的各图中作为实例而非限制示出了实施例，在附图中，相似的参考标号指示类似的元件。
7.图1示出根据本公开的一些实施例的具有存储器子系统的实例计算系统。
8.图2示出根据一个实施例的具有配置成测量信号和噪声特性的校准电路的集成电路存储器装置。
9.图3示出根据一个实施例的测量信号和噪声特性以改进存储器操作的实例。
10.图4示出根据一个实施例的通过经施加以从存储器单元读取硬位数据的读取电压的升压调制读取软位数据。
11.图5示出根据一个实施例的执行读取命令的方法。
12.图6是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
13.本公开的至少一些方面涉及一种配置成通过对经施加以从存储器单元读取硬位数据的电压进行升压调制来读取软位数据的存储器子系统。存储器子系统可以是存储装置、存储器模块或存储装置和存储器模块的混合物。下面结合图1描述存储装置和存储器模块的实例。大体来说，主机系统可利用包含存储数据的一或多个组件(例如，存储器装置)的存储器子系统。主机系统可提供将存储在存储器子系统处的数据，并且可请求将从存储器子系统检索的数据。
14.集成电路存储器单元(例如，快闪存储器单元)可在阈值电压下编程成借助于其状态来存储数据。例如，如果存储器单元配置/编程成在阈值电压下处于允许大量电流通过存储器单元的状态，那么存储器单元正在存储位一；否则存储器单元正在存储位零。此外，存储器单元可通过在多个阈值电压下以不同方式配置/编程而存储多个数据位。例如，存储器单元可通过在多个阈值电压下具有状态的组合而存储多个数据位；且阈值电压下存储器单元的状态的不同组合可被解释为表示存储于存储器单元中的数据位的不同状态。
15.然而，在使用写入操作配置/编程集成电路存储器单元的状态以将数据存储在存储器单元中之后，用于读取存储器单元的经优化阈值电压可归因于例如电荷损失、读取干扰、交叉温度效应(例如，不同操作温度下的写入和读取)等若干因素而移位，尤其是当存储器单元编程成存储多个数据位时。
16.数据可编码有冗余信息以促进错误检测和恢复。当编码有冗余信息的数据存储于存储器子系统中时，所述存储器子系统可以检测从存储器子系统检索到的原始编码数据中的错误，和/或恢复用于产生用于存储在存储器子系统中的编码数据的原始未编码数据。当从存储器子系统检索到的原始编码数据含有小于阈值量的错误或编码数据中的位错误率低于阈值时，恢复操作可成功(或具有高成功概率)。例如，可使用例如错误校正码(ecc)、低密度奇偶校验(ldpc)码等技术来执行错误检测和数据恢复。
17.当从存储器子系统的存储器单元检索到的编码数据错误太多而无法成功解码时，存储器子系统可利用用于读取存储器单元的调整参数来重新尝试执行读取命令。然而，通过具有多轮校准、读取、解码失败和重试的多次读取重试直至从存储器单元检索到的编码数据可被解码为无错误数据来搜索参数集是非常低效的。例如，盲目搜索经优化读取电压
是低效的。例如，在重试读取之间引入的一或多个命令可导致从错误中恢复数据的时延较长。
18.考虑到存储器区域内存储器单元的阈值电压的移位而施加读取电平信号中，已使用常规校准电路系统来自行校准存储器区域。在校准期间，校准电路系统配置成将不同测试信号施加到存储器区域以对输出测试信号的指定数据状态的存储器单元的数目进行计数。基于所述计数，校准电路系统确定读取电平偏移值作为对校准命令的响应。
19.本公开的至少一些方面通过在读取硬位数据后读取软位数据解决了以上和其它缺陷。例如，经施加以从存储器单元获得硬位数据的读取电压可以(例如，通过升压调制)变成邻近用于进一步读取存储器单元且因此获得软位数据的读取电压的电压。当硬位数据中所含的错误太多而无法在不具有软位数据的情况下解码时，软位数据可在解码器中用于解码硬位数据。软位数据的使用提高了解码器的错误恢复能力。
20.例如，在经由向存储器单元施加读取电压读取存储器单元之后，可以立即将读取电压调整为进一步读取存储器单元的邻近电压以确定在邻近电压下检索到的结果的异或(xor)。xor结果指示在邻近电压下从存储器单元读取的状态是否彼此一致。
21.例如，一个邻近电压可以比读取电压低50mv；另一邻近电压可以是比读取电压高50mv。因此，软位数据的xor结果指示当读取电压向上或向下偏移50mv时存储器单元是提供相同还是不同结果。
22.类似地，另一组邻近电压可以与读取电压相差90mv；且软位数据的对应xor结果指示当读取电压向上或向下偏移90mv时存储器单元是提供相同还是不同结果。
23.相比之下，硬位数据对应于在读取电压下存储器单元的状态(例如，在读取电压下存储器单元是否导电)。
24.通过升压调制将读取电压变为邻近电压可以减少读取软位数据的时间。例如，如果响应于单独命令而读取软位数据，那么软位数据的读取过程可能要耗费较长的时间段。例如，如果在一解码操作后请求软位数据，在所述解码操作中，在存储器中的可用解码器中硬位数据在没有软位数据的情况下解码失败，那么存储器装置可能需要执行操作，以设置电路来选择存储器单元再次进行读取，并使选定存储器单元上的电压升高到读取电压附近以便读取软位数据。当存储器装置中的一些资源用于执行单独命令时，延迟可能更长。但是，如果在读取硬位数据之后立即读取软位数据，那么用于读取软位数据的额外时间可以减少和/或最小化。
25.任选地，响应于读取命令，存储器装置基于针对存储器单元测量的信号和噪声特性而校准读取电压，使用经校准读取电压读取存储器单元以获得硬位数据，并将所施加读取电压升压调制到邻近电压以读取存储器单元来获得软位数据。
26.优选地，在执行读取命令期间一起调度读取硬位数据和读取软位数据的操作，以最小化获得软位数据所需的时间和/或避免可由处理单独读取命令或由对存储器单元的中间操作造成的延迟。
27.任选地，针对存储器单元所测量的信号和噪声特性用于评估使用经校准读取电压检索到的硬位数据的质量。评估的执行可至少部分地与硬位数据的读取同时进行。基于硬位数据的经评估质量，存储器装置可以通过用于读取硬位数据的所施加电压的升压调制来选择性地读取软位数据。
28.使用经校准/经优化读取电压从存储器单元群组检索到的硬位数据可以使用错误检测和数据恢复技术来解码，例如错误校正码(ecc)、低密度奇偶校验(ldpc)码等。当硬位数据中的错误率较高时，使用相对于经校准/经优化读取电压具有预定偏移的读取电压从存储器单元检索到的软位数据可用于辅助硬位数据的解码。在使用软位数据时，解码硬位数据中改进了错误恢复能力。
29.任选地，存储器子系统的控制器首先可将命令发送到存储器装置以用经校准读取电压来读取硬位数据；并且响应于对硬位数据解码失败，控制器可进一步将命令发送到存储器装置以读取对应软位数据。当在不具有软位数据的情况下硬位数据解码失败的概率低于阈值时，此类实施方案是有效的。然而，当概率高于阈值时，发送单独命令的开销变得不利。
30.当使用软位数据的概率高于阈值时，有利的是将单个命令传输到存储器装置以使存储器装置一起读取软位数据和硬位数据。此外，存储器装置可使用存储器单元的信号和噪声特性来预测软位数据是否有可能被控制器使用。如果使用软位数据的概率小于阈值，那么存储器装置可跳过读取软位数据的操作。
31.例如，在校准操作期间，存储器装置可测量存储器单元的信号和噪声特性，并且使用测量值来计算用于读取存储器单元的经优化/经校准读取电压。一旦获得经优化/经校准读取电压，存储器装置就读取存储器单元以获得硬位数据。随后，存储器装置将已施加的经优化/经校准读取电压(例如，通过升压调制)调整到低于经优化/经校准读取电压预定偏移(例如，50mv)以检索数据集，且进一步将当前施加的电压(例如，通过升压调制)调整到高于经优化/经校准读取电压预定偏移以检索另一数据集。相对于经优化/经校准读取电压的偏移(例如，50mv)的两侧处的两个数据集的xor(异或)逻辑运算提供存储器单元是否在经优化/经校准读取电压周围的偏移位置处进行相同读取的指示。xor运算的结果可用作用于对使用经优化/经校准读取电压读取的硬位数据进行解码的软位数据。在一些实施方案中，可以使用较大偏移(例如，90mv)来读取另一软位数据集，从而指示存储器单元是否在与经优化/经校准读取电压周围的较大偏移(例如，90mv)一致的位置处进行相同读取。
32.例如，响应于来自存储器子系统的控制器的读取命令，存储器子系统的存储器装置执行校准存储器单元的读取电压的操作。通过在接近经优化读取电压的估计位置的多个电压电平下读取存储器单元测量信号和噪声特性来执行校准。可基于在电压电平下读取存储器单元而产生的结果的统计数据来计算经优化读取电压。例如，统计数据可包含和/或可基于由校准电路系统在电压电平下测得的计数。任选地，可针对子区域并行地测量此类信号和噪声特性以缩短用于测量信号和噪声特性的总时间。在电压电平下读取存储器单元而产生的结果的统计数据可用于预测对使用经优化读取电压检索到的硬位数据进行的解码是否有可能需要使用软位数据来成功解码。因此，可基于预测而选择性地执行软位数据的传输。
33.例如，可通过机器学习来产生预测模型，以估计或评估可使用经校准/经优化读取电压从一组存储器单元中检索到的数据的质量。预测模型可使用根据所测量的存储器单元的信号和噪声特性计算出的特征作为输入来产生预测。可基于预测选择性地跳过软位数据的读取和/或传输。
34.图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。
存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类装置的组合。
35.存储器子系统110可以是存储装置、存储器模块或存储装置和存储器模块的混合物。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小外廓dimm(so
‑
dimm)和各种类型的非易失性双列直插式存储器模块(nvdimm)。
36.计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(iot)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
37.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
……
耦合”大体上是指组件之间的连接，此连接可以是间接通信连接或直接通信连接(例如，不具有中间组件)，不管是有线还是无线，包含电气、光学、磁性等连接。
38.主机系统120可包含处理器芯片组(例如，处理装置118)和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，控制器116)(例如，nvdimm控制器)和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，例如以便将数据写入到存储器子系统110和从存储器子系统110读取数据。
39.主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)、双倍数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双倍数据速率(ddr)的dimm套接接口)、开放nand快闪接口(onfi)、双倍数据速率(ddr)、低功率双倍数据速率(lpddr)，或任何其它接口。物理主机接口可用于在主机系统120和存储器子系统110之间传输数据。主机系统120可进一步利用nvm快速(nvme)接口，在存储器子系统110通过pcie接口与主机系统120耦合时存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110和主机系统120之间传递控制、地址、数据和其它信号的接口。作为实例，图1示出存储器子系统110。一般来说，主机系统120可经由同一个通信连接、多个单独的通信连接和/或通信连接的组合存取多个存储器子系统。
40.主机系统120的处理装置118可以是例如微处理器、中央处理单元(cpu)、处理器的处理核心、执行单元等。在一些情况下，控制器116可称为存储器控制器、存储器管理单元和/或起始器。在一个实例中，控制器116控制通过耦合在主机系统120与存储器子系统110之间的总线进行的通信。一般来说，控制器116可向存储器子系统110发送期望存取存储器装置130、140的命令或请求。控制器116可进一步包含用于与存储器子系统110通信的接口电路系统。接口电路系统可将从存储器子系统110接收到的响应转换成用于主机系统120的信息。
41.主机系统120的控制器116可与存储器子系统110的控制器115进行通信以执行操
作，例如在存储器装置130、140处读取数据、写入数据或擦除数据以及其它此类操作。在一些情况下，控制器116集成在处理装置118的同一封装内。在其它情况下，控制器116与处理装置118的封装分开。控制器116和/或处理装置118可包含硬件，例如一或多个集成电路(ic)和/或离散组件、缓冲存储器、高速缓存存储器或其组合。控制器116和/或处理装置118可以是微控制器、专用逻辑电路系统(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)或另一合适的处理器。
42.存储器装置130、140可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
43.非易失性存储器组件的一些实例包含“与非”(或not and)(nand)型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的变化而执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中非易失性存储器单元可以在其先前已进行擦除的情况下进行编程。nand型快闪存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
44.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层级单元(slc)，可每单元存储一个位。其它类型的存储器单元，例如多层级单元(mlc)、三层级单元(tlc)、四层级单元(qlc)和五层级单元(plc)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含例如slc、mlc、tlc、qlc或它们的任何组合的一或多个阵列。在一些实施例中，特定存储器装置可包含slc部分，以及存储器单元的mlc部分、tlc部分或qlc部分。存储器装置130的存储器单元可以分组为页，页可以指用于存储数据的存储器装置的逻辑单元。在一些类型的存储器(例如，nand)中，可以将页分组以形成块。
45.尽管描述了非易失性存储器装置，例如3d交叉点型和nand型存储器(例如，2dnand、3d nand)，但是存储器装置130可以基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)
‑
mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器，以及电可擦除可编程只读存储器(eeprom)。
46.存储器子系统控制器115(或者为简单起见，称为控制器115)可与存储器装置130通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作(例如，响应于在命令总线上由控制器116调度的命令)。控制器115可包含例如一或多个集成电路(ic)和/或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)，或另一合适的处理器。
47.控制器115可包含处理装置117(处理器)，其配置成执行存储在本地存储器119中的指令。在所示的实例中，控制器115的本地存储器119包含嵌入式存储器，其配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令，包含处置存
储器子系统110与主机系统120之间的通信。
48.在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。尽管图1中的实例存储器子系统110示出为包含控制器115，但是在本公开的另一实施例中，存储器子系统110不包含控制器115，而是可以依赖于外部控制(例如，由外部主机或者由与存储器子系统分离的处理器或控制器提供)。
49.一般来说，控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当的命令以实现期望的对存储器装置130的存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾数据收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、命名空间)和物理地址(例如，物理块地址)之间的地址转换。控制器115可进一步包含主机接口电路系统，用于经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成存取存储器装置130的命令指令，并将与存储器装置130相关联的响应转换成用于主机系统120的信息。
50.存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含可以从控制器115接收地址并将地址解码以存取存储器装置130的高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)。
51.在一些实施例中，存储器装置130包含结合存储器子系统控制器115用于对存储器装置130的一或多个存储器单元执行操作的本地媒体控制器150。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，它是与本地控制器(例如，本地控制器150)组合以用于相同存储器装置封装内的媒体管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
52.控制器115和/或存储器装置130可包含配置成实施读取命令的读取管理器113，所述读取命令指示存储器装置通过调整经施加以从存储器单元读取硬位的电压来读取软位。在一些实施例中，存储器子系统110中的控制器115包含读取管理器113的至少一部分。在其它实施例中，或以组合方式，主机系统120中的控制器116和/或处理装置118包含读取管理器113的至少部分。例如，控制器115、控制器116和/或处理装置118可包含实施读取管理器113的逻辑电路系统。例如，主机系统120的控制器115或处理装置118(处理器)可配置成执行存储于存储器中用于执行本文中所描述的读取管理器113的操作的指令。在一些实施例中，读取管理器113实施于安置在存储器子系统110中的集成电路芯片中。在其它实施例中，读取管理器113可以是存储器子系统110的固件、主机系统120的操作系统、装置驱动程序或应用程序的部分，或其任何组合。
53.例如，在控制器115中实施的读取管理器113可传输配置成请求存储器装置130通过经施加以读取硬位数据的电压的升压调制来读取软位数据的特定读取命令。响应于此类读取命令，在存储器装置130中实施的读取管理器113配置成通过施加经优化读取电压(例如，从控制器115接收，针对所测量的信号和噪声特性而确定，或以另一方式确定)来读取硬位数据，并通过施加带预定偏移地以经优化读取电压为中心的读取电压来读取软位数据。
54.任选地，响应于此类读取命令，在存储器装置130中实施的读取管理器113进一步
配置成测量信号和噪声特性，并根据所测量的信号和噪声特性确定经优化读取电压以读取硬位数据。
55.任选地，读取管理器113进一步配置成使用所测量的信号和噪声特性对硬位数据中的错误率进行分类，并选择性地确定是否读取软位数据和/或是否向控制器115传输软位数据作为对读取命令的响应。读取管理器113可任选地接受来自存储器装置130的不包含软位数据的响应。
56.图2示出根据一个实施例的具有配置成测量信号和噪声特性的校准电路145的集成电路存储器装置130。例如，图1的存储器子系统110中的存储器装置130可使用图2的集成电路存储器装置130来实施。
57.集成电路存储器装置130可围封在单个集成电路封装中。集成电路存储器装置130包含可形成在一或多个集成电路裸片中的存储器单元的多个群组131、
……
、133。群组131、
……
、133中的典型存储器单元可编程成存储一或多个数据位。
58.集成电路存储器装置130中的一些存储器单元可配置成一起用于特定类型的操作。例如，集成电路裸片上的存储器单元可被组织成平面、块和页。一个平面含有多个块；一个块含有多个页；且一个页可具有多个存储器单元串。例如，集成电路裸片可以是可独立执行命令或报告状态的最小单位；可在集成电路裸片中的多个平面上并行地执行相同的并发操作；块可以是用于执行擦除操作的最小单位；且页可以是用于执行数据编程操作(将数据写入到存储器单元中)的最小单位。每个串的存储器单元连接到共同位线；并且块或页中的串中的相同位置处的存储器单元的控制栅极连接到共同字线。控制信号可施加到字线和位线以对各个存储器单元进行寻址。
59.集成电路存储器装置130具有通信接口147，以从存储器子系统110的控制器115接收具有地址135的命令，从存储器地址135检索硬位数据177和软位数据173两者，并提供至少硬位数据177作为对命令的响应。集成电路存储器装置130的地址解码器141将地址135转换成控制信号以选择集成电路存储器装置130中的存储器单元群组；并且集成电路存储器装置130的读取/写入电路143执行操作以确定地址135处的存储器单元的硬位数据177和软位数据173。
60.集成电路存储器装置130具有配置成确定群组(例如，131、
……
或133)中的存储器单元的信号和噪声特性139的测量值的校准电路145。例如，可测量在一或多个测试电压下具有特定状态的群组或区域中的存储器单元的统计数据以确定信号和噪声特性139。任选地，信号和噪声特性139可由存储器装置130经由通信接口147提供到存储器子系统110的控制器115。
61.在至少一些实施例中，校准电路145基于信号和噪声特性139确定存储器单元群组的经优化读取电压。在一些实施例中，在校准电路145中进一步使用信号和噪声特性139以确定硬位数据177中的错误率是否足够高以使得优选地使用精密解码器对硬位数据177与软位数据173的组合进行解码。当基于硬位数据177中的错误率的预测/分类而预测软位数据173的使用时，读取管理器113可将软位数据173和硬位数据177两者传输到存储器子系统110的控制器115。
62.例如，校准电路145可通过借助于改变用于读取存储器单元的操作参数(例如，在从存储器单元读取数据的操作期间施加的电压)而从群组(例如，131、
……
、133)中的存储
器单元读取不同响应来测量信号和噪声特性139。
63.例如，当执行从地址135读取硬位数据177和软位数据173的命令时，校准电路145可在运行中测量信号和噪声特性139。由于信号和噪声特性139被测量为从地址135读取硬位数据177的操作的部分，因此信号和噪声特性139可在读取管理器113中使用，其中执行从地址135读取硬位数据177的命令中所损失的时延减小或为零。
64.存储器装置130的读取管理器113配置成使用信号和噪声特性139来确定用于读取由地址135标识以用于硬位数据和软位数据两者的存储器单元的电压，并确定是否将软位数据传输到存储器子系统控制器113。
65.例如，读取管理器113可使用经由机器学习训练的预测模型来预测从存储器单元群组(例如，131或133)检索到的硬位数据177无法通过数据完整性测试的概率。可基于信号和噪声特性139进行预测。在使用错误校正码(ecc)和/或低密度奇偶校验(ldpc)码进行测试之前，甚至在将硬位数据177传送到解码器之前，读取管理器113使用信号和噪声特性139来预测测试的结果。基于所预测的测试结果，读取管理器113确定是否响应于命令而将软位数据传输到存储器子系统控制器113。
66.例如，如果预测使用利用硬位数据177而不利用软位数据173的低功率解码器来对硬位数据177进行解码，那么读取管理器113可跳过将软位数据173传输到存储器子系统控制器115的操作；并且读取管理器113提供使用根据信号和噪声特性139计算出的经优化读取电压从存储器单元读取的硬位数据177以供低功率解码器进行解码。例如，低功率解码器可实施于存储器子系统控制器115中。或者，低功率解码器可实施于存储器装置130中；并且读取管理器113可将低功率解码器的结果作为对所接收命令的响应提供到存储器子系统控制器115。
67.例如，如果预测硬位数据177在低功率解码器中解码失败，但可使用利用硬位数据和软位数据两者的大功率解码器进行解码，那么读取管理器113可决定提供硬位数据177和软位数据173两者以供大功率解码器进行解码。例如，大功率解码器可实施于控制器115中。替代地，大功率解码器可实施于存储器装置130中。
68.任选地，如果预测硬位数据137在存储器子系统110中可用的解码器中解码失败，那么读取管理器113可决定跳过将硬位数据173传输到存储器子系统控制器115的操作，而立即发起读取重试，使得当存储器子系统控制器115请求读取重试时，执行读取重试操作的至少一部分以减少响应来自存储器子系统控制器115的对读取重试的请求的时间。例如，在读取重试期间，读取管理器133指示校准电路145执行经修改校准以获得一组新的信号和噪声特性139，所述一组新的信号和噪声特性可进一步用于确定改进的读取电压。
69.来自由地址(135)标识的存储器单元的数据可包含硬位数据177和软位数据173。使用经优化读取电压来检索硬位数据177。硬位数据177标识存储器单元的状态，所述存储器单元编程成存储数据且随后鉴于由例如电荷损失、读取干扰、交叉温度效应(例如，不同操作温度下的写入和读取)等因素引起的改变而被检测到。通过使用以每一经优化读取电压为中心且相对于中心经优化读取电压具有预定偏移的读取电压来读取存储器单元而获得软位数据173。在具有偏移的读取电压下的读取结果的xor指示存储器单元在具有偏移的读取电压下是否提供不同读取结果。软位数据173可包含xor结果。在一些情况下，一组xor结果是基于较小偏移而获得的；而另一组xor结果是基于较大偏移而获得的。一般来说，可
针对多个偏移获得多组xor结果，其中每一相应偏移用于确定较低读取电压和较高读取电压，使得较低和较高读取电压两者相对于经优化读取电压具有相同相应偏移，从而确定xor结果。
70.图3示出根据一个实施例的测量信号和噪声特性139以改进存储器操作的实例。
71.在图3中，校准电路145施加不同读取电压v
a
、v
b
、v
c
、v
d
和v
e
以读取群组(例如，131、
……
或133)中的存储器单元的状态。一般来说，可以使用更多或更少的读取电压来产生信号和噪声特性139。
72.由于读取操作期间施加的电压不同，所以群组(例如，131、
……
或133)中的同一存储器单元可展示不同状态。因此，一般来说，在不同读取电压v
a
、v
b
、v
c
、v
d
和v
e
下具有预定状态的存储器单元的计数c
a
、c
b
、c
c
、c
d
和c
e
可不同。预定状态可为有大量电流通过存储器单元的状态，或没有大量电流通过存储器单元的状态。计数c
a
、c
b
、c
c
、c
d
和c
e
可称为位计数。
73.校准电路145可通过在存储器单元群组(例如，131、
……
或133)上一次一个地施加读取电压v
a
、v
b
、v
c
、v
d
和v
e
来测量位计数。
74.替代地，存储器单元群组(例如，131、
……
或133)可配置为多个子群组；且校准电路145可通过施加读取电压v
a
、v
b
、v
c
、v
d
和v
e
并行地测量子群组的位计数。子群组的位计数被视为表示整个群组(例如，131、
……
、或133)中的位计数。因此，获得计数c
a
、c
b
、c
c
、c
d
和c
e
的持续时间可以缩短。
75.在一些实施例中，在执行从映射到群组(例如，131、
……
或133)中的一或多个存储器单元的地址135读取数据137的命令期间测量位计数c
a
、c
b
、c
c
、c
d
和c
e
。因此，控制器115不需要发送单独命令来请求基于位计数c
a
、c
b
、c
c
、c
d
和c
e
的信号和噪声特性139。
76.邻近电压的位计数之间的差指示读取群组(例如，133、
……
或133)中的存储器单元的状态中的错误。
77.例如，根据c
a
‑
c
b
计算计数差d
a
，其为通过将读取电压从v
a
改变为v
b
而引入的读取阈值误差的指示。
78.类似地，d
b
＝c
b
‑
c
c
；d
c
＝c
c
‑
c
d
；且d
d
＝c
d
‑
c
e
。
79.基于计数差d
a
、d
b
、d
c
和d
d
获得的曲线157表示随读取电压而变的读取阈值误差e的预测。根据曲线157(和/或计数差)，经优化读取电压v
o
可被计算为曲线157上的提供最低读取阈值误差d
min
的点153。
80.在一个实施例中，校准电路145计算经优化读取电压v
o
且使读取/写入电路143使用经优化读取电压v
o
从地址135读取数据137。
81.替代地，校准电路145可经由通信接口147向存储器子系统110的控制器115提供计数差d
a
、d
b
、d
c
和d
d
和/或由校准电路145计算的经优化读取电压v
o
。
82.图3示出产生统计数据集合(例如，位计数和/或计数差)以供在经优化读取电压v
o
下进行读取的实例。一般来说，存储器单元群组可配置成将超过一个位存储在存储器单元中；且使用多个读取电压读取存储于存储器单元中的数据。可类似地针对读取电压中的每一个测量统计数据集合以识别对应经优化读取电压，其中每一统计数据集合中的测试电压被配置在对应经优化读取电压的预期位置附近。因此，针对存储器单元群组(例如，131或133)测得的信号和噪声特性139可包含分别针对多个阈值电压测得的多个统计数据集合。
83.例如，控制器115可通过提供地址135和至少一个读取控制参数来指示存储器装置
130执行读取操作。例如，读取控制参数可以是所建议的读取电压。
84.存储器装置130可通过在读取电压下确定地址135处的存储器单元的状态来执行读取操作，并根据所确定的状态提供数据137。
85.在读取操作期间，存储器装置130的校准电路145产生信号和噪声特性139。数据137以及信号和噪声特性139作为响应从存储器装置130提供到控制器115。替代地，可至少部分地使用配置在存储器装置130中的逻辑电路系统来执行信号和噪声特性139的处理。例如，可使用配置在存储器装置130中的处理逻辑来部分或完全实施信号和噪声特性139的处理。例如，可使用在存储器装置130的集成电路裸片上形成于存储器单元阵列下方的互补金属氧化物半导体(cmos)电路系统来实施处理逻辑。例如，处理逻辑可在存储器装置130的集成电路封装内形成在单独的集成电路裸片上，所述单独的集成电路裸片使用硅通孔(tsv)和/或其它连接技术连接到具有存储器单元的集成电路裸片。
86.可至少部分地基于读取控制参数而确定信号和噪声特性139。例如，当读取控制参数是用于在地址135处读取存储器单元的所建议读取电压时，校准电路145可计算在所建议读取电压附近的读取电压v
a
、v
b
、v
c
、v
d
和v
e
。
87.信号和噪声特性139可包含位计数c
a
、c
b
、c
c
、c
d
和c
e
。替代地或组合地，信号和噪声特性139可包含计数差d
a
、d
b
、d
c
和d
d
。
88.任选地，校准电路145使用一种方法根据计数差d
a
、d
b
、d
c
和d
d
计算经优化读取电压v
o
；并且控制器115使用另一不同的方法根据信号和噪声特性139和任选地校准电路145不可用的其它数据来计算经优化读取电压v
o
。
89.当校准电路145可根据在读取操作期间产生的计数差d
a
、d
b
、d
c
和d
d
计算经优化读取电压v
o
时，信号和噪声特性可任选地包含经优化读取电压v
o
。此外，存储器装置130可在确定来自地址135处的存储器单元的数据137中的硬位数据时使用经优化读取电压v
o
。可通过用相对于经优化读取电压v
o
发生预定偏移的读取电压读取存储器单元来获得数据137中的软位数据。替代地，存储器装置130在读取数据137时使用读取控制参数中提供的控制器指定的读取电压。
90.可以用比集成电路存储器装置130的校准电路145更多的处理功率来配置控制器115。此外，控制器115可具有适用于群组(例如，133、
……
、或133)中的存储器单元的其它信号和噪声特性。因此，一般来说，控制器115可计算经优化读取电压v
o
的更精确估计值(例如，用于后续读取操作，或用于读取操作的重试)。
91.一般来说，校准电路145不必以位计数在读取电压集合上的分布的形式或以计数差在读取电压集合上的分布的形式提供信号和噪声特性139。例如，校准电路145可提供由校准电路145计算的经优化读取电压v
o
作为信号和噪声特性139。
92.校准电路145可配置成产生信号和噪声特性139(例如，位计数或位计数差)作为读取操作的副产物。信号和噪声特性139的产生可实施在集成电路存储器装置130中，相比于不产生信号和噪声特性139的典型读取，对读取操作的时延的影响极少或无影响。因此，校准电路145可有效地将信号和噪声特性139确定为根据来自存储器子系统110的控制器115的命令执行读取操作的副产物。
93.一般来说，经优化读取电压v
o
的计算可在存储器装置130内或由存储器子系统111的控制器115执行，所述控制器接收信号和噪声特性139作为来自存储器装置130的丰富状
态响应的部分。
94.可通过在存储器单元群组上施加经优化读取电压v
o
且在存储器单元经受经优化读取电压v
o
时确定存储器单元的状态来获得硬位数据177。
95.可通过施加与相对于经优化读取电压v
o
偏移预定量的读取电压181和182来获得软位数据173。例如，读取电压181处于比经优化读取电压v
o
低预定量的偏移183处；并且读取电压182处于比经优化读取电压v
o
高相同预定量的偏移184处。经受读取电压181的存储器单元可具有不同于经受读取电压182的存储器单元的状态。软位数据173可包含或指示使用读取电压181和182从存储器单元读取的数据的xor结果。xor结果展示经受读取电压181的存储器单元是否具有与读取电压182相同的状态。
96.图4示出根据一个实施例的通过经施加以从存储器单元读取硬位数据的读取电压的升压调制读取软位数据。例如，通过当前施加的读取电压的升压调制读取软位数据的读取命令可以使用根据图3测量的信号和噪声特性139在图1的存储器子系统110中实施，其具有图2的集成电路存储器装置130。
97.在图4中，存储器装置(例如，图1和/或图2所示的130)确定用于读取存储器单元群组(例如，131或133)的经估计电压。
98.例如，经估计电压(例如，v
c
)可以由存储器子系统110的控制器115结合来自控制器115的读取命令来识别和/或指定。
99.在框203处，存储器装置130施加读取电压(例如，v
c
或处于或接近经估计电压(例如，v
c
)的v
a
)。
100.在框205处，存储器装置130读取经受读取电压(例如，v
c
或v
a
)的存储器单元以确定读取电压(例如，v
c
或v
a
)下的位计数(例如，c
c
或c
a
)。
101.如果在框207处确定要读取不同电压(例如，v
b
或v
d
)下的更多位计数来测量存储器单元群组(例如，131或133)的信号和噪声特性139，那么在框209处，存储器装置130将当前施加的读取电压调整为另一测试电压(例如，v
b
或v
d
)，以在测试电压(例如，v
b
或v
d
)下读取位计数(例如，c
b
或c
d
)。
102.可以一直重复操作203到209，直到在框207处确定不用读取其它位计数为止。
103.在框211处，存储器装置130根据位计数(例如，c
a
，
……
，c
e
)计算经优化读取电压v
o
。
104.框203到209示出了在多个测试电压(例如，v
a
、
……
、v
e
)下对位计数(例如，c
a
、
……
、c
e
)的依序读取。替代地，存储器单元群组(例如，131或133)的多个子区段可以并行读取以在不同测试电压下产生子区段的位计数。子区段的位计数可用于推断整个存储器单元群组的位计数(例如，通过使用子区段中的存储器单元和整个群组中的存储器单元之间的比率进行缩放)。针对位计数并行读取子区段可以减少测量位计数的时间。任选地，为测试电压配置相同数目的子区段，使得将每个子区段读取一次就足以产生用于信号和噪声特性139和/或经优化读取电压v
o
的确定的位计数(例如，c
a
、
……
、c
e
)。
105.如图3中所示，可以在框211处根据位计数(例如，c
a
、
……
、c
e
)计算经优化读取电压v
o
。在框213处，存储器装置130向存储器单元群组(例如，131或133)施加经优化读取电压v
o
以获得对应于所施加电压v
o
下群组(例如，131或133)中的存储器单元的状态的硬位数据。
106.在经优化读取电压v
o
的计算211和/或硬位数据177的读取213的同时，在框215处，
存储器装置130基于根据在操作203到209中测量的位计数执行的校准对读取的硬位数据的质量进行分类或预测。分类/预测可以基于针对存储器单元群组(例如，131或133)测量的信号和噪声特性139(例如，位计数)来执行。预测/分类可用于在框217处确定是否读取软位数据173。
107.如果在框217处确定读取软位数据173，那么存储器装置130将存储器单元群组(例如，131或133)上的当前施加的读取电压调整为邻近电压以读取软位数据173。如图3中所示，邻近读取电压(例如，181和182)基于相对于经优化读取电压v
o 151的相同量的偏移(例如，183和184)而确定。在一些实施方案中，使用多个偏移量来产生不同偏移集，以产生对应于所述多个量的软位数据173。例如，可以使用带大于偏移183和184的偏移地以经优化读取电压v
o 151为中心的其它邻近读取电压(例如，185和186)来读取第二数据集以获得软位数据173。
108.随后，在框223处，可以利用软位数据173对硬位数据177进行解码。例如，存储器装置130可以将软位数据173和硬位数据177两者传输到存储器子系统110的控制器115以供解码。替代地，存储器装置130可包含配置成利用软位数据173对硬位数据177进行解码223的解码器。
109.如果在框217处确定跳过读取软位数据173，那么可以在框219处在不具有软位数据173的情况下对硬位数据177进行解码。例如，存储器装置130可将硬位数据177传输到存储器子系统110的控制器115以供解码。替代地，存储器装置130可包含配置成在不使用软位数据173的情况下对硬位数据177进行解码223的解码器。
110.图4示出其中基于对硬位数据177的质量的分类215来选择性地读取软位数据173的配置。替代地，无论硬位数据177的质量如何，都可以读取软位数据173；并且硬位数据177的质量的分类/预测215可用于确定是利用软位数据173对硬位数据177进行解码219，还是在不使用软位数据173的情况下对硬位数据177进行解码223。
111.图4示出其中存储器装置130在经优化读取电压151下读取存储器单元然后将读取电压调整(例如，经由升压调制)为邻近读取电压207以读取软位数据173的配置。在替代性配置中，存储器装置130可以按照不同次序使用计算出的读取电压来读取存储器单元。例如，存储器装置130可以在电压181下读取存储器单元，再次经由所施加电压到v
o
的升压调制读取存储器单元，并且进一步经由到电压182的升压调制来读取存储器单元。读取操作的结果可组织为硬位数据177和软位数据173。按照另一顺序，存储器装置130在经优化读取电压v
o
下读取，接着经由升压调制调整到电压181并调整到电压182。
112.例如，从存储器装置的存储器单元中检索到的硬位数据177呈允许使用例如错误校正码(ecc)、低密度奇偶校验(ldpc)码等技术进行错误检测和恢复的编码格式。信号和噪声特性139可以作为数据完整性分类器的输入来提供，以评估硬位数据177的错误太多而无法通过存储器子系统110中的一些或所有处理路径/模块/选项成功解码的概率。
113.例如，存储器子系统110可包含低功率ecc、满功率ecc、不使用软位数据173的ldpc解码器，和/或在解码时使用硬位数据177和软位数据173两者的ldpc解码器。一般来说，用于存储器子系统110中的解码的可用路径/模块/选项不限于此类实例；可以实施不同处理路径/模块/选项；并且不同处理路径/模块/选项具有不同功耗水平、不同的从检索到的原始数据137恢复无错误原始/未编码数据的能力，和/或不同处理时延。
114.数据完整性分类器可经训练(例如，通过机器学习)以基于相关联的信号和噪声特性139预测在具有或不具有软位数据173的情况下解码硬位数据177时出现数据完整性故障的概率。
115.例如，数据完整性故障的概率可呈硬位数据177中的经估计位错误率的形式。
116.例如，数据完整性故障的概率可呈关于以下的预测的形式：硬位数据177是否可以通过用于错误检测和恢复的任一个处理路径/模块/选项成功解码(例如，经由ecc或ldpc)，以及如果可以，那么哪一(哪些)处理路径/模块/选项被预测能够成功解码具有相关联信号和噪声特性139的硬位177，和/或软位数据173是否将用于成功解码操作。
117.例如，用于错误检测和恢复的一些处理路径/模块/选项在存储器装置130中实施；并且一些处理路径/模块/选项在控制器115中实施。任选地，当分类结果165指示硬位数据171可以使用在存储器装置130中实施的解码器来解码时，存储器装置130可以任选地解码硬位数据171并将解码器的结果传输到存储器子系统控制器115。在此情形下，还可跳过硬位数据177的传输。
118.基于所预测的数据完整性故障概率，存储器装置130的读取管理器113可确定217是否读取软位数据173。
119.数据完整性分类器、校准电路145和/或读取管理器113的至少一部分的处理逻辑可使用在存储器装置130的集成电路裸片上形成于存储器单元阵列下方的互补金属氧化物半导体(cmos)电路系统来实施。例如，处理逻辑可在存储器装置130的集成电路封装内形成在单独的集成电路裸片上，所述单独的集成电路裸片使用硅通孔(tsv)和/或其它连接技术连接到具有存储器单元的集成电路裸片。
120.读取管理器113可包含数据完整性分类器。在存储器装置130中实施的数据完整性分类器可用于控制软位数据173的读取和/或软位数据173的使用。
121.图5示出根据一个实施例的执行读取命令的方法。图5的方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件/固件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，图5的方法至少部分地由图1的控制器115或图2的存储器装置130中的处理逻辑执行。尽管以特定顺序或次序示出，但是除非另外指定，否则过程的次序可以修改。因此，所示实施例应理解为只是实例，并且所示过程可以按照不同次序执行，一些过程可以并行执行。另外，在各种实施例中，可以省略一或多个过程。因此，并非在每个实施例中都需要所有过程。其它过程流是可能的。
122.例如，图5的方法可以利用图4中所示的一些操作在具有图2的存储器装置及图3中所示的信号噪声特性的图1的计算系统中实施。
123.在框301处，存储器装置130从存储器子系统110的处理装置117接收利用标识存储器装置130中的存储器单元群组(例如，131或133)的地址135的读取命令。
124.在框303处，存储器装置130使用第一电压(例如，v
o
)读取存储器单元群组(例如，131或133)。
125.在框305处，存储器装置130根据使用第一电压(例如，v
o
)读取303存储器单元群组(例如，131或133)的结果而产生硬位数据177。
126.在框307处，存储器装置130将在读取存储器单元群组(例如，131或133)时当前正
施加到存储器单元群组(例如，131或133)的第一电压(例如，v
o
)改变为第二电压(例如，181或185)，再改变为第三电压(例如，182或186)。
127.在框309处，当当前施加的电压分别处于第二电压(例如，181或185)和第三电压(例如，182或186)时，存储器装置130读取存储器单元群组(例如，131或133)。
128.在框311处，存储器装置130根据在第二电压(例如，181或185)下和在第三电压(例如，182或186)下读取存储器单元群组(例如，131或133)的结果而产生软位数据173。
129.例如，第一电压(例如，v
o
)可以经由升压调制变成第二电压(例如，181)和第三电压(例如，182)。
130.例如，软位数据173可通过对在第二电压(例如，181)下读取存储器单元群组(例如，131或133)的结果和在第三电压(例如，182)下读取存储器单元群组的结果执行异或(xor)运算来产生。第二电压(例如，181)和第三电压(例如，182)相对于第一电压(例如，151)相等地间隔开，如图3中所示。
131.任选地，第一电压(例如，151)是基于响应于读取命令而测量的存储器单元群组(例如，131或133)的信号和噪声特性139确定的。信号和噪声特性139可用于进一步确定指示硬位数据177中的错误率的分类；并且存储器装置130可配置成基于所述分类来决定是否通过调整到第二电压(例如，181)和第三电压(例如，182)来读取软位数据173。
132.任选地，存储器装置130可进一步将当前正施加到存储器单元群组(例如，131或133)的第三电压(例如，183)改变为第四电压(例如，185)，再改变为第五电压(例如，186)。类似于第二电压(例如，181)和第三电压(例如，182)，第四电压(例如，185)和第五电压(例如，186)相对于第一电压(例如，151)相等地间隔开。存储器装置130配置成当当前施加的读取电压处于第四电压(例如，185)然后处于第五电压(例如，186)时读取存储器单元群组(例如，131或133)。可以根据在第四电压(例如，185)下和在第五电压(例如，186)下读取存储器单元群组(例如，131或133)的结果来产生额外软位数据(例如，通过异或(xor)运算)。
133.一种非暂时性计算机存储媒体可用于存储存储器子系统的固件(例如，113)的指令。当指令由控制器115和/或处理装置117执行时，指令使控制器115、处理装置117和/或单独的硬件模块执行上文所论述的方法。
134.图6示出计算机系统400的实例机器，所述实例机器内可以执行用于使机器执行本文所论述的方法中的任何一或多个的一组指令。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用于执行读取管理器113的操作(例如，以执行指令，从而执行对应于参考图1
‑
5描述的读取管理器113的操作)。在替代实施例中，所述机器可以在lan、内联网、外联网和/或互联网中连接(例如，联网)到其它机器。所述机器可以客户端
‑
服务器网络环境中的服务器或客户端机器的资格操作，作为对等(或分布式)网络环境中的对等机器操作，或作为云计算基础设施或环境中的服务器或客户端机器操作。
135.所述机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的一组指令的任何机器。另外，尽管示出单个机器，但术语“机器”还应被认为包含机器的任何集合，所述机器的集合单独地或共同地执行一组(或多组)指令以执行本文论述的方法中的任何一或多个。
136.实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)、静态随机存取存储器(sram)等)，以及数据存储系统418，它们经由总线430(其可包含多个总线)彼此通信。
137.处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置402配置成执行用于执行本文中所论述的操作和步骤的指令426。计算机系统400可进一步包含经由网络420通信的网络接口装置408。
138.数据存储系统418可包含机器可读存储媒体424(也被称为计算机可读媒体)，在其上存储一组或多组指令426或体现本文中所描述的方法或功能中的任何一或多个的软件。指令426在由同样构成机器可读存储媒体的计算机系统400、主存储器404和处理装置402执行期间还可完全地或至少部分地驻存在主存储器404内和/或处理装置402内。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储器子系统110。
139.在一个实施例中，指令426包含实施对应于读取管理器113(例如，参考图1
‑
5描述的读取管理器113)的功能性的指令。尽管在实例实施例中机器可读存储媒体424示出为单个媒体，但是术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多个的任何媒体。术语“机器可读存储媒体”因此应被认为包含但不限于固态存储器、光学媒体和磁性媒体。
140.先前详细描述的一些部分已经关于计算机存储器内的数据位的操作的算法和符号表示呈现。这些算法描述和表示是数据处理领域中的技术人员用来将他们的工作内容传达给本领域的其他技术人员的最有效方式。此处且一般来说，算法被设想为产生所需结果的操作的自一致序列。所述操作是需要物理量的物理操控的那些操作。通常但是不一定，这些量采取能够存储、组合、比较和以其它方式操控的电气或磁性信号的形式。已经证实，将这些信号称为位、值、元件、符号、字符、项、数字等等有时是方便的，主要是出于常用的原因。
141.然而，应牢记，所有这些和类似术语与适当物理量相关联，且仅为应用于这些量的方便的标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
142.本公开还涉及用于执行本文中的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd
‑
rom和磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们分别耦合到计算机系统总线。
143.本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各
种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将从下文描述中呈现用于各种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可以使用多种编程语言来实施如本文所描述的本公开的教示内容。
144.本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
145.在本说明书中，为了简化描述，将各种功能和操作描述为由计算机指令执行或由计算机指令引起。然而，所属领域的技术人员将认识到，此类表达的意图是所述功能源自由一或多个控制器或处理器(例如，微处理器)执行计算机指令。替代地或组合地，所述功能和操作可使用具有或不具有软件指令的专用电路系统实施，例如使用专用集成电路(asic)或现场可编程门阵列(fpga)来实施。可使用无软件指令的硬接线电路系统或结合软件指令实施实施例。因此，技术既不限于硬件电路系统和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。
146.在前述说明书中，本公开的实施例已经参考其特定实例实施例进行描述。将显而易见的是，可在不脱离所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对其进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。