计算经优化读取电压的制作方法

1.本文所公开的至少一些实施例大体上涉及存储器系统，且更确切地说，但不限于被配置成计算用于从存储器单元读取数据的经优化电压的存储器系统。


背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。


技术实现要素：

3.一方面，本技术涉及一种存储器装置，其包括：集成电路封装，其围封所述存储器装置；以及多个存储器单元群组，其形成于至少一个集成电路裸片上；其中响应于标识所述多个群组内的存储器单元群组的命令，所述存储器装置被配置成：在多个测试电压下读取所述存储器单元群组；分别确定所述测试电压下的位计数，其中测试电压下的每一位计数标识所述群组中存储器单元的数目，所述存储器单元当在所述测试电压下进行读取时提供预定位值；计算所述测试电压中的邻近电压对的所述位计数中的计数差，其中所述测试电压中的邻近电压对之间的电压间隔的每一计数差是所述邻近电压对的位计数之间的差；在所述计数差当中标识不大于所述计数差中的至少两个的第一计数差，其中所述第一计数差具有不在所述计数差中的所述至少两个的两个电压间隔之间的电压间隔；并且基于所述第一计数差与第二计数差之间的比率来确定所述第一计数差的所述电压间隔中的经优化读取电压的位置，所述第二计数差具有最接近于所述计数差中的所述至少两个中的所述第一计数差的所述电压间隔的电压间隔。
4.另一方面，本技术进一步提供一种方法，其包括：在多个测试电压下读取存储器装置中的存储器单元群组；分别确定所述测试电压下的位计数，其中测试电压下的每一位计数标识所述群组中存储器单元的数目，所述存储器单元当在所述测试电压下进行读取时提供预定位值；计算所述测试电压中的邻近电压对的所述位计数中的计数差，其中所述测试电压中的邻近电压对之间的电压间隔的每一计数差是所述邻近电压对的位计数之间的差；在所述计数差当中标识不大于所述计数差中的至少两个的第一计数差，其中所述第一计数差具有不在所述计数差中的所述至少两个的两个电压间隔之间的电压间隔；并且基于所述第一计数差与第二计数差之间的比率来确定所述第一计数差的所述电压间隔中的经优化读取电压的位置，所述第二计数差具有最接近于所述计数差中的所述至少两个中的所述第一计数差的所述电压间隔的电压间隔。
5.又一方面，本技术进一步提供一种存储器子系统，其包括：处理装置；以及至少一个存储器装置，所述存储器装置具有形成于集成电路裸片上的存储器单元群组；其中所述处理装置被配置成将具有标识所述存储器单元群组的地址的命令传输到所述存储器装置；其中响应于所述命令，所述存储器装置被配置成：在多个测试电压下读取所述存储器单元
群组；分别确定所述测试电压下的位计数，其中测试电压下的每一位计数标识所述群组中存储器单元的数目，所述存储器单元当在所述测试电压下进行读取时提供预定位值；计算所述测试电压中的邻近电压对的所述位计数中的计数差，其中所述测试电压中的邻近电压对之间的电压间隔的每一计数差是所述邻近电压对的位计数之间的差；比较所述计数差；在所述计数差当中标识不大于所述计数差中的至少两个的第一计数差，其中所述第一计数差具有不在所述计数差中的所述至少两个的两个电压间隔之间的电压间隔；并且基于所述第一计数差与第二计数差之间的比率来确定所述第一计数差的所述电压间隔中的经优化读取电压的位置，所述第二计数差具有最接近于所述计数差中的所述至少两个中的所述第一计数差的所述电压间隔的电压间隔。
附图说明
6.在附图的图中作为实例而非限制示出了实施例，在附图中，相同的参考标号指示类似的元件。
7.图1示出根据本公开的一些实施例的具有存储器子系统的实例计算系统。
8.图2示出根据一个实施例的具有被配置成测量信号和噪声特性的校准电路的集成电路存储器装置。
9.图3展示根据一个实施例的测量信号和噪声特性以改进存储器操作的实例。
10.图4至6示出根据一个实施例的根据计数差计算经优化读取电压的技术。
11.图7展示根据一个实施例的计算用于读取存储器单元群组的经优化读取电压的方法。
12.图8为其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
13.本公开的至少一些方面涉及存储器子系统，其被配置成以高效方式计算用于从存储器单元群组的信号和噪声特性读取存储器单元群组的经优化电压。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如，存储数据的存储器装置)的存储器子系统。主机系统可提供待存储在存储器子系统处的数据且可请求待从存储器子系统检索的数据。
14.集成电路存储器单元(例如，快闪存储器单元)可在阈值电压下被编程为借助于其状态来存储数据。例如，如果存储器单元在允许大量电流在阈值电压下通过存储器单元的状态中被配置/编程，则存储器单元正存储一位；且否则存储器单元正存储零位。此外，存储器单元可通过在多个阈值电压下以不同方式被配置/编程而存储多个数据位。例如，存储器单元可通过在多个阈值电压下具有状态的组合而存储多个数据位；且可解译阈值电压下存储器单元的状态的不同组合以表示存储于存储器单元中的数据位的不同状态。
15.然而，在使用写入操作配置/编程集成电路存储器单元的状态以将数据存储在存储器单元中之后，用于读取存储器单元的经优化阈值电压可归因于例如电荷损失、读取干扰、交叉温度效应(例如，不同操作温度下的写入和读取)等若干因素而移位，尤其是当存储器单元被编程成存储多个数据位时。
16.数据可编码有冗余信息以有助于错误检测和恢复。当编码有冗余信息的数据存储
于存储器子系统中时，所述存储器子系统可以检测从存储器子系统检索的原始编码数据中的错误，和/或恢复用以产生用于存储在存储器子系统中的编码数据的原始未编码数据。当从存储器子系统检索的原始编码数据含有小于错误的阈值量或编码数据中的位错误率低于阈值时，恢复操作可成功(或具有高成功概率)。例如，可使用例如错误校正码(ecc)、低密度奇偶校验(ldpc)码等技术来执行错误检测和数据恢复。
17.当从存储器子系统的存储器单元检索到的编码数据错误太多而无法成功解码时，存储器子系统可利用用于读取存储器单元的调整参数来重新尝试执行读取命令。然而，通过具有多轮校准、读取、解码失败和重试的多次读取重试直至从存储器单元检索到的编码数据可被解码为无误数据来搜索参数集是非常低效的。例如，盲目搜索经优化读取电压是低效的。例如，在重试读取之间引入的一或多个命令可导致从错误中恢复数据的等待时间较长。
18.在施加读取电平信号以考虑存储器区内存储器单元的阈值电压的移位方面，已使用常规校准电路系统来自行校准存储器区。在校准期间，校准电路系统被配置成将不同测试信号施加到存储器区以对输出测试信号的指定数据状态的存储器单元的数目进行计数。基于所述计数，校准电路系统确定读取电平偏移值作为对校准命令的响应。
19.本公开的至少一些方面通过使用可在存储器装置中实施的高效方法计算经优化以从存储器单元群组的信号和噪声特性读取存储器单元群组的电压来解决以上和其它缺陷。例如，可实施所述方法，而无需对浮点数进行复杂操作。
20.例如，响应于来自存储器子系统的控制器的命令，存储器装置可基于针对存储器单元测得的信号和噪声特性而自动校准用于读取存储器单元群组的电压。当施加测试电压以读取存储器单元时，针对存储器单元测得的信号和噪声特性可基于具有预定状态的群组中的存储器单元的位计数。彼此相隔预定电压间隔或间隙的不同测试电压可具有不同位计数。两个邻近测试电压的位计数之差提供邻近测试电压之间的电压间隔或间隙的计数差。可在其中电压上的计数差分布达到最小值的电压下得到经优化读取电压。
21.当计数差中的一者小于其两个邻近相邻者时，可确定最小值处于最小计数差的电压间隔或间隙中。如下文结合图5进一步论述，可基于邻近相邻者的比率而计算间隙内的经优化读取电压的改进位置。
22.当两个较高邻近相邻者之间没有计数差时，经优化读取电压可被标识为处于与小于下两个计数差中的两个的计数差对应的电压间隔或间隙中。如下文结合图6进一步论述，可基于间隙两端的测试电压处的位计数的比率来计算间隙内的经优化读取电压的改进位置。
23.在(例如，使用图3至6中示出的技术)计算经优化读取电压之后，存储器装置可使用经优化读取电压来读取存储器单元且获得硬位数据，且任选地促进将所施加的读取电压调制到邻近电压以进一步读取存储器单元以用于软位数据。
24.优选地，在执行读取命令期间一起调度读取硬位数据和读取软位数据的操作，以最小化获得软位数据所需的时间和/或避免可由处理单独读取命令或由对存储器单元的介入操作造成的延迟。
25.任选地，针对存储器单元测得的信号和噪声特性进一步用以评估使用经校准读取电压所检索到的硬位数据的质量。评估的执行可至少部分地与硬位数据的读取同时进行。
基于所评估的硬位数据的质量，存储器装置可选择性地读取和/或传输软位数据。
26.可使用错误检测和数据恢复技术(例如，错误校正码(ecc)、低密度奇偶校验(ldpc)码等)来对使用经校准/经优化读取电压从存储器单元群组检索到的硬位数据进行解码。当硬位数据中的错误率较高时，使用读取电压从存储器单元检索到的软位数据可用以辅助对硬位数据进行解码，所述读取电压从经校准/经优化读取电压发生预定偏移。当使用软位数据时，在对硬位数据进行解码方面的错误恢复能力有所提高。
27.任选地，存储器子系统的控制器首先可将命令发送到存储器装置以用经校准读取电压来读取硬位数据；并且响应于对硬位数据解码失败，控制器可进一步将命令发送到存储器装置以读取对应软位数据。当在不具有软位数据的情况下硬位数据解码失败的概率低于阈值时，此类实施方案是有效的。然而，当概率高于阈值时，发送单独命令的额外负荷变得不利。
28.当使用软位数据的概率高于阈值时，有利的是将单个命令传输到存储器装置以使存储器装置一起读取软位数据和硬位数据。此外，存储器装置可使用存储器单元的信号和噪声特性来预测软位数据是否有可能被控制器使用。如果使用软位数据的概率低于阈值，则存储器装置可跳过读取软位数据的操作。
29.例如，在校准操作期间，存储器装置可测量存储器单元的信号和噪声特性，并且使用测量值来计算用于读取存储器单元的经优化/经校准读取电压。一旦获得经优化/经校准读取电压，存储器装置就读取存储器单元以获得硬位数据。随后，存储器装置将已施加的经优化/经校准读取电压(例如，通过升压调制)调整到低于经优化/经校准读取电压的预定偏移(例如，50mv)以检索数据集，并且进一步将当前施加的电压(例如，通过升压调制)调整到高于经优化/经校准读取电压的预定偏移以检索另一数据集。相对于经优化/经校准读取电压的偏移量(例如，50mv)的两侧处的两个数据集的xor(异或)的逻辑操作提供存储器单元是否在经优化/经校准读取电压周围的偏移位置处进行相同读取的指示。xor操作的结果可用作用于使用经优化/经校准读取电压对硬位数据读取进行解码的软位数据。在一些实施方案中，较大偏移量(例如，90mv)可用于读取指示存储器单元是否根据经优化/经校准读取电压周围的较大偏移量(例如，90mv)而在位置处进行相同读取的另一软位数据集。
30.例如，响应于来自存储器子系统的控制器的读取命令，存储器子系统的存储器装置执行校准存储器单元的读取电压的操作。通过经由在接近经优化读取电压的所估计位置的多个电压电平下读取存储器单元来测量信号和噪声特性而执行校准。可基于根据在电压电平下读取存储器单元而产生的结果的统计数据来计算经优化读取电压。例如，统计数据可包含和/或可基于由校准电路系统在电压电平下测得的计数。任选地，可针对子区并行地测量此类信号和噪声特性以缩短用于测量信号和噪声特性的总时间。根据在电压电平下读取存储器单元而产生的结果的统计数据可用于预测对使用经优化读取电压所检索到的硬位数据进行的解码是否有可能需要使用软位数据以供成功解码。因此，可基于预测而选择性地执行软位数据的传输。
31.例如，可通过机器学习来产生预测模型，以使用经校准/经优化读取电压来估计或评估可从存储器单元集中检索到的数据的质量。预测模型可使用根据所测量的存储器单元的信号和噪声特性而计算出的特征作为输入以产生预测。可基于预测而选择性地跳过软位数据的读取和/或传输。
32.图1示出根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
33.存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so
‑
dimm)，和各种类型的非易失性双列直插式存储器模块(nvdimm)。
34.计算系统100可为计算装置，例如台式计算机、膝上计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、启用物联网(iot)的装置、嵌入式计算机(例如，包含于交通工具、工业设备或联网的商业装置中的一者)，或包含存储器和处理装置的此类计算装置。
35.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。如本文所使用，“耦合到”或“与
……
耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无介入组件)，无论有线或无线，包含例如电、光学、磁性等的连接。
36.主机系统120可包含处理器芯片组(例如处理装置118)和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，控制器116)(例如，nvdimm控制器)以及存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，例如将数据写入到存储器子系统110以及从存储器子系统110读取数据。
37.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤信道、串行附接的scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)、开放nand快闪接口(onfi)、双数据速率(ddr)、低功率双数据速率(lpddr)或任何其它接口。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。在存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据以及其它信号的接口。图1示出存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合来存取多个存储器子系统。
38.主机系统120的处理装置118可为例如微处理器、中央处理单元(cpu)、处理器的处理核心、执行单元等。在一些情况下，控制器116可被称为存储器控制器、存储器管理单元和/或起始器。在一个实例中，控制器116控制经由耦合在主机系统120与存储器子系统110之间的总线进行的通信。一般来说，控制器116可向存储器子系统110发送期望存取存储器装置130、140的命令或请求。控制器116可进一步包含用于与存储器子系统110进行通信的接口电路系统。接口电路系统可将从存储器子系统110接收到的响应转换成主机系统120的信息。
39.主机系统120的控制器116可与存储器子系统110的控制器115进行通信以执行操作，例如在存储器装置130、140处读取数据、写入数据或擦除数据以及其它此类操作。在一些情况下，控制器116集成在处理装置118的同一封装内。在其它情况下，控制器116与处理装置118的封装分离。控制器116和/或处理装置118可包含硬件，例如一或多个集成电路(ic)和/或离散组件、缓冲存储器、高速缓冲存储器或其组合。控制器116和/或处理装置118可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或另一合适的处理器。
40.存储器装置130、140可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
41.非易失性存储器组件的一些实例包含与非(或not and)(nand)类型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，在所述操作中可在不事先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand类型快闪存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
42.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元，例如单层单元(slc)可每单元存储一个位。其它类型的存储器单元，例如多层单元(mlc)、三层单元(tlc)、四层单元(qlc)和五层单元(plc)可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，如slc、mlc、tlc、qlc或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分，以及mlc部分、tlc部分或qlc部分。存储器装置130的存储器单元可分组为可指代用以存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，nand)的情况下，可将页分组以形成块。
43.尽管描述了非易失性存储器装置，例如3d交叉点类型和nand类型存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)
‑
mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器和电可擦除可编程只读存储器(eeprom)。
44.存储器子系统控制器115(或为简单起见，控制器115)可与存储器装置130进行通信以执行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作(例如，响应于控制器116在命令总线上调度的命令)。控制器115可包含硬件，例如一或多个集成电路(ic)和/或离散组件、缓冲存储器或其组合。硬件可包含具有用以执行本文中所描述的操作的专用(即，硬编码)逻辑的数字电路系统。控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)，或另一合适的处理器。
45.控制器115可包含被配置成执行存储在本地存储器119中的指令的处理装置117(处理器)。在所示出的实例中，控制器115的本地存储器119包含嵌入式存储器，所述嵌入式存储器被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例
程的指令，包含处置存储器子系统110与主机系统120之间的通信。
46.在一些实施例中，本地存储器119可以包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1中的实例存储器子系统110已示出为包含控制器115，但是在本公开的另一实施例中，存储器子系统110不包含控制器115，而是可依赖于外部控制(例如，由外部主机提供，或由与存储器子系统分离的处理器或控制器提供)。
47.一般来说，控制器115可从主机系统120接收命令或操作，且可将命令或操作转换为指令或适当命令以实现对存储器装置130的期望存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120进行通信。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器装置130以及将与存储器装置130相关联的响应转换成主机系统120的信息。
48.存储器子系统110还可包含未示出的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓冲存储器或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址并对所述地址进行解码以存取存储器装置130。
49.在一些实施例中，存储器装置130包含本地媒体控制器150，所述本地媒体控制器结合存储器子系统控制器115进行操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为与用于相同存储器装置封装内的媒体管理的本地控制器(例如，本地控制器150)组合的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
50.控制器115和/或存储器装置130可包含读取管理器113，所述读取管理器被配置成基于存储器单元群组的信号和噪声特性而计算经优化以用于读取所述存储器单元群组的电压。在一些实施例中，存储器子系统110中的控制器115包含读取管理器113的至少部分。在其它实施例中，或在组合中，主机系统120中的控制器116和/或处理装置118包含读取管理器113的至少部分。例如，控制器115、控制器116和/或处理装置118可包含实施读取管理器113的逻辑电路系统。例如，主机系统120的控制器115或处理装置118(处理器)可被配置成执行存储于存储器中的用于执行本文中所描述的读取管理器113的操作的指令。在一些实施例中，读取管理器113实施于安置于存储器子系统110中的集成电路芯片中。在其它实施例中，读取管理器113可为存储器子系统110的固件、主机系统120的操作系统、装置驱动器或应用程序或其任何组合的部分。
51.例如，实施在控制器115中的读取管理器113可将读取命令或校准命令传输到存储器装置130。响应于此类命令，实施在存储器装置130中的读取管理器113被配置成通过在接近用于存储器单元群组的经优化读取电压的所估计位置而配置的多个测试电压下读取存储器单元群组来测量存储器单元群组的信号和噪声特性。测试电压可被配置成按相同量的电压间隙相等地间隔开。根据在测试电压下读取存储器单元群组的结果，当在测试电压下读取群组时，确定群组中的存储器单元的位计数正存储或报告预定位(例如，与存储器单元
在测试电压下导电或不导电对应的0或1)。可根据每一邻近测试电压对的位计数来计算计数差。读取管理器113比较计数差以标识含有经优化读取电压的电压间隔，且接着基于比较最接近于电压间隔的位计数或计数差来估计用于经优化读取电压的电压间隔中的位置。所估计位置可用作经优化读取电压以读取硬位数据；并且从经优化读取电压发生预定偏移的电压可用于读取软位数据。
52.图2示出根据一个实施例的具有被配置成测量信号和噪声特性的校准电路145的集成电路存储器装置130。例如，可使用图2的集成电路存储器装置130来实施图1的存储器子系统110中的存储器装置130。
53.集成电路存储器装置130可围封在单个集成电路封装中。集成电路存储器装置130包含可形成于一或多个集成电路裸片中的存储器单元的多个群组131、...、133。群组131、...、133中的典型存储器单元可被编程为存储一或多个数据位。
54.集成电路存储器装置130中的一些存储器单元可被配置成一起操作以供特定类型的操作。例如，集成电路裸片上的存储器单元可被组织成平面、块和页。平面含有多个块；块含有多个页；且页可具有多个存储器单元串。例如，集成电路裸片可为可独立地执行命令或报告状态的最小单元；可在集成电路裸片中的多个平面上并行地执行相同的并发操作；块可为用以执行擦除操作的最小单元；且页可为用以执行数据编程操作(将数据写入到存储器单元中)的最小单元。每一串将其存储器单元连接到共同位线；并且块或页中的串中的相同位置处的存储器单元的控制栅极连接到共同字线。可将控制信号施加到字线和位线以对个别存储器单元进行寻址。
55.集成电路存储器装置130具有通信接口147，以从存储器子系统110的控制器115接收具有地址135的命令、从存储器地址135检索硬位数据177和软位数据173两者，并且提供至少硬位数据177作为对命令的响应。集成电路存储器装置130的地址解码器141将地址135转换成控制信号以选择集成电路存储器装置130中的存储器单元群组；并且集成电路存储器装置130的读取/写入电路143执行操作以确定地址135处的存储器单元的硬位数据177和软位数据173。
56.集成电路存储器装置130具有被配置成确定群组(例如，131、...或133)中的存储器单元的信号和噪声特性139的测量值的校准电路145。例如，可测量在一或多个测试电压下具有特定状态的群组或区中的存储器单元的统计数据以确定信号和噪声特性139。任选地，信号和噪声特性139可由存储器装置130经由通信接口147提供到存储器子系统110的控制器115。
57.在至少一些实施例中，校准电路145基于信号和噪声特性139确定存储器单元群组的经优化读取电压。在一些实施例中，在校准电路145中进一步使用信号和噪声特性139以确定硬位数据177中的错误率是否足够高以使得优选地使用精密解码器对硬位数据177与软位数据173的组合进行解码。当基于硬位数据177中的错误率的预测/分类而预测软位数据173的使用时，读取管理器113可将软位数据173和硬位数据177两者传输到存储器子系统110的控制器115。
58.例如，校准电路145可通过借助于改变用于读取存储器单元的操作参数(例如，在从存储器单元读取数据的操作期间施加的电压)而从群组(例如，131、...、133)中的存储器单元读取不同响应来测量信号和噪声特性139。
59.例如，当执行从地址135读取硬位数据177和软位数据173的命令时，校准电路145可在运行中测量信号和噪声特性139。由于信号和噪声特性139被测量为从地址135读取硬位数据177的操作的部分，因此信号和噪声特性139可在读取管理器113中使用，其中执行从地址135读取硬位数据177的命令中所损失的等待时间减小或为零。
60.存储器装置130的读取管理器113被配置成使用信号和噪声特性139以确定用以读取由地址135标识以用于硬位数据和软位数据两者的存储器单元的电压，且确定是否将软位数据传输到存储器子系统控制器115。
61.例如，读取管理器113可使用经由机器学习训练的预测模型来预测从存储器单元群组(例如，131或133)检索到的硬位数据177无法通过数据完整性测试的概率。可基于信号和噪声特性139而作出预测。在使用错误校正码(ecc)和/或低密度奇偶校验(ldpc)码进行测试之前，或甚至在将硬位数据177传送到解码器之前，读取管理器113使用信号和噪声特性139以预测测试的结果。基于所预测的测试结果，读取管理器113确定是否响应于命令将软位数据传输到存储器子系统控制器115。
62.例如，如果硬位数据177被预测为使用利用硬位数据177而不利用软位数据173的低功率解码器来进行解码，则读取管理器113可跳过将软位数据173传输到存储器子系统控制器115的操作；并且读取管理器113提供使用根据信号和噪声特性139计算的经优化读取电压从存储器单元所读取的硬位数据177以供低功率解码器进行解码。例如，低功率解码器可实施于存储器子系统控制器115中。替代地，低功率解码器可实施于存储器装置130中；并且读取管理器113可将低功率解码器的结果作为对所接收命令的响应提供到存储器子系统控制器115。
63.例如，如果预测硬位数据177在低功率解码器中解码失败但可使用利用硬位数据和软位数据两者的高功率解码器进行解码，则读取管理器113可决定提供硬位数据177和软位数据173两者以供高功率解码器进行解码。例如，高功率解码器可实施于控制器115中。替代地，高功率解码器可实施于存储器装置130中。
64.任选地，如果预测硬位数据177在存储器子系统110中可用的解码器中解码失败，则读取管理器113可决定跳过将硬位数据177传输到存储器子系统控制器115的操作，立即起始读取重试，使得当存储器子系统控制器115请求读取重试时，执行读取重试操作的至少部分以减少响应于来自存储器子系统控制器115的用于读取重试的请求的时间。例如，在读取重试期间，读取管理器113指示校准电路145执行经修改校准以获得一组新的信号和噪声特性139，所述信号和噪声特性可进一步用以确定改进的读取电压。
65.来自由地址(135)标识的存储器单元的数据可包含硬位数据177和软位数据173。使用经优化读取电压来检索硬位数据177。硬位数据177标识存储器单元的状态，所述存储器单元被编程为存储数据且随后鉴于由例如电荷损耗、读取干扰、交叉温度效应(例如，不同操作温度下的写入和读取)等因素引起的改变而被检测到。通过使用以从经优化读取电压的中心发生预定偏移的每一经优化读取电压为中心的读取电压来读取存储器单元而获得软位数据173。在具有偏移量的读取电压处的读取结果的xor指示存储器单元是否在具有偏移量的读取电压处提供不同读取结果。软位数据173可包含xor结果。在一些情况下，一组xor结果是基于较小偏移量而获得的；并且另一组xor结果是基于较大偏移量而获得的。一般来说，可针对多个偏移量获得多组xor结果，其中每一相应偏移量用于确定较低读取电压
和较高读取电压，使得较低和较高读取电压两者相对于经优化读取电压具有相同相应偏移量以确定xor结果。
66.图3展示根据一个实施例的测量信号和噪声特性139以改进存储器操作的实例。
67.在图3中，校准电路145施加不同读取电压v
a
、v
b
、v
c
、v
d
和v
e
以读取群组(例如，131、...或133)中的存储器单元的状态。一般来说，更多或更少的读取电压可用于生成信号和噪声特性139。
68.由于读取操作期间施加的不同电压，群组(例如，131、...或133)中的同一存储器单元可展示不同状态。因此，一般来说，在不同读取电压v
a
、v
b
、v
c
、v
d
和v
e
下具有预定状态的存储器单元的计数c
a
、c
b
、c
c
、c
d
和c
e
可不同。预定状态可为有大量电流通过存储器单元的状态，或没有大量电流通过存储器单元的状态。计数c
a
、c
b
、c
c
、c
d
和c
e
可称为位计数。
69.校准电路145可通过在存储器单元群组(例如，131、...或133)上一次一个地施加读取电压v
a
、v
b
、v
c
、v
d
和v
e
来测量位计数。
70.替代地，存储器单元群组(例如，131、...或133)可被配置成多个子群组；且校准电路145可通过施加读取电压v
a
、v
b
、v
c
、v
d
和v
e
并行地测量子群组的位计数。子群组的位计数被视为表示整个群组(例如，131、...或133)中的位计数。因此，获得计数c
a
、c
b
、c
c
、c
d
和c
e
的持续时间可缩短。
71.在一些实施例中，在执行从映射到群组(例如，131、...或133)中的一或多个存储器单元的地址135读取数据的命令期间测量位计数c
a
、c
b
、c
c
、c
d
和c
e
。因此，控制器115不需要发送单独命令来请求基于位计数c
a
、c
b
、c
c
、c
d
和c
e
的信号和噪声特性139。
72.邻近电压的位计数之间的差指示在读取群组(例如，133、...或133)中存储器单元的状态中出现的错误。
73.例如，根据c
a
‑
c
b
计算计数差d
a
，其为通过将读取电压从v
a
改变为v
b
而引入的读取阈值错误的指示。
74.类似地，d
b
＝c
b
‑
c
c
；d
c
＝c
c
‑
c
d
；并且d
d
＝c
d
‑
c
e
。
75.基于计数差d
a
、d
b
、d
c
和d
d
获得的曲线157表示对随读取电压而变的读取阈值错误e的预测。根据曲线157(和/或计数差)，经优化读取电压v
o
可被计算为曲线157上的提供最低读取阈值错误d
最小
的点153。
76.在一个实施例中，校准电路145计算经优化读取电压v
o
且使读取/写入电路143使用经优化读取电压v
o
从地址135读取数据。
77.或者，校准电路145可经由通信接口147向存储器子系统110的控制器115提供计数差d
a
、d
b
、d
c
和d
d
和/或由校准电路145计算的经优化读取电压v
o
。
78.图3示出产生统计数据集合(例如，位计数和/或计数差)以供在经优化读取电压v
o
下进行读取的实例。一般来说，存储器单元群组可被配置成将多于一个位存储在存储器单元中；且多个读取电压用以读取存储于存储器单元中的数据。可类似地针对读取电压中的每一个测量统计数据集合以标识对应经优化读取电压，其中每一统计数据集合中的测试电压被配置在对应经优化读取电压的预期位置附近。因此，针对存储器单元群组(例如，131或133)测得的信号和噪声特性139可包含分别针对多个阈值电压测得的多个统计数据集合。
79.例如，控制器115可通过提供地址135和至少一个读取控制参数来指示存储器装置130执行读取操作。例如，读取控制参数可为所建议的读取电压。
80.存储器装置130可通过在读取电压下确定地址135处的存储器单元的状态来执行读取操作，并且根据所确定的状态提供数据。
81.在读取操作期间，存储器装置130的校准电路145产生信号和噪声特性139。数据以及信号和噪声特性139作为响应从存储器装置130提供到控制器115。替代地，可使用被配置在存储器装置130中的逻辑电路系统来至少部分地执行对信号和噪声特性139的处理。例如，可使用配置于存储器装置130中的处理逻辑来部分或完全实施对信号和噪声特性139的处理。例如，可使用在存储器装置130的集成电路裸片上形成在存储器单元阵列下方的互补金属氧化物半导体(cmos)电路系统来实施处理逻辑。例如，处理逻辑可在存储器装置130的集成电路封装内形成在单独的集成电路裸片上，所述单独的集成电路裸片使用硅通孔(tsv)和/或其它连接技术连接到具有存储器单元的集成电路裸片。
82.可至少部分地基于读取控制参数而确定信号和噪声特性139。例如，当读取控制参数为用于在地址135处读取存储器单元的所建议读取电压时，校准电路145可计算在所建议读取电压附近的读取电压v
a
、v
b
、v
c
、v
d
和v
e
。
83.信号和噪声特性139可包含位计数c
a
、c
b
、c
c
、c
d
和c
e
。替代地或组合地，信号和噪声特性139可包含计数差d
a
、d
b
、d
c
和d
d
。
84.任选地，校准电路145使用一种方法以根据计数差d
a
、d
b
、d
c
和d
d
计算经优化读取电压v
o
；并且控制器115使用另一不同的方法以根据信号和噪声特性139和任选地校准电路145不可用的其它数据来计算经优化读取电压v
o
。
85.当校准电路145可根据读取操作期间产生的计数差d
a
、d
b
、d
c
和d
d
计算经优化读取电压v
o
时，信号和噪声特性可任选地包含经优化读取电压v
o
。此外，存储器装置130可在确定地址135处来自存储器单元的数据中的硬位数据时使用经优化读取电压v
o
。可通过用从经优化读取电压v
o
发生预定偏移的读取电压读取存储器单元来获得数据中的软位数据。替代地，存储器装置130在读取数据时使用读取控制参数中提供的控制器指定的读取电压。
86.控制器115可配置有比集成电路存储器装置130的校准电路145更强的处理功率。此外，控制器115可具有适用于群组(例如，133、...或133)中的存储器单元的其它信号和噪声特性。因此，一般来说，控制器115可计算经优化读取电压v
o
的更精确估计值(例如，以供后续读取操作，或以供读取操作的重试)。
87.一般来说，校准电路145不必以位计数在读取电压集合上的分布的形式或以计数差在读取电压集合上的分布的形式来提供信号和噪声特性139。例如，校准电路145可提供由校准电路145计算的经优化读取电压v
o
作为信号和噪声特性139。
88.校准电路145可被配置成产生信号和噪声特性139(例如，位计数或位计数差)作为读取操作的副产物。相比于不产生信号和噪声特性139的典型读取，信号和噪声特性139的产生可实施于集成电路存储器装置130中，这对读取操作的等待时间的影响极少或无影响。因此，校准电路145可有效地将信号和噪声特性139确定为根据来自存储器子系统110的控制器115的命令执行读取操作的副产物。
89.一般来说，对经优化读取电压v
o
的计算可在存储器装置130内或由存储器子系统110的控制器115执行，所述控制器接收信号和噪声特性139作为来自存储器装置130的丰富状态响应的部分。
90.可通过在存储器单元群组上施加经优化读取电压v
o
且在存储器单元经历经优化
读取电压v
o
时确定存储器单元的状态来获得硬位数据177。
91.可通过施加从经优化读取电压v
o
偏移预定量的读取电压181和182来获得软位数据173。例如，读取电压181处于比经优化读取电压v
o
低预定量的偏移183；并且读取电压182处于比经优化读取电压v
o
高相同预定量的偏移184。经历读取电压181的存储器单元可具有不同于经历读取电压182的存储器单元的状态。软位数据173可包含或指示使用读取电压181和182从存储器单元读取的数据的xor结果。xor结果展示经历读取电压181的存储器单元是否具有与经历读取电压182相同的状态。
92.图4至6示出根据一个实施例的根据计数差计算经优化读取电压的技术。图4至6的技术简化用于计算经优化读取电压v
o
的运算，使得可使用减小的计算功率和/或电路系统来实施运算。
93.可基于图3中针对测试电压v
a
、v
b
、v
c
、v
d
和v
e
所示出的位计数和计数差来执行图4至6中所示出的运算。
94.在图4中，执行操作201以比较两个中心计数差d
b
和d
c
。
95.如果d
b
大于d
c
，则可假设最小值可在v
c
至v
e
之间的测试电压区的上半部上。因此，执行操作203以将两个中心位计数差中较低的一个d
c
与其另一相邻者d
d
进行比较。
96.如果d
c
不大于其另一相邻者d
d
，则d
c
不大于其相邻者d
b
和d
d
。因此，可推断出，最小值可在测试电压v
c
与v
d
之间。基于d
c
与其相邻者d
b
和d
d
的差之间的比率，可使用类似于图5中所示出的技术来确定对经优化读取电压v
o
的位置的估计。
97.如果d
c
大于其另一相邻者d
d
，则可假设最小值可在v
d
与v
e
之间的最高测试电压间隔中。因此，基于最接近于测试电压v
d
和v
e
的计数差d
d
与d
c
的比率，可使用类似于图6中所示出的技术来确定对经优化读取电压v
o
的位置的估计。
98.类似地，如果d
b
不大于d
c
，则可假设最小值可在v
a
至v
c
之间的测试电压区的下半部上。因此，执行操作205以将两个中心位计数差中较低的一个d
b
与其另一相邻者d
a
进行比较。
99.如果d
b
小于其另一相邻者d
a
，则d
b
不大于其相邻者d
a
和d
c
。因此，可推断出，最小值可在测试电压v
b
与v
c
之间。基于d
b
与其相邻者d
a
和d
c
的差之间的比率，可使用图5中所示出的技术来确定对经优化读取电压v
o
的位置的估计。
100.如果d
b
不小于其另一相邻者d
a
，则可假设最小值可在v
a
与v
b
之间的最低测试电压间隔中。因此，基于最接近于测试电压v
a
和v
b
的计数差d
a
与d
b
的比率，可使用图6中所示出的技术来确定对经优化读取电压v
o
的位置的估计。
101.图5示出当中心计数差d
b
不大于其相邻者d
a
和d
c
时用以估计经优化读取电压v
o
的位置的技术。
102.由于计数差d
b
是在测试电压v
b
和v
c
下的位计数c
b
与c
c
的差，因此估计经优化读取电压v
o
的位置在v
b
与v
c
之间的电压间隔或间隙内。
103.当从中心计数差d
b
到其相邻者d
a
和d
c
的增加量基本上彼此相等时，估计经优化读取电压v
o
在v
b
与v
c
之间的中点处。
104.从中心计数差d
b
到其相邻者d
a
和d
c
的增加量之间的比率可以对数尺度映射到测试电压v
b
与v
c
之间的划分线尺度。
105.例如，1的比率(d
a
‑
d
b
)/(d
c
‑
d
b
)映射到测试电压v
b
与v
c
之间的中点处的经优化读取电压的位置。
106.1/2的比率(d
a
‑
d
b
)/(d
c
‑
d
b
)映射到测试电压v
b
与v
c
之间的中点处的经优化读取电压的位置，其中朝v
b
偏移固定增量。例如，增量可为v
b
与v
c
之间的电压间隙的十分之一。
107.类似地，1/4、1/8或1/16的比率(d
a
‑
d
b
)/(d
c
‑
d
b
)映射到测试电压v
b
与v
c
之间的中点处的经优化读取电压的位置，其中朝v
b
偏移二、三或四个增量。小于1/16的比率(d
a
‑
d
b
)/(d
c
‑
d
b
)可映射到v
b
处的经优化读取电压的位置。
108.类似地，1/2、1/4、1/8或1/16的比率(d
c
‑
d
b
)/(d
a
‑
d
b
)映射到测试电压v
b
与v
c
之间的中点处的经优化读取电压的位置，其中朝v
c
偏移一、二、三或四个增量。小于1/16的比率(d
c
‑
d
b
)/(d
a
‑
d
b
)可映射到v
c
处的经优化读取电压的位置。
109.图5的技术可经由将经优化读取电压的粗略估计设置在v
b
(或v
c
)处且通过根据计数差d
b
到计数差d
a
的增加量(d
a
‑
d
b
)与计数差d
b
到计数差d
c
的增加量(d
c
‑
d
b
)的分数或倍数的比较来施加增量而调整粗略估计来实施。对数尺度中的增加量(d
c
‑
d
b
)的分数或倍数可通过迭代除以二或乘二来计算，其可通过逐位左移或右移操作有效地实施。
110.例如，可将经优化电压v
o
的初始估计值设置在测试电压v
b
处。可将增加量(d
a
‑
d
b
)与可通过使(d
c
‑
d
b
)的位移位来计算的(d
c
‑
d
b
)/16进行比较。如果(d
a
‑
d
b
)大于(d
c
‑
d
b
)/16，则v
b
与v
c
之间的间隙的十分之一的增量可添加到经优化电压v
o
的估计值。随后，将(d
a
‑
d
b
)与可通过使(d
c
‑
d
b
)/16的位移位来计算的(d
c
‑
d
b
)/8进行比较。如果(d
a
‑
d
b
)大于(d
c
‑
d
b
)/8，则v
b
与v
c
之间的间隙的十分之一的相同增量进一步添加到经优化电压v
o
的估计值。类似地，将(d
a
‑
d
b
)依次与(d
c
‑
d
b
)/4、(d
c
‑
d
b
)/2、(d
c
‑
d
b
)、(d
c
‑
d
b
)*2、(d
c
‑
d
b
)*4、(d
c
‑
d
b
)*8和(d
c
‑
d
b
)*16进行比较。如果(d
a
‑
d
b
)在比较中大于(d
c
‑
d
b
)的这些经按比例缩放版本中的任一个，则将相同增量添加到估计值。在进行一系列比较之后，所得估计值可用作经优化电压v
o
。
111.图6示出当侧计数差d
a
小于其下两个计数差d
b
和d
c
但尚未测量其相邻者中的一个(例如，测试电压v
a
与低于v
a
的另一测试电压之间的计数差)时，用以估计经优化读取电压v
o
的位置的技术。
112.由于计数差d
a
在计数差d
a
、d
b
和d
c
中是最低的，因此估计经优化电压v
o
处于与计数差d
a
对应的测试电压间隔间隙中。由于计数差d
a
是在测试电压v
a
和v
b
下位计数c
a
与c
b
的差，因此估计经优化读取电压v
o
的位置在v
a
与v
b
之间的电压间隔或间隙内。
113.在图6中，在v
a
与v
b
之间的电压间隔或间隙内的经优化读取电压v
o
的位置是基于计数差d
a
与d
b
的比率。对数尺度中的比率d
a
/d
b
映射到v
a
与v
b
之间的经优化读取电压v
o
的线性分布。
114.例如，v
a
与v
b
之间的电压间隔或间隙可被划分成五个相等增量。可将经优化电压v
o
的初始估计值设置在测试电压v
b
处。可依序将计数差d
a
与计数差d
b
的经按比例缩放版本(例如d
b
、d
b
/2和d
b
/4)进行比较。如果计数差d
a
在比较中小于计数差d
b
的经按比例缩放版本中的任一个，则估计值减小了朝向测试电压v
a
移动的增量。
115.图7展示根据一个实施例的计算用于读取存储器单元群组的经优化读取电压的方法。图7的方法可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件/固件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在一些实施例中，图7的方法由图1的控制器115或图2的存储器装置130中的处理逻辑至少部分地执行。虽然以特定顺序或次序来展示，但除非另外指定，否则可修改过程的次序。因此，示出的实施例应仅作为实例理解，且示出的过程可以不同次序执行，并且一
些过程可并行执行。此外，在各种实施例中可省略一或多个过程。因此，每个实施例中并非需要所有过程。其它过程流程是可能的。
116.例如，可在具有图2的存储器装置和图3中所示出的信号噪声特性的图1的计算系统中通过图4至6中所示出的一些操作来实施图7的方法。
117.在框301处，存储器装置130在多个测试电压(例如，v
a
、v
b
、v
c
、v
d
和v
e
)下读取存储器装置130中的存储器单元群组(例如，131或133)。
118.在框303处，读取管理器113分别确定测试电压(例如，v
a
、v
b
、v
c
、v
d
和v
e
)下的位计数(例如，c
a
、c
b
、c
c
、c
d
和c
e
)。在测试电压(例如，v
a
)下的每一位计数(例如，c
a
)标识群组(例如，131或133)中的存储器单元的数目，所述存储器单元当在测试电压(例如，v
a
)下进行读取时提供预定位值(例如，0或1)。
119.在框305处，读取管理器113计算测试电压中的邻近电压对的位计数中的计数差(例如，d
a
、d
b
、d
c
和d
d
)。测试电压中的邻近电压对(例如，v
a
和v
b
)之间的电压间隔的每一计数差(例如，d
a
)是所述邻近电压对的位计数(例如，d
a
和d
b
)之间的差。
120.在框307处，读取管理器113标识以下情形：在计数差(例如，d
a
、d
b
、d
c
和d
d
)中，第一计数差(例如，d
a
)不大于计数差中的至少两个(例如，d
b
和d
c
)，且第一计数差(例如，d
a
)具有不处于计数差中的所述至少两个(例如，d
b
和d
c
)的两个电压间隔(例如，v
b
至v
c
以及v
c
至v
d
)之间的电压间隔(例如，v
a
至v
b
)。
121.响应于此类情形，在框309处，读取管理器113基于第一计数差(例如，d
a
)与第二计数差(例如，d
b
)之间的比率确定第一计数差(例如，d
a
)的电压间隔(例如，v
a
至v
b
)中经优化读取电压v
o
的位置，其中第二计数差(例如，d
b
)具有最接近于计数差中的所述至少两个中和/或计数差中的第一计数差(例如，d
a
)的电压间隔(例如，v
a
至v
b
)的电压间隔(例如，v
b
至v
c
)。
122.例如，可基于将第一计数差(例如，d
a
)与第二计数差(例如，d
b
)之间的比率的对数尺度映射到第一计数差(例如，d
a
)的电压间隔(例如，v
a
至v
b
)中经优化读取电压v
o
的位置(例如，v
a
)与第二计数差(例如，v
b
)的线性分布而确定经优化读取电压v
o
的位置。
123.例如，可在不执行浮点数操作的情况下确定第一计数差(例如，d
a
)的电压间隔(例如，v
a
至v
b
)内的经优化读取电压v
o
的位置。
124.例如，读取管理器113可产生第一计数差(例如，d
a
)和第二计数差(例如，d
b
)中的至少一个的多个经按比例缩放版本。读取管理器113可基于根据经按比例缩放版本执行的比较来确定经优化读取电压v
o
的位置。
125.例如，可通过移位操作产生经按比例缩放版本。例如，将数目向左逐位移位一个位可将数目按比例放大二倍；且将数目向右逐位移位一个位可将数目按比例缩小二倍。因此，在不执行浮点数操作的情况下，经按比例缩放版本可以二的预定数目的幂进行按比例缩放。
126.例如，可通过反复地按比例缩放二倍来产生经按比例缩放版本；且可经由将第一计数差(例如，d
a
)和第二计数差(例如，d
b
)中的未经按比例缩放的一者与经按比例缩放版本依次进行比较来确定经优化读取电压的位置。
127.例如，对经优化读取电压v
o
的位置的确定可包含：首先将位置设置在对应于第一计数差(例如，d
a
)的电压间隔的测试电压(例如，v
a
和v
b
)中的一个处；以及响应于确定满足
以下各者之间的预定关系而将所述位置调整了预定量：第一计数差(例如，d
a
)和第二计数差(例如，d
b
)中的未经按比例缩放的一者，以及多个经按比例缩放版本中的经按比例缩放版本。
128.例如，读取管理器113首先将位置设置在测试电压v
b
处，所述测试电压将第一计数差d
a
的电压间隔v
a
至v
b
与第二计数差d
b
的电压间隔v
b
至v
c
分离。读取管理器113将第一计数差d
a
与第二计数差d
b
进行比较。
129.响应于确定第一计数差d
a
小于第二计数差d
b
，读取管理器113将位置移动远离了第二计数差d
b
的电压间隔v
b
至v
c
预定量(例如，电压间隔v
a
至v
b
的五分之一)。
130.读取管理器113将第二计数差d
b
按比例缩小二倍以产生第二计数差的经按比例缩放版本(例如，d
b
/2)、将第一计数差d
a
与第二计数差的经按比例缩放版本(例如，d
b
/2)进行比较，以及响应于确定第一计数差d
a
小于第二计数差的经按比例缩放版本(例如，d
b
/2)，将位置移动更远离第二计数差d
b
的电压间隔v
b
至v
c
预定量(例如，电压间隔v
a
至v
b
的五分之一)。
131.d
a
与d
b
/2之间的比较等效于比较d
a
/d
b
与1/2，其可通过比较d
a
*2与d
b
替代地执行。
132.随后，读取管理器113可将d
b
/2进一步按比例缩小二倍以产生第二计数差的进一步经按比例缩放版本(例如，d
b
/4)，并且将第一计数差d
a
与第二计数差的进一步经按比例缩放版本(例如，d
b
/4)进行比较。响应于确定第一计数差d
a
小于第二计数差的进一步经按比例缩放版本(例如，d
b
/4)，读取管理器113进一步将位置移动甚至更远离第二计数差d
b
的电压间隔v
b
至v
c
预定量(例如，电压间隔v
a
至v
b
的五分之一)。
133.d
a
与d
b
/4之间的比较等效于比较d
a
/d
b
与1/4，其可通过比较d
a
*2与d
b
/2或通过比较d
a
*4与d
b
替代地执行。
134.非暂时性计算机存储媒体可用以存储存储器子系统(例如，113)的固件的指令。当指令由控制器115和/或处理装置117执行时，所述指令使控制器115、处理装置117和/或单独硬件模块执行上文所论述的方法。
135.图8示出计算机系统400的实例机器，在所述计算机系统内可执行用于使得机器执行本文中所论述的方法中的任何一或多个的一组指令。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用以执行读取管理器113的操作(例如，执行指令以执行对应于参考图1至7描述的读取管理器113的操作)。在替代实施例中，机器可连接(例如，联网)到lan、企业内部网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端
‑
服务器网络环境中的服务器或客户端机器的容量中进行操作。
136.机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定待由机器采取的动作的一组指令的任何所述机器。此外，尽管示出单个机器，但术语“机器”还应被理解为包含机器的任何集合，所述机器单独地或联合地执行一组(或多组)指令以执行本文中所论述的方法中的任何一或多个。
137.实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(rom)、快闪存储器、例如同步dram(sdram)或rambus dram(rdram)之类的动态随机存取存储器
(dram)、静态随机存取存储器(sram)等)，以及经由总线430(其可包含多个总线)彼此通信的数据存储系统418。
138.处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更确切地说，处理装置可为复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402还可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置402被配置成执行用于执行本文中所论述的操作和步骤的指令426。计算机系统400可进一步包含网络接口装置408以经由网络420进行通信。
139.数据存储系统418可包含机器可读存储媒体424(也被称作计算机可读媒体)，在所述机器可读存储媒体上存储有一或多组指令426或体现本文中所描述的方法或功能中的任何一或多个的软件。指令426还可在其由计算机系统400执行期间完全或至少部分地驻留在主存储器404内和/或处理装置402内，主存储器404和处理装置402也构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418和/或主存储器404可对应于图1的存储器子系统110。
140.在一个实施例中，指令426包含用以实施对应于读取管理器113(例如，参考图1至7所描述的读取管理器113)的功能性的指令。尽管在实例实施例中将机器可读存储媒体424展示为单个媒体，但术语“机器可读存储媒体”应被认为包含单个媒体或存储一或多组指令的多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的一组指令且使机器执行本公开的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
141.已关于对计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是产生期望结果的自洽的一系列操作。操作是要求对物理量进行物理操控的那些操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、项、编号等是方便的。
142.然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅为应用于这些量的方便标记。本公开可指计算机系统或类似电子计算装置的动作和过程，其将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操控和变换为类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
143.本公开还涉及用于执行本文中的操作的设备。此设备可出于预期目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、cd
‑
rom和磁性光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
144.本文中呈现的算法和显示器本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造更加专用的设备以执行所述方法是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参
考任何特定编程语言来描述本公开。将了解，可使用多种编程语言来实施如本文中所描述的本公开的教示。
145.本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
146.在本说明书中，各种功能和操作被描述为由计算机指令执行或由其引起以简化描述。然而，所属领域的技术人员将认识到，此类表达的意图是所述功能源自由一或多个控制器或处理器(例如，微处理器)执行计算机指令。替代地或组合地，所述功能和操作可使用具有或不具有软件指令的专用电路系统来实施，例如使用专用集成电路(asic)或现场可编程门阵列(fpga)。可使用并无软件指令的硬接线电路或结合软件指令来实施实施例。因此，技术不限于硬件电路和软件的任何特定组合，也不限于由数据处理系统执行的指令的任何特定来源。
147.在前述说明书中，已参考本公开的具体实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待本说明书和图式。