栅极驱动电路、显示基板及栅极驱动电路的驱动方法与流程

技术特征：
1.一种栅极驱动电路，其特征在于，包括：gate输出模块、pu电压控制模块、pd电压控制模块及直流阻断模块；所述pu电压控制模块用于通过控制栅极驱动电路上拉点位的电压来控制所述gate输出模块的输出端与第一时钟信号端导通；所述pd电压控制模块分别与第二时钟信号端、直流低电平端连接，用于基于第二时钟信号端的信号与直流低电平端的信号，控制栅极驱动电路下拉点位的电压，并通过控制栅极驱动电路下拉点位的电压来控制所述gate输出模块的输出端与直流低电平端导通；所述gate输出模块分别与第一时钟信号端、直流低电平端连接，用于响应于所述pu电压控制模块及所述pd电压控制模块的控制，将输出端与第一时钟信号端或直流低电平端导通；所述直流阻断模块，用于第二时钟信号端端与直流低电平端的直流通路。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述gate输出模块包括第三晶体管、第四晶体管、第一电容，所述pu电压控制模块包括第一晶体管、第二晶体管、第五晶体管，所述pd电压控制模块包括第六晶体管、第七晶体管，所述直流阻断模块包括第十二晶体管、第十三晶体管；所述第一晶体管的栅极与第一扫描开启端连接，所述第一晶体管的第一端与第一扫描控制端连接，所述第一晶体管的第二端与栅极驱动电路上拉点位连接；所述第二晶体管的栅极与第二扫描开启端连接，所述第二晶体管的第一端与栅极驱动电路上拉点位连接，所述第二晶体管的第二端与第二扫描控制端连接；所述第三晶体管的栅极与栅极驱动电路上拉点位连接，所述第三晶体管的第一端与第一时钟信号端连接，所述第三晶体管的第二端与输出端连接；所述第四晶体管的栅极与栅极驱动电路下拉点位连接，所述第四晶体管的第一端与输出端连接，所述第四晶体管的第二端与直流低电平端连接；所述第五晶体管的栅极与栅极驱动电路下拉点位连接，所述第五晶体管的第一端与栅极驱动电路上拉点位连接，所述第五晶体管的第二端与直流低电平端连接；所述第六晶体管的栅极与栅极驱动电路上拉点位连接，所述第六晶体管的第一端与栅极驱动电路下拉点位连接，所述第六晶体管的第二端与直流低电平端连接；所述第七晶体管的栅极与第一扫描控制端连接，所述第七晶体管的第一端与第二时钟信号端连接，所述第七晶体管的第二端与第十三晶体管的栅极连接；所述第十二晶体管的栅极与第二扫描控制端连接，所述第十二晶体管的第一端与第十三晶体管的栅极连接，所述第十二晶体管的第二端与第三时钟信号端连接；所述第十三晶体管的第一端与直流高电平端连接，所述第十三晶体管的第二端与栅极驱动电路下拉点位连接；所述第一电容的第一端与所述第三晶体管的栅极连接，所述第一电容的第二端与输出端连接。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：保护模块；所述保护模块分别与所述gate输出模块、所述pu电压控制模块连接，用于对所述pu电压控制模块进行保护。
4.根据权利要求3所述的栅极驱动电路，其特征在于，所述保护模块包括第九晶体管；所述第九晶体管设置在栅极驱动电路上拉点位与所述第三晶体管的栅极之间，其中，所述第九晶体管的栅极与直流高电平端连接，所述第九晶体管的第一端与栅极驱动电路上拉点位连接，所述第九晶体管的第二端与第三晶体管的栅极连接。5.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：pu复位模块及pd复位模块；所述pu复位模块与复位电压端连接，用于基于复位电压端的信号，对栅极驱动电路上拉点位的电压进行复位；所述pd复位模块与gate输出模块的输出端连接，用于基于gate输出模块的输出端的信号，对栅极驱动电路下拉点位的电压进行复位。6.根据权利要求5所述的栅极驱动电路，其特征在于，所述pd复位模块包括第八晶体管，所述pu复位模块包括第十晶体管；所述第八晶体管的栅极与输出端连接，所述第八晶体管的第一端与栅极驱动电路下拉点位连接，所述第八晶体管的第二端与直流低电平端连接；所述第十晶体管的栅极与复位电压端连接，所述第十晶体管的第一端与栅极驱动电路上拉点位连接，所述第十晶体管的第二端与直流低电平端连接。7.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：pd电位保持模块；所述pd电位保持模块分别与栅极驱动电路下拉点位、直流低电平端连接，用于保持栅极驱动电路下拉点位的电压。8.根据权利要求7所述的栅极驱动电路，其特征在于，所述pd电位保持模块，包括：第二电容；所述第二电容的第一端与栅极驱动电路下拉点位连接，所述第二电容的第二端与直流低电平端连接。9.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括：触碰控制模块；所述触碰控制模块与触控电压端连接，用于基于触控电压端的信号，控制所述gate输出模块的输出端与直流低电平端导通。10.根据权利要求9所述的栅极驱动电路，其特征在于，所述触碰控制模块，包括第十一晶体管；所述第十一晶体管的栅极与触控电压端连接，所述第十一晶体管的第一端与输出端连接，所述第十一晶体管的第二端与直流低电平端连接。11.一种显示基板，其特征在于，包括：多个权利要求1
‑
10任一所述的栅极驱动电路及多个时钟信号源，所述多个栅极驱动电路分为多级，所述多个栅极驱动电路的级数与时钟信号源的数量相等，不同级的栅极驱动电路的相同时钟信号端连接不同的时钟信号源，同一级的栅极驱动电路连接的相同时钟信号端连接相同的时钟信号源。12.根据权利要求11所述的显示基板，其特征在于，所述多个栅极驱动电路分为四级；第一级栅极驱动电路的输出端与第二级栅极驱动电路的第一扫描开启端连接，所述第一级栅极驱动电路的第二扫描开启端与第三级栅极驱动电路的第一扫描开启端连接，第一
级栅极驱动电路的第一时钟信号端与第一时钟信号源连接，第一级栅极驱动电路的第二时钟信号端与第二时钟信号源连接，第一级栅极驱动电路的第三时钟信号端与第四时钟信号源连接；第二级栅极驱动电路的第二扫描开启端与第四级栅极驱动电路的第一扫描开启端连接，第二级栅极驱动电路的第一时钟信号端与第二时钟信号源连接，第二级栅极驱动电路的第二时钟信号端与第三时钟信号源连接，第二级栅极驱动电路的第三时钟信号端与第一时钟信号源连接；第三级栅极驱动电路的第二扫描开启端与第四级栅极驱动电路的输出端连接，第三级栅极驱动电路的第一时钟信号端与第三时钟信号源连接，第三级栅极驱动电路的第二时钟信号端与第四时钟信号源连接，第三级栅极驱动电路的第三时钟信号端与第二时钟信号源连接；第四级栅极驱动电路的第一时钟信号端与第四时钟信号源连接，第四级栅极驱动电路的第二时钟信号端与第一时钟信号源连接，第四级栅极驱动电路的第三时钟信号端与第三时钟信号源连接。13.一种栅极驱动电路的驱动方法，其特征在于，应用于权利要求12所述的显示基板，所述方法包括：第一阶段：第一级栅极驱动电路的第一扫描开启端输入高电平，第一时钟信号源为高电平，第二时钟信号源、第三时钟信号源、第四时钟信号源均为低电平；第一级栅极驱动电路的输出为高电平；第二级栅极驱动电路、第三级栅极驱动电路、第四级栅极驱动电路均输出低电平；第二阶段：第二时钟信号源为高电平，第一时钟信号源、第三时钟信号源、第四时钟信号源均为低电平；第二级栅极驱动电路的输出为高电平；第一级栅极驱动电路、第三级栅极驱动电路、第四级栅极驱动电路均输出低电平；第三阶段：第三时钟信号源为高电平，第一时钟信号源、第二时钟信号源、第四时钟信号源均为低电平；第三级栅极驱动电路的输出为高电平；第一级栅极驱动电路、第二级栅极驱动电路、第四级栅极驱动电路均输出低电平；第四阶段：第四时钟信号源为高电平，第一时钟信号源、第二时钟信号源、第三时钟信号源均为低电平；第四级栅极驱动电路的输出为高电平；第一级栅极驱动电路、第二级栅极驱动电路、第三级栅极驱动电路均输出低电平。14.根据权利要求13所述的驱动方法，其特征在于，在栅极驱动电路正向扫描的情况下，第一扫描控制端为高电平、第二扫描控制端为低电平；在栅极驱动电路反向扫描的情况下，第一扫描控制端为低电平、第二扫描控制端为高电平。

技术总结
本申请实施例提供了栅极驱动电路、显示基板及栅极驱动电路的驱动方法，栅极驱动电路，包括：Gate输出模块、PU电压控制模块、PD电压控制模块及直流阻断模块；直流阻断模块，用于第二时钟信号端端与直流低电平端的直流通路。在栅极驱动电路中增加直流阻断模块，利用直流阻断模块来阻断第二时钟信号端端与直流低电平端的直流通路，从而可以减少栅极驱动电路的功耗，增加晶体管的使用寿命。增加晶体管的使用寿命。增加晶体管的使用寿命。


技术研发人员：张永强 徐敬义 丁爱宇 霍培荣 黄波
受保护的技术使用者：鄂尔多斯市源盛光电有限责任公司
技术研发日：2021.08.06
技术公布日：2021/11/4