半导体晶片的检测方法与流程

1.本发明涉及半导体领域，尤其是涉及一种测试晶片的步骤，可以降低晶片允收测试(wafer acceptance test,wat)过程中的晶片损耗。


背景技术：

2.半导体制作工艺中，在晶片(wafer)上进行多个步骤，以形成多种不同的电子元件在晶片上。为了确保电子元件的品质，经常会在晶片上的切割道(scribe line)上形成测试键(testkey)，然后对晶片上的电子元件进行晶片允收测试(wafer acceptance test,wat)。
3.晶片允收测试的目的在于对晶片做初步的电性测量，以作为晶片品质保证的依据。其测试的电性参数，如电容、电压、电阻
…
等，可确保电子元件能否正常运作。因此通过测试晶片的电性参数来反应晶片在生产时是否有异常现象，及避免降低元件品质。


技术实现要素：

4.本发明一种半导体晶片的检测方法，包含提供一晶片，该晶片上定义有多个区域，该多个区域中至少包含有一第一区域以及一第二区域，进行一第一次光刻步骤，以曝露该多个区域中的该第一区域，进行一第一次离子注入步骤，在该第一区域内掺杂离子，其中该第一区域内具有一第一离子注入浓度，进行一第二次光刻步骤，以曝露该多个区域中的该第二区域，进行一第二次离子注入步骤，于该第二区域内掺杂离子，其中该第二区域内具有一第二离子注入浓度，然后分别检测该第一区域与该第二区域的电性特征。
5.本发明一种半导体晶片的检测方法，包含提供一晶片，该晶片上定义有多个区域，该多个区域中至少包含有一第一区域以及一第二区域，进行一第一次光刻步骤，以一第一曝光能量，曝露该多个区域中的该第一区域，并且在该第一区域内形成一第一图案，其中该第一图案具有一第一曝光极值，进行一第二次光刻步骤，以一第二曝光能量，曝露该多个区域中的该第二区域，并且在该第二区域内形成一第二图案，其中该第二图案具有一第二曝光极值，分别检测该第一区域与该第二区域的电性特征。
6.本发明的特征在于，在进行晶片测试阶段时，为了减少晶片的耗损，可以将晶片分割成不同的区域，并且在不同的区域内，分别执行各自的制作工艺以及电性测试。因此，不同的区域可提供不同的测试参数与测量结果。如此一来，可以在同一晶片上测量到多组实验结果，降低晶片耗损并降低成本。
附图说明
7.图1为本发明检测半导体晶片过程中，半导体晶片的上视示意图；
8.图2a、图2b、图2c与图2d为本发明一实施例，检测半导体晶片过程中，进行光刻步骤与离子注入步骤循环时，半导体晶片的上视示意图；
9.图3a与图3b为本发明的另一实施例，检测不同的曝光能量对于不同区域的曝光极
值的影响的半导体晶片上视图。
10.主要元件符号说明
11.10:半导体晶片
12.10a:第一区域
13.10b:第二区域
14.10c:第三区域
15.10d:第四区域
16.20a:掩模层
17.20b:掩模层
18.20c:掩模层
19.20d:掩模层
20.40:图案
21.40’:图案
22.cd1:曝光极值
23.cd2:曝光极值
24.w:掺杂浓度
25.x:掺杂浓度
26.y:掺杂浓度
27.z:掺杂浓度
具体实施方式
28.为使熟悉本发明所属技术领域的一般技术人员能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
29.为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的技术人员都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属于本说明书所揭露的范围，在此容先叙明。
30.在一些实施例中，进行半导体晶片的测试时，通常给予一整片晶片一个特定的实验参数，然后再对半导体晶片进行wat测试。举例来说，以测试半导体晶片中的离子注入浓度对后续形成的半导体元件造成的影响为例进行说明，可先提供多个半导体晶片，然后对其中一片半导体晶片掺杂特定浓度的离子(例如离子注入浓度为n)，然后后续形成电子元件后再进行wat测试。接着，在另外的几片半导体晶片上，可分别掺杂不同离子浓度的离子(例如，在其他3片半导体晶片上的离子注入浓度分别为n 1、n 2、n 3)，后续再分别形成电子元件后再进行wat测试。在上述实施例中，需要耗损多片半导体晶片(例如，4片)，才能得到多个实验测试结果。因此，并不利于节省成本。
31.图1绘示本发明检测半导体晶片过程中，半导体晶片的上视示意图。如图1所示，一半导体晶片10被分割成多个区域，例如分割成第一区域10a、第二区域10b、第三区域10c以及第四区域10d。值得注意的是，本发明中把半导体晶片10分割成四个区域仅为一示例性说
明，而本发明不以此为限制。换句话说，本发明也可以把半导体晶片10分割成更多或是更少的区域，也属于本发明涵盖范围内。
32.图2a、图2b、图2c与图2d绘示根据本发明一实施例，检测半导体晶片过程中，进行光刻步骤与离子注入步骤循环时，半导体晶片的上视示意图。首先，图2a中，先以一第一光刻步骤，并可搭配一光掩模，形成一掩模层20a(例如为光致抗蚀剂层)于半导体晶片10上，掩模层20a覆盖住除了第一区域10a以外的其他区域，而曝露出第一区域10a，接着对半导体晶片10进行一第一离子注入步骤，以在第一区域10a中掺杂浓度为w的离子。
33.接下来，如图2b所示，去除掩模层20a后，重新形成一光致抗蚀剂层(图未示)在半导体晶片10上，再以一第二光刻步骤，并搭配与上述图2a步骤中所用的同一个光掩模，形成一掩模层20b(例如为光致抗蚀剂层)于半导体晶片10上，掩模层20b覆盖住除了第二区域10b以外的其他区域，而曝露出第二区域10b，接着对半导体晶片10进行一第二离子注入步骤，以在第二区域10b中掺杂浓度为x的离子。
34.接下来，如图2c所示，去除掩模层20b后，重新形成一光致抗蚀剂层(图未示)在半导体晶片10上，再以一第三光刻步骤，并搭配与上述图2a步骤中所用的同一个光掩模，形成一掩模层20c(例如为光致抗蚀剂层)于半导体晶片10上，掩模层20c覆盖住除了第三区域10c以外的其他区域，而曝露出第三区域10c，接着对半导体晶片10进行一第三离子注入步骤，以在第三区域10c中掺杂浓度为y的离子。
35.接下来，如图2d所示，去除掩模层20c后，重新形成一光致抗蚀剂层(图未示)在半导体晶片10上，再以一第四光刻步骤，并搭配与上述图2a步骤中所用的同一个光掩模，形成一掩模层20d(例如为光致抗蚀剂层)于半导体晶片10上，掩模层20d覆盖住除了第四区域10d以外的其他区域，而曝露出第四区域10d，接着对半导体晶片10进行一第四离子注入步骤，以在第四区域中10d掺杂浓度为z的离子。
36.值得注意的是，本发明进行光刻步骤时(如上述图2a～图2d的步骤)，使用同一片光掩模，并调整曝光时的光线焦距以控制曝光区域，例如，将曝光光线聚焦在特定区域，因此只有该区域可以被成功曝光，而其他区域则无法被成功曝光。换句话说，仅需使用同一光掩模，达到依序曝露出不同区域的效果。例如图2a的步骤中，让曝光光线聚焦在半导体晶片10的左上半部，因此位于左上半部(第一区域10a被曝光)，其他区域并未被曝光。接着图2b重新形成另一光致抗蚀剂层之后，可以让曝光光线聚焦在半导体晶片10的右上半部，因此位于右上半部(第二区域10b被曝光)，其他区域并未被曝光。其他区域也以此类推。如此一来，可以达到节省光掩模并降低成本的功效。
37.较佳而言，上述离子注入浓度w、x、y、z各不相同。且较佳而言彼此具有一定的比例关系(例如线性关系)，使检测者在后续步骤中，较容易计算得到离子注入浓度的变化所带来的电性影响。
38.在上述步骤中，进行了光刻步骤与离子注入步骤的循环。若半导体晶片10被分割成更多或更少区域，也可以调整光刻步骤与离子注入步骤的循环次数。此外，本实施例中，由于第一离子注入步骤至第四离子步骤是分别对第一区域10a至与第四区域10d进行，所以第一区域10a、第二区域10b、第三区域10c与第四区域10d的离子注入浓度相互独立，而不受到彼此的影响。
39.后续，可以同时在半导体晶片10的各区域中形成电子元件(例如，晶体管、电容)，
然后进行该些电子元件的wat测试，以得到不同的制作工艺参数对于电子元件的影响的实验结果。例如，不同的离子注入浓度对于晶体管的效能影响结果。
40.通过上述方法，可以在同一片半导体晶片10上，分别对不同的区域进行离子注入，后续再分别测量各区域的电子元件的电性特征。因此，不需要使用多片半导体晶片，即可测量得到多组实验数据(例如，测量得到离子注入浓度对电子元件的电性影响数据)。可以达到节省半导体晶片，进而节省成本的目的。
41.值得注意的是，在本发明的步骤中，在各不同区域中依序进行光刻步骤与离子注入步骤，且在各区域的离子注入步骤都完成后，才形成各区域中的电子元件，并且依序测量各电子元件的电性特征。因此，较佳而言，在本发明的步骤中，是连续性地在不同的区域之间进行光刻步骤与离子注入步骤，换句话说，在此光刻步骤与离子注入步骤循环的过程中不进行其他步骤，直到所有的区域都进行离子注入完成后，才会进行后续的其他步骤。如此一来，由于各离子注入都在相近的环境下进行，因此可提高实验结果的准确性。
42.在上述实施例中，在同一片晶片的不同区域中，进行不同浓度的离子注入，也就是说可经由测试得到不同浓度的离子注入对于实验结果的影响。在本发明的其他实施例中，也可以在同一晶片的不同区域进行不同的参数测试，例如，可以在同一晶片的不同区域中，分别以不同的曝光能量来对相同的图案进行曝光，因此可以测试出最为合适的曝光极值(critical dimension，cd)，以改进后续的制作工艺效率。
43.举例来说，图3a与图3b绘示根据本发明的另一实施例，检测不同的曝光能量对于不同区域的曝光极值的影响的半导体晶片上视图。首先如图3a所示，先形成一光致抗蚀剂层(图未示)，接着以一第一光刻步骤(包含曝光与显影步骤)，移除部分的光致抗蚀剂层，在半导体晶片10上形成掩模层20a，其中掩模层20a曝露出第一区域10a并覆盖其他区域，且在第一区域10a中形成一图案40。其中，调整第一光刻步骤的曝光能量(例如曝光能量为e1)，并且在图案形成后，记录图案的曝光极值(例如记录为曝光极值cd1)。
44.接下来，如图3b所示，在第二区域10b中，移除掩模层20a后，重新形成一光致抗蚀剂层(图未示)，并以一第二光刻步骤(曝光与显影步骤)，移除部分的光致抗蚀剂层，在半导体晶片10上形成掩模层20b，其中掩模层20b曝露出第二区域10b并覆盖其他区域，且在第二区域10b中形成图案40’。其中，调整第二光刻步骤的曝光能量(例如曝光能量为e2)，并且在图案40’形成后，记录图案的曝光极值(例如记录为曝光极值cd2)。
45.后续也可以继续在第三区域10c与第四区域10d中分别形成图案，并且调整光刻步骤的曝光能量，并记录图案的曝光极值。由于步骤与上述类似，在此不重复赘述。
46.同样地，后续，可以同时在半导体晶片10的各区域中形成电子元件(例如，晶体管、电容)，然后进行该些电子元件的wat测试，以得到不同的制作工艺参数对于电子元件的影响的实验结果。例如，不同的曝光能量对于晶体管的效能影响结果。通过上述方法，就可以在同一晶片上，测得不同的曝光能量对于图案的曝光极值的影响，进而找出较佳的曝光能量，以提高后续半导体制作工艺的良率。
47.同样地，本实施例中，例如图3a与图3b的步骤中，也可以使用同一片光掩模分别进行光刻步骤，以达到节省光掩模的功效。
48.本发明的特征在于，在进行晶片测试阶段时，为了减少晶片的耗损，可以将晶片分割成不同的区域，并且在不同的区域内，分别执行各自的制作工艺以及电性测试。因此，不
同的区域可提供不同的测试参数与测量结果。如此一来，可以在同一晶片上测量到多组实验结果，降低晶片耗损并降低成本。
49.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。