半导体封装方法与流程

技术特征：
1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：形成半导体中间结构，所述半导体中间结构包括载板、芯片及导电柱，所述芯片贴装在所述载板上且所述芯片的正面背离所述载板，所述芯片的正面设有焊垫；所述导电柱设置在所述焊垫背离所述载板的一侧，并与所述焊垫电连接；在所述载板上形成支撑层，所述支撑层包封所述芯片的侧面及正面，所述导电柱背离所述芯片的一侧露出所述支撑层，所述支撑层的材料为导电材料；在所述支撑层背离所述载板的一侧形成第一绝缘层，所述第一绝缘层设有第一镂空部，所述第一镂空部暴露所述导电柱背离所述芯片的表面及所述支撑层背离所述芯片的部分表面；将所述支撑层连接至电源，进行电镀，以在所述第一镂空部内形成与所述导电柱电连接的第一再布线层；去除所述支撑层，并形成塑封层，所述塑封层至少包封所述芯片的侧部。2.根据权利要求1所述的半导体封装方法，其特征在于，所述导电柱背离所述载板的表面到所述载板的距离大于所述芯片背离所述载板的表面到所述载板的距离，所述去除所述支撑层之后，且所述形成塑封层之前，所述半导体封装方法还包括：在所述芯片的正面与所述第一绝缘层之间的间隙形成填充部。3.根据权利要求1所述的半导体封装方法，其特征在于，所述去除所述支撑层之前，所述半导体封装方法还包括：至少执行一次如下步骤：在所述第一绝缘层背离所述芯片的一侧形成第二绝缘层，所述第二绝缘层设有第二镂空部；形成种子层，所述种子层覆盖所述第二绝缘层背离所述芯片的表面及所述第二镂空部，且所述种子层在所述第二镂空部的侧面断开；基于所述种子层形成位于所述第二镂空部的导电结构，所述导电结构与所述第一再布线层电连接；去除所述种子层位于第二绝缘层背离所述芯片一侧的部分，得到第二再布线层，所述第二再布线层包括所述导电结构及保留的种子层。4.根据权利要求3所述的半导体封装方法，其特征在于，所述第二绝缘层的厚度大于5μm。5.根据权利要求1所述的半导体封装方法，其特征在于，所述支撑层的材料为金属锡；所述在所述载板上形成支撑层，包括：在所述载板上铺设锡粉，对所述锡粉进行加热，所述锡粉熔化后粘结在一起得到所述支撑层。6.根据权利要求1所述的半导体封装方法，其特征在于，所述支撑层的材料为金属锡；所述去除所述支撑层，包括：加热所述支撑层，使所述支撑层熔化，将熔化的所述支撑层与所述芯片及所述第一再布线层分离；或者，对所述支撑层进行快速降温，使所述支撑层转变成锡粉末，将所述锡粉末与所述芯片及所述第一再布线层分离；或者，采用退锡溶液与所述支撑层反应，使所述支撑层与所述芯片及所述第一再布线层分离。7.根据权利要求1所述的半导体封装方法，其特征在于，所述导电柱背离所述载板的表
面与所述支撑层背离所述载板的表面齐平。8.根据权利要求1所述的半导体封装方法，其特征在于，所述形成半导体中间结构，包括：将多个所述芯片贴装在所述载板上，所述芯片的正面背离所述载板；形成支撑材料层，所述支撑材料层包覆所述芯片的侧面；在所述芯片的正面形成所述导电柱，所述导电柱与所述焊垫电连接；去除所述支撑材料层；或者，所述形成半导体中间结构，包括：提供晶圆结构，所述晶圆结构包括多个芯片；在所述多个芯片的正面形成所述导电柱，所述导电柱与所述焊垫电连接；对所述晶圆结构进行切割，得到多个所述芯片，每一所述芯片的正面分别设有所述导电柱；将所述芯片贴装在所述载板上，所述导电柱位于所述芯片背离所述载板的一侧。9.根据权利要求1所述的半导体封装方法，其特征在于，所述在所述支撑层背离所述载板的一侧形成第一绝缘层，包括：在所述支撑层背离所述载板的一侧涂覆光敏材料；对所述光敏材料进行曝光显影，得到所述第一绝缘层。10.根据权利要求1所述的半导体封装方法，其特征在于，所述将所述支撑层连接至电源，进行电镀，以在所述第一镂空部内形成与所述导电柱电连接的第一再布线层之后，所述半导体封装方法还包括：在所述第一绝缘层背离所述芯片的一侧形成第三绝缘层，所述第三绝缘层设有通孔，所述通孔暴露部分所述第一再布线层；将所述支撑层连接至电源，进行电镀，以在所述通孔内形成与所述第一再布线层电连接的导电凸柱。

技术总结
本申请提供一种半导体封装方法。所述半导体封装方法包括：形成半导体中间结构，半导体中间结构包括载板、芯片及导电柱，芯片贴装在载板上且芯片的正面背离载板，芯片的正面设有焊垫；导电柱设置在焊垫背离载板的一侧，并与焊垫电连接；在载板上形成支撑层，支撑层包封芯片的侧面及正面，导电柱背离芯片的一侧露出支撑层，支撑层的材料为导电材料；在支撑层背离载板的一侧形成第一绝缘层，第一绝缘层设有第一镂空部，第一镂空部暴露导电柱背离芯片的表面及所撑层背离芯片的部分表面；将支撑层连接至电源，进行电镀，以在第一镂空部内形成与导电柱电连接的第一再布线层；去除支撑层，并形成塑封层，塑封层至少包封芯片的侧部。塑封层至少包封芯片的侧部。塑封层至少包封芯片的侧部。


技术研发人员：周文武
受保护的技术使用者：矽磐微电子（重庆）有限公司
技术研发日：2021.07.29
技术公布日：2021/11/2