栅极驱动电路、栅极驱动模块和显示面板的制作方法

本发明涉及显示，尤其涉及一种栅极驱动电路、栅极驱动模块和显示面板。

背景技术：

1、有机发光二极管(organic light emitting display，oled)以及基于发光二极管(light emitting diode，led)等技术的平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、笔记本电脑、台式电脑等各种消费性电子产品，成为显示装置中的主流。但目前的显示面板中栅极驱动电路存在输出不稳定的问题，影响显示效果。

技术实现思路

1、本发明提供了一种栅极驱动电路、栅极驱动模块和显示面板，以提升栅极驱动电路的输出稳定性，进而提升显示面板的显示效果。

2、第一方面，本发明实施例提供了一种栅极驱动电路，包括：

3、输入模块，连接所述栅极驱动电路的信号输入端，并接入第一时钟信号；所述输入模块用于根据所述第一时钟信号控制是否输出所述信号输入端接入的信号；

4、锁存模块，连接所述输入模块的输出端，并分别接入所述第一时钟信号、第一电源信号和第二电源信号；所述锁存模块用于根据所述输入模块的输出端的电平输出所述第一电源信号或所述第二电源信号，并根据所述第一时钟信号控制是否锁存所述锁存模块的输出状态；所述第一电源信号的电压低于所述第二电源信号的电压；

5、输出模块，包括第一输出单元和第二输出单元；所述第二输出单元分别连接所述锁存模块的输出端和所述栅极驱动电路的信号输出端，并接入所述第二电源信号；所述第一输出单元包括第一晶体管，所述第一晶体管的栅极连接所述锁存模块的输出端，所述第一晶体管的第一极接入第三电源信号，所述第一晶体管的第二极连接所述信号输出端；所述第一晶体管为n型晶体管，所述第三电源信号的电压低于所述第一电源信号的电压。

6、可选地，所述第二输出单元包括：第二晶体管；所述第二晶体管的栅极连接所述锁存模块的输出端，所述第二晶体管的第一极接入所述第二电源信号，所述第二晶体管的第二极连接所述信号输出端；所述第二晶体管为p型晶体管；

7、优选的，所述第一晶体管为nmos管，所述第二晶体管为pmos管。

8、可选地，所述输入模块包括：第三晶体管；所述第三晶体管的栅极接入所述第一时钟信号，所述第三晶体管的第一极连接所述信号输入端，所述第三晶体管的第二极连接所述输入模块的输出端；

9、优选的，所述输入模块还包括：第四晶体管；所述第四晶体管的栅极接入第二时钟信号，所述第四晶体管的第一极连接所述信号输入端，所述第四晶体管的第二极连接所述输入模块的输出端；所述第三晶体管与所述第四晶体管的沟道类型不同，且所述第二时钟信号为所述第一时钟信号的反相信号；

10、优选的，所述第三晶体管为pmos管，所述第四晶体管为nmos管。

11、可选地，所述锁存模块包括：

12、第一反相器，所述第一反相器的控制端连接所述输入模块的输出端，所述第一反相器的第一输入端接入所述第一电源信号，所述第一反相器的第二输入端接入所述第二电源信号，所述第一反相器的输出端连接所述锁存模块的输出端；

13、第二反相器，所述第二反相器的控制端连接所述第一反相器的输出端，所述第二反相器的第一输入端接入所述第一电源信号，所述第二反相器的第二输入端接入所述第二电源信号；

14、锁存控制单元，连接于所述输入模块的输出端和所述第二反相器的输出端之间，且所述锁存控制单元的控制端接入所述第一时钟信号；所述锁存控制单元和所述输入模块的通断状态不同。

15、可选地，所述第一反相器包括：第五晶体管和第六晶体管；所述第五晶体管的栅极和所述第六晶体管的栅极均连接所述第一反相器的控制端，所述第五晶体管的第一极连接所述第一反相器的第一输入端，所述第六晶体管的第一极连接所述第一反相器的第二输入端，所述第五晶体管的第二极和所述第六晶体管的第二极均连接所述第一反相器的输出端；所述第五晶体管与所述第六晶体管的沟道类型不同；

16、所述第二反相器包括：第七晶体管和第八晶体管；所述第七晶体管的栅极和所述第八晶体管的栅极均连接所述第二反相器的控制端，所述第七晶体管的第一极连接所述第二反相器的第一输入端，所述第八晶体管的第一极连接所述第二反相器的第二输入端，所述第七晶体管的第二极和所述第八晶体管的第二极均连接所述第二反相器的输出端；所述第七晶体管与所述第八晶体管的沟道类型不同；

17、所述锁存控制单元包括：第九晶体管；所述第九晶体管的栅极接入所述第一时钟信号，所述第九晶体管的第一极连接所述输入模块的输出端，所述第九晶体管的第二极连接所述第二反相器的输出端；

18、优选的，所述输入模块包括：第三晶体管；所述第三晶体管的栅极接入所述第一时钟信号，所述第三晶体管的第一极连接所述信号输入端，所述第三晶体管的第二极连接所述输入模块的输出端；所述第三晶体管与所述第九晶体管的沟道类型不同；

19、优选的，所述锁存控制单元还包括：第十晶体管，所述第十晶体管的栅极接入第二时钟信号，所述第十晶体管的第一极连接所述输入模块的输出端，所述第十晶体管的第二极连接所述第二反相器的输出端；所述第九晶体管与所述第十晶体管的沟道类型不同，且所述第二时钟信号为所述第一时钟信号的反相信号；

20、优选的，所述第三晶体管、所述第六晶体管、所述第八晶体管和所述第十晶体管均为pmos管，所述第五晶体管、所述第七晶体管和所述第九晶体管均为nmos管。

21、可选地，栅极驱动电路，还包括：复位模块，连接所述锁存模块的输出端，并分别接入复位控制信号和复位信号；

22、优选的，所述栅极驱动电路所在显示面板的工作过程包括开机阶段和显示阶段；所述复位模块用于在所述开机阶段响应所述复位控制信号将所述复位信号传输至所述锁存模块的输出端，并在所述显示阶段响应所述复位控制信号停止将所述复位信号传输至所述锁存模块的输出端；

23、优选的，所述信号输出端输出的栅极驱动信号的有效电平与所述第三电源信号的电压相同，所述第一电源信号复用为所述复位信号；或者，所述信号输出端输出的栅极驱动信号的有效电平与所述第二电源信号的电压相同，所述第二电源信号复用为所述复位信号；其中，所述栅极驱动信号的有效电平为控制接入所述栅极驱动信号的模块导通的电平。

24、可选地，所述复位模块包括：第十一晶体管，所述第十一晶体管的栅极接入所述复位控制信号，所述第十一晶体管的第一极接入所述复位信号，所述第十一晶体管的第二极连接所述锁存模块的输出端；

25、优选的，所述第十一晶体管为pmos管。

26、第二方面，本发明实施例还提供了一种栅极驱动模块，包括：本发明任意实施例所提供的栅极驱动电路。

27、可选地，栅极驱动模块，还包括：起始信号线；且所述栅极驱动模块中包括级联的多个所述栅极驱动电路；

28、其中，第一级所述栅极驱动电路的信号输入端连接所述起始信号线，后续每一级所述栅极驱动电路的信号输入端连接前一级所述栅极驱动电路的信号输出端，或者，所述栅极驱动电路的锁存模块包括第一反相器、第二反相器和锁存控制单元，后续每一级所述栅极驱动电路的信号输入端连接前一级所述栅极驱动电路中所述第二反相器的输出端。

29、第三方面，本发明实施例还提供了一种显示面板，包括：本发明任意实施例提供的栅极驱动模块；

30、优选的，所述显示面板中包括至少两个所述栅极驱动模块；各所述栅极驱动模块中分别设置对应的起始信号线；任意两个栅极驱动模块中的起始信号线传输的起始信号之间的脉冲宽度不同和/或脉冲电平高低不同。

31、本发明实施例提供的栅极驱动电路中通过设置输入模块、锁存模块和输出模块，可以在输入模块响应第一时钟信号导通时，根据输入信号的电平控制栅极驱动信号的电平，并在输入模块响应第一时钟信号关断时锁存栅极驱动信号的电平，以此来实现对栅极驱动信号的波形控制。其中，基于锁存模块的锁存可使得锁存模块的输出端电压稳定，进而使得输出模块的输出状态稳定。并且，采用n型的第一晶体管构成第一输出单元来控制栅极驱动信号中的低电平是否输出，通过向第一晶体管的栅极提供第二电源信号的高电平即可控制第一晶体管充分导通，相比于相关技术中全p型tft的方案，本发明实施例无需设置自举电容来向第一晶体管的栅极提供极低电压，也即，本发明实施例无需在锁存模块的输出端设置电容，可以避免因电容耦合时钟信号的电平跳变导致锁存模块的输出端电压波动，避免影响输出模块的稳定输出。再者，本发明实施例通过向第一晶体管的第一极提供相较于第一电源信号电压更低的第三电源信号，可以在第一晶体管关断时，使得第一晶体管的栅极与第一极之间的电压差小于0，使第一晶体管更彻底地关断，尤其是针对第一晶体管出现阈值电压负偏的情况，也可保证第一晶体管能可靠关断，从而减小漏电流，提升栅极驱动信号的电压稳定性。因此，本发明实施例以提升栅极驱动电路的输出稳定性，提升显示面板的显示效果。

32、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。