基于二维晶体管1T-1Flash驱动电路阵列结构及其驱动控制方法

本发明涉及显示驱动电路，具体涉及一种基于二维晶体管1t-1flash驱动电路阵列结构及其驱动控制方法。

背景技术：

1、随着显示技术向高分辨率、柔性化及透明化方向演进，对背板驱动电路的集成度、功耗及机械性能提出了更高要求。传统的薄膜晶体管（tft）驱动电路在尺寸微缩过程中面临漏电流增大、短沟道效应显著等问题，导致静态功耗增加且难以满足超高像素密度的驱动需求。硅基cmos驱动电路虽然集成度高，但受限于刚性衬底，难以应用于柔性或透明显示场景。二维半导体材料因其原子级厚度和优异的电学性能，为新型显示驱动提供了新路径。然而，现有的二维材料驱动方案多停留在单元器件验证阶段，缺乏成熟的阵列化集成结构及与之匹配的驱动控制方法，难以实现大规模像素单元的独立寻址与低功耗保持，限制了其在实际显示系统中的应用。

2、综上所述，现有技术中存在以下问题：现有显示驱动电路尺寸微缩与柔性集成难以兼顾、新型二维晶体管1t-1flash 器件仅能单元工作无法阵列化驱动 led 点阵。

技术实现思路

1、本发明是针对现有显示驱动电路尺寸微缩与柔性集成难以兼顾、 新型二维晶体管1t-1flash 器件仅能单元工作无法阵列化驱动 led 点阵的问题。

2、为此，一方面，本发明实施例提供了一种基于二维晶体管1t-1flash驱动电路阵列结构，包括：基底层以及阵列排布于所述基底层上的多个像素单元；

3、每个所述像素单元包括二维开关晶体管和二维非易失性存储器件；

4、所述二维开关晶体管和所述二维非易失性存储器件在垂直于所述基底层的方向上层叠设置，其中，层叠设置自下而上依次为：第一栅极层、电荷阻挡层、电荷俘获层、第二栅极层、电荷隧穿层以及二维半导体沟道层；

5、多个所述像素单元呈多行多列阵列排布，每行均设置有第一控制信号线和第二控制信号线，每列设置有数据信号线；

6、在同一行中，全部所述像素单元的所述第一栅极层电性耦接至该行对应的所述第一控制信号线，全部所述像素单元的所述第二栅极层电性耦接至该行对应的所述第二控制信号线；

7、在同一列中，所述二维半导体沟道层的第一端与对应的所述数据信号线连接，所述二维半导体沟道层的第二端与负载器件连接。通过垂直层叠的1t-1flash结构，将开关晶体管与非易失性存储器件集成于同一像素区域内，有效减小了像素占用面积，提高了开口率；同时利用二维半导体沟道层作为共用有源区，简化了工艺流程；通过行列信号线的正交寻址架构，为大规模阵列的独立控制奠定了物理基础。

8、进一步地，所述第一栅极层包括：控制栅电极和与所述控制栅电极电性耦接的第一金属互连线；各像素单元的控制栅电极通过同层的第一金属互连线与对应行的第一控制信号线连接。通过同层金属互连线实现控制栅电极与行信号的低阻连接，减少了层间通孔数量，降低了寄生电容与工艺复杂度。

9、进一步地，所述第二栅极层包括：金属栅电极和与所述金属栅电极电性耦接的第二金属互连线；

10、各像素单元的金属栅电极通过同层的第二金属互连线与对应行的第二控制信号线连接。将开关晶体管的栅极互连与控制栅互连分层布置，避免了信号串扰，保证了扫描信号传输的完整性与稳定性。

11、进一步地，所述电荷隧穿层的厚度为5nm~10nm；所述电荷俘获层的厚度为3nm~10nm。通过精确调控介质层厚度，在保证纳秒级电荷隧穿速度的同时，确保了足够的数据保持能力，平衡了擦写速度与存储可靠性。

12、进一步地，所述像素单元构成的阵列规模为8×8矩阵、16×16矩阵或32×32矩阵。验证了该结构在不同规模下的可扩展性，为更高分辨率显示面板的设计提供了模块化基础。

13、进一步地，所述二维开关晶体管的导电沟道宽度为5μm ~15μm、长度为2μm ~5μm；所述二维非易失性存储器件的导电沟道宽度为10μm ~30μm、长度为2μm ~5μm。优化了上述器件宽长比，使开关晶体管具备足够的驱动电流以快速充放电，同时使存储器件具备合适的存储窗口与读取裕度。

14、进一步地，所述电荷阻挡层的材料为二氧化铪、三氧化二铝或二氧化硅；所述电荷阻挡层的厚度为10 nm~30 nm。有效抑制了栅极漏电流，提升了器件能效比。

15、进一步地，所述电荷俘获层的材料为铂、金或钯；所述电荷俘获层的厚度为1 nm~5nm。采用惰性金属纳米层作为电荷俘获中心，利用其离散能级陷阱实现电荷的高效捕获与长期保持，且化学稳定性好，避免了界面反应导致的性能退化。

16、进一步地，所述基底层为p-型重掺杂的硅/二氧化硅衬底。提供了平整、绝缘且热稳定的生长平台，有利于二维材料的高质量转移与器件性能的一致性。

17、另一方面，本发明实施例提供了一种基于二维晶体管1t-1flash驱动电路阵列结构的驱动控制方法，包括：

18、向第一控制信号线施加擦除脉冲信号，以擦除二维非易失性存储器件中的存储电荷，使二维半导体沟道层处于导通状态；

19、逐行向第二控制信号线施加扫描开启信号以开启二维开关晶体管，并逐列向数据信号线施加数据写入信号，以将目标驱动状态写入对应的像素单元；

20、停止施加所述扫描开启信号以关闭所述二维开关晶体管，所述像素单元依靠所述二维非易失性存储器件中保持的电荷，维持负载器件处于与所述目标驱动状态对应的工作状态。

21、利用非易失性存储器件的电荷保持特性，在写入数据后无需持续刷新即可维持负载工作状态，大幅降低了驱动频率与系统功耗；通过分离的擦除、扫描与数据写入时序，实现了阵列内任意像素的独立精准寻址。

22、上述技术方案具有如下有益效果：

23、本发明通过垂直堆叠的1t-1flash像素单元架构，将二维开关晶体管与二维非易失性存储器件集成于同一垂直空间内，显著减小了像素单元的物理 footprint，解决了传统平面型tft电路在微缩化过程中面临的面积瓶颈与漏电问题。利用二维半导体材料原子级厚度与无悬挂键表面的特性，结合特定厚度的电荷隧穿层与电荷俘获层，实现了纳秒级的高速擦写与长时间的数据保持，使得驱动电路能够在极低刷新频率下维持负载器件的稳定工作，从根本上降低了显示系统的动态与静态功耗。通过行列正交的信号线布局与分时驱动控制策略，实现了大规模阵列中每个像素单元的独立寻址与状态锁定，验证了二维材料驱动电路从单元器件向阵列化系统集成跨越的工程可行性，为未来超低功耗、高集成度的micro-led及柔性透明显示技术提供了核心硬件架构与驱动范式支撑。

1.一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，包括：基底层（01）以及阵列排布于所述基底层（01）上的多个像素单元；

2.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述第一栅极层包括：控制栅电极（02）和与所述控制栅电极（02）电性耦接的第一金属互连线（03）；

3.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述第二栅极层包括：金属栅电极（06）和与所述金属栅电极（06）电性耦接的第二金属互连线（07）；

4.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述电荷隧穿层（08）的厚度为5nm~10nm。

5.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述像素单元构成的阵列规模为8×8矩阵、16×16矩阵或32×32矩阵。

6.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述二维开关晶体管的导电沟道宽度为5μm ~15μm、长度为2μm ~5μm；所述二维非易失性存储器件的导电沟道宽度为10μm ~30μm、长度为2μm ~5μm。

7.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述电荷阻挡层（04）的材料为二氧化铪、三氧化二铝或二氧化硅；

8.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述电荷俘获层（05）的材料为铂、金或钯。

9.根据权利要求1所述的一种基于二维晶体管1t-1flash驱动电路阵列结构，其特征在于，所述基底层（01）为p-型重掺杂的硅/二氧化硅衬底。

10.一种基于二维晶体管1t-1flash驱动电路阵列结构的驱动控制方法，其特征在于，包括：