接合体的制造方法与流程
本公开涉及一种接合体的制造方法。
背景技术:
1、近年来,将元件芯片与元件芯片各自的表面彼此直接接合、或将元件芯片与基板各自的表面彼此直接接合的所谓混合接合技术的开发得到发展。
2、作为将元件芯片接合于晶圆上的方法的一例,专利文献1提出了一种方法,是将多个芯片接合于具有多个接合部的基板的方法,该多个芯片具有芯片侧接合面,芯片侧接合面具有一个或多个金属区域,该方法具备:使具有特定动能的粒子冲击芯片侧接合面的至少金属区域来进行表面活性化处理、且使水附着来进行亲水化处理的步骤;使具有特定动能的粒子冲击基板的接合部来进行表面活性化处理、且使水附着来进行亲水化处理的步骤;将经过表面活性化处理及亲水化处理的多个芯片分别安装于经过表面活性化处理及亲水化处理的基板的相对应的接合部上,使得芯片的金属区域与基板的接合部接触的步骤;对包括基板和安装于基板上的多个芯片的构造体进行加热的步骤。
3、在先技术文献
4、专利文献
5、专利文献1:国际公开第2013/161891号
技术实现思路
1、发明所要解决的课题
2、混合接合技术会使芯片及晶圆经过许多装置或工序。因此,在装置间移动时或滞留时间内,会有浮游于工厂内的空气中的气溶胶等微粒附着于芯片及晶圆的情况。结果,会有接合面被微粒污染而接合的可靠性、成品率降低的情况。
3、用于解决课题的技术方案
4、本公开的一方面涉及接合体的制造方法。该制造方法具备:元件芯片准备工序,准备将第1基板进行单片化而得到的元件芯片;元件芯片运送工序,运送由所述元件芯片准备工序准备的所述元件芯片;元件芯片洗净工序,洗净由所述元件芯片运送工序运送的所述元件芯片;和接合工序,将所述元件芯片接合于第2基板。所述元件芯片准备工序包括:基板准备工序,准备第1基板,该第1基板具备第1主面及第2主面,并且具备多个元件区域及划定所述元件区域的分割区域;保护膜形成工序,在所述第1主面上形成保护膜;图案化工序,除去所述分割区域中的所述保护膜,使所述分割区域中的所述第1基板露出;和等离子体切割工序,使用等离子体处理装置,在所述第1基板的所述第2主面由支承构件支承的状态下,将所述第1基板的所述第1主面这一侧暴露于等离子体,由此蚀刻所述分割区域中的所述第1基板,将所述第1基板分割为分别具备所述元件区域的多个所述元件芯片,并且使覆盖所述元件芯片的所述第1主面侧的所述保护膜残留。所述元件芯片运送工序包括:在多个所述元件芯片的所述第2主面侧由所述支承构件支承、且多个所述元件芯片的所述第1主面侧由所述保护膜覆盖的状态下,将多个所述元件芯片运送至集束型设备,在该集束型设备中,洗净单元与接合单元通过运送单元连结。所述元件芯片洗净工序包括:由所述集束型设备所具备的所述洗净单元,将所述保护膜从所述元件芯片除去。所述接合工序包括:将在所述元件芯片洗净工序之后由所述运送单元运送至所述接合单元的所述元件芯片的所述第1主面侧接合至所述第2基板。
5、发明效果
6、根据本公开,在接合面附着有微粒等的状态下形成接合的情况会受到抑制,能抑制成品率降低。
7、本发明的新特征记载于所附的请求的范围,而本发明关于构成及内容两方面,会与本发明的其他目的及特征一起,通过参照附图的以下详细说明而被更好地理解。
1.一种接合体的制造方法,具备:
2.根据权利要求1所述的接合体的制造方法,其中,
3.根据权利要求1所述的接合体的制造方法,其中,
4.根据权利要求3所述的接合体的制造方法,其中,
5.根据权利要求1至4中任一项所述的接合体的制造方法,其中,
6.根据权利要求1至4中任一项所述的接合体的制造方法,其中,
版权声明:本站专利文献数据主要来源于国家知识产权局等公开渠道,由 技术新讯 进行整理汇编。页面设计及数据汇编的著作权归本站所有。全部内容仅供个人学习、科研评估与技术交流参考,严禁用于任何商业用途(包括但不限于直接生产制造、技术转让、倒卖数据等)。
免责条款:专利技术具有时效性,本站不对资料的绝对准确性、完整性和可实施性提供任何明示或暗示的担保。因参考本站内容造成的直接或间接损失,本站不承担相关法律责任。若您认为本站内容有侵权问题,请及时提供权属证明与我们联系,本站将在核实后依法处理。反馈意见:yyfuon@163.com