半导体结构及其制备方法与流程
本申请涉及集成电路，特别是涉及一种半导体结构及其制备方法。
背景技术：
1、随着现代电子技术的不断发展，对半导体材料提出了更高的要求，尤其是在高压、高频、高功率、高温以及抗辐射等领域。碳化硅（sic）具有宽禁带、高临界击穿场强、高饱和电子迁移率、高熔点和高热导率等优势，能够满足高性能功率电子器件的需求。
2、随着半导体技术的发展，小尺寸、大功率、高性能成为了主要的发展趋势，器件物理尺寸的不断微缩，推动其元胞的设计节距持续减小，平面型元胞尺寸已接近工艺极限，沟槽型元胞设计则存在可靠性，高温导通电阻较高等方面的问题。
技术实现思路
1、基于此，有必要针对现有技术中的技术问题，提供一种半导体结构及其制备方法，至少能够显著加密沟道的同时，微缩元胞节距。
2、第一方面，本申请提供了一种半导体结构，包括：
3、阱区组，经由衬底的第一表面向内延伸，包括沿第一方向间隔设置，沿第二方向延伸的第一阱区，以及沿第二方向间隔设置，连接相邻第一阱区的第二阱区；其中，第一阱区、第二阱区内包括基区，以及顶面在基区顶面内的源区；
4、掺杂区，位于第二阱区内，经由第一表面贯穿源区，并向衬底内延伸，用于形成欧姆接触；
5、复合栅，沿朝向衬底的方向贯穿第一阱区，包括：位于相邻掺杂区之间的第一栅极，以及与相邻第一栅极相连的第二栅极；第二栅极包括覆盖第一阱区的顶面的延伸部；延伸部包括导电材料；
6、第一方向、第二方向平行于第一表面，且相互垂直。
7、在一些实施例中，半导体结构还包括：
8、第一介质层，位于复合栅内，靠近源区的一侧；
9、第二介质层，位于相邻基区之间的第一表面上，与延伸部相接触；
10、其中，第一介质层的顶面位于复合栅的顶面与第一表面之间，底面与源区的底面齐平；位于第二栅极内的第一介质层覆盖源区的顶面。
11、在一些实施例中，半导体结构还包括：
12、jfet区，经由第一表面向衬底内延伸，底面与所述基区齐平；
13、第三介质层，覆盖复合栅的外表面；
14、屏蔽区，位于复合栅底面，顶面位于复合栅的底面以内；
15、正面金属层，位于第三介质层上，包括朝向衬底延伸至与掺杂区接触的第一插塞；第一插塞与掺杂区、衬底形成pin结构。
16、在一些实施例中，延伸部位于第一介质层外表面上，并沿第一方向延伸至相邻的延伸部相接触。
17、在一些实施例中，正面金属层还包括：
18、第二插塞，第二插塞沿第二方向与第一插塞交替排列，并沿朝向衬底的方向贯穿第二介质层，使得底面与第一表面形成肖特基接触。
19、在一些实施例中，复合栅包括：
20、栅氧层，位于栅沟槽内表面上，并沿第一方向延伸至与第一介质层、延伸部及第二介质层的底面相接触；
21、栅导电层，包括填充于栅沟槽内，顶面高于第一表面的嵌入部和延伸部；
22、第一介质层位于栅导电层内。
23、第二方面，本申请提供一种半导体结构的制备方法，包括：提供衬底；
24、形成经由衬底的第一表面向内延伸的阱区组；阱区组包括沿第一方向间隔设置，沿第二方向延伸的第一阱区，以及沿第二方向间隔设置，连接相邻第一阱区的第二阱区；其中，第一阱区、第二阱区内包括基区，以及顶面在基区顶面内的源区；
25、形成位于第二阱区内的掺杂区，使得掺杂区经由第一表面贯穿源区，并向衬底内延伸，用于形成欧姆接触；
26、形成沿朝向衬底的方向贯穿第一阱区的复合栅；复合栅包括：位于相邻掺杂区之间的第一栅极，以及与相邻第一栅极相连的第二栅极；第二栅极包括覆盖第一阱区的顶面的延伸部；延伸部包括导电材料；
27、第一方向、第二方向平行于第一表面，且相互垂直。
28、在一些实施例中，制备方法还包括：
29、在相同工艺步骤中，同期形成位于复合栅内，靠近源区一侧的第一介质层，以及位于相邻基区之间的第一表面上，与延伸部相接触的第二介质层；
30、其中，第一介质层的顶面位于复合栅的顶面与第一表面之间，底面与源区的底面齐平；位于第二栅极内的第一介质层覆盖源区的顶面。
31、在一些实施例中，形成第一介质层、第二介质层包括：
32、刻蚀衬底，形成沿第一方向间隔设置、沿第二方向延伸的栅沟槽；
33、形成覆盖栅沟槽内表面、第一表面的栅氧层后，形成填满栅沟槽的第一导电层；
34、回刻第一导电层，使其顶面与源区的底面齐平；
35、于靠近源区的第一导电层顶面上形成第一介质层，于相邻基区之间的第一表面上形成第二介质层。
36、在一些实施例中，制备方法还包括：
37、形成覆盖第一介质层、第二介质层的第二导电层，覆盖第二导电层的第三介质层；
38、于掺杂区上方，形成沿朝向衬底方向延伸至衬底相接触的通孔；
39、形成填满通孔，以及覆盖第三介质层顶面的金属层。
40、在一些实施例中，通孔沿第一方向间隔设置，沿第二方向延伸。
41、在一些实施例中，通孔沿第一方向间隔设置。
42、本申请实施例可以/至少具有以下意想不到的技术效果：
43、在本申请提供的半导体结构中，第一阱区沿第一方向间隔设置，沿第二方向延伸，第二阱区位于相邻第一阱区之间，使得阱区组形成“井”字形排列。在第一栅极嵌入衬底内，构成栅沟槽，第二栅极包括位于第一表面的延伸部，构成平面栅。基于上述结构，半导体结构在工作时，电子能够在沿第一栅极两侧的阱区组、衬底流动，在第二栅极的延伸部下方沿“井”字形网格中的阱区组横向流动，并向下穿过衬底完成电流通路，实现三组路径并行导通。
44、另外，掺杂区能够形成良好的欧姆接触，能够在不增加元胞节距的情况下，有效提升沟道密度的同时，改善半导体结构的极限性能。
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
3.根据权利要求2所述的半导体结构，其特征在于，还包括：
4.根据权利要求2所述的半导体结构，其特征在于，所述延伸部位于所述第一介质层外表面上，并沿所述第一方向延伸至相邻的所述延伸部相接触。
5.根据权利要求3所述的半导体结构，其特征在于，所述正面金属层还包括：
6.根据权利要求2-5中任一项所述的半导体结构，其特征在于，所述复合栅包括：
7.一种半导体结构的制备方法，其特征在于，包括：提供衬底；
8.根据权利要求7所述的制备方法，其特征在于，还包括：
9.根据权利要求8所述的制备方法，其特征在于，形成所述第一介质层、所述第二介质层包括：
10.根据权利要求9所述的制备方法，其特征在于，还包括：
11.根据权利要求10所述的制备方法，其特征在于，所述通孔沿所述第一方向间隔设置，沿所述第二方向延伸；或