一种半导体器件和电子设备的制作方法

本技术涉及半导体制造，特别涉及一种半导体器件和电子设备。

背景技术：

1、氮化镓(gan)高电子迁移率晶体管（hemt，high electron mobility transistor）具有高频、高压、高温等优点，是固态微波功率器件和功率电子器件未来的发展方向，其广泛应用于5g通信、雷达、电力电子等领域。在传统的碳化硅（sic）基gan hemt射频器件，源极需要通过长的键合线连接到封装外壳或接地，这些键合线会引入较大的寄生电感，源极寄生电感会引入严重的负反馈，降低器件的有效跨导和增益，导致能量更多地耗损在寄生参数上，而不是输出到负载，从而降低器件功率附加效率。另外，器件在高功率工作时，栅极靠近漏极侧的下方与沟道层间局部热电流密度高，产生大量的热量，使器件结温升高，导致器件的性能退化和可靠性问题。现有技术一般通过背孔连接源极有源区与背面接地金属层的方式来实现源极最短路径接地，从而降低电感，并且提供垂直低热阻散热路径，优化散热。随着射频应用的频率和功率不断提高，一方面对降低寄生电感要求越强，另一方面又需要兼顾散热效果，然而现有背孔还存在较大寄生电感，以及散热效果不佳的问题。

2、因此，如何兼顾降低源极寄生电感同时优化散热效果，保证器件的射频特性及可靠性是本领域技术人员目前亟须解决的问题。

技术实现思路

1、本实用新型提供一种半导体器件，通过设计能够解决背景技术中至少一个问题以在降低寄生电感的同时，有效缩短载流子横向传导路径，增加热传导面积，减小电流损耗，提升器件散热效果，特别是提高sic基gan hemt的综合性能和可靠性。

2、本实用新型提供一种半导体器件，包括：衬底，具有彼此相对的第一表面和第二表面；半导体叠层，位于所述第一表面上，具有彼此相对的一面和另一面，半导体叠层的一面与第一表面相接触；所述半导体叠层具有有源区；所述半导体叠层包含异质结结构；多个漏极、多个栅极，间隔配置在所述有源区内；多个漏极之间通过漏极母线电连接，多个栅极之间通过栅极母线电连接；多个源极，间隔配置在所述漏极母线与所述栅极母线之间的有源区内；通孔，沿衬底厚度方向自所述第二表面依次向所述衬底、所述半导体叠层方向延伸至贯穿所述半导体叠层并暴露出所述源极；金属层，覆盖所述第二表面且延伸覆盖至所述通孔侧壁，并与所述源极相接触；位于通孔中与所述源极相接触的金属层的厚度d3大于所述半导体叠层的厚度d2。

3、进一步的，覆盖在所述通孔侧壁的金属层厚度自所述第二表面向所述半导体叠层方向减小。

4、进一步的，沿衬底厚度方向剖视观之，所述通孔包括位于所述衬底内且连接第二表面的第一孔段、以及跨设于所述衬底和半导体叠层内的第二孔段，所述第二孔段自第一孔段远离第二表面的一端向半导体叠层延伸并贯穿整个半导体叠层；所述第一孔段侧壁的延长线与半导体叠层的另一面形成的第一夹角α大于所述第二孔段侧壁与半导体叠层的另一面形成的第二夹角β。

5、进一步的，所述第一孔段的深度h1大于所述第二孔段的深度h2。

6、进一步的，单个源极下方设置的所述通孔个数为多个，且相邻所述通孔之间的最小距离w4满足：w4≥6μm。

7、进一步的，w4≥30μm。

8、进一步的，俯视观之，所述通孔在半导体叠层的另一面的形状为圆角矩形。

9、进一步的，单个所述通孔沿栅宽方向的最大长度w3的取值范围满足：15μm≤w3≤80μm。

10、进一步的，至少一源极设置有所述通孔，定义单个源极在半导体叠层的另一面上的俯视投影面积记为s；位于该单个源极下方的所有通孔在半导体叠层的另一面处形成的端面面积之和记为stv，则1.3＜s/stv＜20；单个所述源极的长度介于100μm~600μm，单个所述源极的宽度介于20μm~120μm。

11、本实用新型还提供一种电子设备，包括上述任一实施例的半导体器件。

12、本实用新型提供的半导体器件通过对通孔及金属层的结构设计，能够有效改善载流子横向传导路径，提升器件散热效果，提高hemt的综合性能和可靠性。

13、本实用新型的其他特征和有益效果将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本实用新型而了解。

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于：覆盖在所述通孔侧壁的金属层厚度自所述第二表面向所述半导体叠层方向减小。

3.根据权利要求1所述的半导体器件，其特征在于：沿衬底厚度方向剖视观之，所述通孔包括位于所述衬底内且连接第二表面的第一孔段、以及跨设于所述衬底和半导体叠层内的第二孔段，所述第二孔段自第一孔段远离第二表面的一端向半导体叠层延伸并贯穿整个半导体叠层；所述第一孔段侧壁的延长线与半导体叠层的另一面形成的第一夹角α大于所述第二孔段侧壁与半导体叠层的另一面形成的第二夹角β。

4.根据权利要求3所述的半导体器件，其特征在于：所述第一孔段的深度h1大于所述第二孔段的深度h2。

5.根据权利要求1所述的半导体器件，其特征在于：单个源极下方设置的所述通孔个数为多个，且相邻所述通孔之间的最小距离w4满足：w4≥6μm。

6.根据权利要求5所述的半导体器件，其特征在于：w4≥30μm。

7.根据权利要求1所述的半导体器件，其特征在于：俯视观之，所述通孔在半导体叠层的另一面的形状为圆角矩形。

8.根据权利要求1所述的半导体器件，其特征在于：单个所述通孔沿栅宽方向的最大长度w3的取值范围满足：15μm≤w3≤80μm。

9.根据权利要求1所述的半导体器件，其特征在于：至少一源极设置有所述通孔，定义单个源极在半导体叠层的另一面上的俯视投影面积记为s；位于该单个源极下方的所有通孔在半导体叠层的另一面处形成的端面面积之和记为stv，则1.3＜s/stv＜20；单个所述源极的长度介于100μm~600μm，单个所述源极的宽度介于20μm~120μm。

10.一种电子设备，其特征在于：包括权利要求1~9任一项所述半导体器件。