半导体结构及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

1、集成电路产业正处于快速发展阶段，器件特征尺寸不断缩小是推动该产业发展的主要动力。随着特征尺寸的持续微缩，集成电路后段金属互连制程中的铜(cu)工艺面临诸多挑战，这些挑战不仅影响制程的稳定性，更直接关系到产品的可靠性和良率。

2、在后段金属互连制程中，除需要考虑传统的电迁移(electromigration，em)和应力迁移(stress migration，sm)等可靠性问题外，金属间介质层的时间相关介质击穿(inter-metal dielectric time dependent dielectric breakdown，imd-tddb)已成为一个日益突出的问题。特别是在过孔-金属互连层(via-metal结构)中，由于工艺特性的影响，相较于金属层间互连层，过孔-金属互连层的层间介质击穿更容易出现失效现象。这种情况在关键尺寸持续缩小的情况下表现得更为明显。

3、目前，业界采用增大最小线宽或减薄金属层厚度等方法来优化层间介质击穿问题，但这些方法往往会对电路性能和实际应用产生负面影响。因此，如何在保证电路性能的同时有效解决金属间介质层的时间相关介质击穿问题，成为亟待解决的技术难题。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构及其形成方法，降低金属间介质层的时间相关介质击穿的风险，提高了半导体结构的电学性能。

2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一介电层和位于所述第一介电层内的多个底部金属层，所述底部金属层的顶部露出所述第一介电层；刻蚀所述底部金属层顶部的部分厚度材料，在各个所述底部金属层顶部形成第一凹槽；在所述第一凹槽中形成盖帽层；形成覆盖所述盖帽层以及所述第一介电层的第二介电层；刻蚀所述第二介电层，形成位于所述第二介电层顶部的沟槽和位于所述沟槽底部部分区域的开口，且所述开口露出部分所述底部金属层顶部盖帽层的部分区域；去除所述开口底部暴露的所述盖帽层，露出部分所述底部金属层；形成覆盖所述开口以及沟槽的导电材料，所述导电材料形成在开口露出的部分所述底部金属层上，且与所述底部金属层连接。

3、一种半导体结构，包括：基底，包括第一介电层和位于所述第一介电层内的多个底部金属层；盖帽层，位于各个所述底部金属层的顶部；第二介电层，位于所述第一介电层和盖帽层上；顶部金属层，位于所述第二介电层顶部，且所述顶部金属层顶部露出所述第二介电层；互连层，在所述第二介电层中位于部分所述底部金属层的正上方，所述互连层的顶部与所述顶部金属层的底部连接，且所述互连层贯穿所述顶部金属层下方的所述第二介电层和盖帽层，与部分所述底部金属层的顶部连接。

4、与现有技术相比，本发明实施例的技术方案具有以下优点：

5、本发明实施例提供的半导体结构的形成方法中，刻蚀所述底部金属层顶部的部分厚度材料，在各个所述底部金属层顶部形成第一凹槽，从而底部金属层的顶部低于所述第一介电层的顶部，增大了底部金属层和第一介电层顶部的距离，并通过在所述第一凹槽中形成盖帽层，使各个底部金属层顶部与外部通过盖帽层进行隔离；在形成覆盖所述盖帽层以及第一介电层的第二介电层后，刻蚀所述第二介电层，形成位于所述第二介电层顶部的沟槽和位于所述沟槽底部部分区域的开口，且开口露出部分所述底部金属层顶部盖帽层部分区域，由于在不需要形成连接的邻近底部金属层顶部形成有盖帽层，使得开口侧壁至该邻近底部金属层顶部的距离也增大，进而形成在开口中的互连层侧壁至该邻近底部金属层顶部的距离也增大，即使在形成开口的过程中存在套刻偏差，也能使得互连层和该邻近底部金属层顶部之间保持较大的安全距离，增大工艺容错的同时降低了互连层和该邻近底部金属层顶部之间介质击穿的风险，提高了半导体结构的电学性能。

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述半导体结构的形成方法，其特征在于，去除所述开口底部暴露的所述盖帽层，露出部分所述底部金属层的步骤包括：采用干法刻蚀工艺去除所述开口底部暴露的所述盖帽层，露出部分所述底部金属层。

3.如权利要求1所述半导体结构的形成方法，其特征在于，形成位于所述第二介电层顶部的所述沟槽和位于所述沟槽底部部分区域的所述开口的步骤包括：

4.如权利要求3所述半导体结构的形成方法，其特征在于，形成位于所述第二介电层顶部的所述沟槽和位于所述沟槽底部部分区域的开口的步骤包括：

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述盖帽层的材料包括：氮化硅、氮化钽和碳化钛中的一种或多种。

6.如权利要求1所述半导体结构的形成方法，其特征在于，在各个所述底部金属层顶部形成第一凹槽的步骤中，所述第一凹槽的深度为5nm至50nm。

7.如权利要求1所述半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述底部金属层顶部的部分厚度材料，在所述底部金属层顶部形成第一凹槽。

8.如权利要求1所述半导体结构的形成方法，其特征在于，在所述第一凹槽中形成盖帽层的步骤包括：

9.如权利要求1所述半导体结构的形成方法，其特征在于，提供基底的步骤中，所述底部金属层沿第一方向延伸；

10.如权利要求1所述半导体结构的形成方法，其特征在于，提供基底的步骤中，所述底部金属层的材料包括钌和钴中的一种或两种。

11.如权利要求1所述半导体结构的形成方法，其特征在于，形成位于所述第二介电层顶部的沟槽和位于所述沟槽底部部分区域的开口的步骤中，所述开口的顶部尺寸大于底部尺寸。

12.如权利要求1所述半导体结构的形成方法，其特征在于，形成位于所述第二介电层顶部的沟槽和位于所述沟槽底部部分区域的开口的步骤中，所述开口呈倒梯形。

13.一种半导体结构，其特征在于，包括：

14.如权利要求13所述的半导体结构，其特征在于，所述盖帽层的材料包括：氮化硅、氮化钽和碳化钛中的一种或多种。

15.如权利要求13所述的半导体结构，其特征在于，所述盖帽层的厚度为5nm至50nm。

16.如权利要求13所述的半导体结构，其特征在于，所述底部金属层沿第一方向延伸；

17.如权利要求13所述的半导体结构，其特征在于，所述底部金属层的材料包括钌和钴中的一种或两种。

18.如权利要求13所述的半导体结构，其特征在于，所述互连层的顶部尺寸大于底部尺寸。