用于制造掩模图案和半导体器件的方法与流程

本公开内容的实施例总体上涉及一种掩模图案和使用该掩模图案制造半导体器件的方法。

背景技术：

1、随着半导体器件的集成度的增大，设计集成电路（ic）的难度呈指数增长。

2、在半导体器件的发展期间，每单位芯片面积所包括的器件数量快速增加，而每个器件的尺寸逐渐减小，并且半导体器件中的这种高度集成导致集成电路（ic）工艺和ic制造的复杂性增大。

3、例如，随着半导体器件尺寸的减小，可能需要在半导体制造工艺中使用的掩模图案的小型化。然而，在掩模图案制造工艺中使用的硬掩模图案的小型化和增大的高宽比可能导致诸如硬掩模图案倾斜的缺陷。当出现硬掩模图案倾斜时，在随后的刻蚀工艺期间可能出现不期望的刻蚀。结果，可能出现有缺陷的掩模图案，从而潜在地导致对半导体器件的损坏。

技术实现思路

1、本公开内容的各种实施例涉及可通过形成具有多个层的硬掩模层来防止硬掩模图案中的缺陷的技术。

2、根据本公开内容的实施例，一种用于形成掩模图案的方法可包括：在待刻蚀的刻蚀目标层之上形成硬掩模层；以及在硬掩模层之上形成多个硬掩模图案，其中，硬掩模层包括设置在多个硬掩模图案之下的第一层和设置在第一层与刻蚀目标层之间的第二层，以及其中，在第一层中包括的硼的浓度低于在第二层中包括的硼的浓度。

3、在一些实施例中，第一层可具有比第二层薄的厚度。

4、在一些实施例中，第一层的硼浓度可小于约45原子%。

5、在一些实施例中，第二层的硼浓度可大于约55原子%。

6、在一些实施例中，多个硬掩模图案可包括氧化硅。

7、在一些实施例中，硬掩模层还可包括：第三层，该第三层设置在第二层之下；以及第四层，该第四层设置在第三层与刻蚀目标层之间。

8、在一些实施例中，第三层可具有比第四层高的密度。

9、在一些实施例中，可在约400℃或更高的温度下形成第一层和第二层。

10、在一些实施例中，多个硬掩模图案可彼此间隔开预定距离。

11、在一些实施例中，第三层的厚度可大于第一层的厚度且小于第四层的厚度。

12、在一些实施例中，第四层的厚度可大于第二层的厚度。

13、在一些实施例中，多个硬掩模图案可通过如下的步骤来形成：在第一层之上形成牺牲掩模图案；形成覆盖牺牲掩模图案的顶表面和侧表面的预图案层；以及对预图案层进行选择性刻蚀。

14、根据本公开内容的另一实施例，一种用于制造半导体器件的方法可包括：在刻蚀目标层之上形成硬掩模层；在硬掩模层之上形成牺牲掩模图案；形成覆盖牺牲掩模图案的顶表面和侧表面的预图案层；通过对预图案层进行选择性刻蚀来形成多个硬掩模图案；去除牺牲掩模图案；以及使用多个硬掩模图案作为刻蚀掩模来对硬掩模层进行刻蚀。硬掩模层可包括接触牺牲掩模图案的下部的第一层和接触的第一层的下部的第二层。在第一层中包括的硼的浓度可低于在第二层中包括的硼的浓度。

15、在一些实施例中，硬掩模层可通过如下的步骤来形成：在刻蚀目标层之上形成第四层；在第四层之上形成第三层；在第三层之上形成第二层；以及在第二层之上形成第一层。

16、在一些实施例中，第一层的硼浓度可小于约45原子%。

17、在一些实施例中，第二层的硼浓度可大于约55原子%。

18、在一些实施例中，可在约400℃或更高的温度下形成第一层和第二层。

19、根据本公开内容的另一实施例，一种用于制造半导体器件的方法可包括：形成设置在目标层之上的硬掩模层，并且在硬掩模层之上形成至少一个硬掩模图案，其中，硬掩模层包括第一层、在第一层之下的第二层、在第二层之下的第三层以及在第三层与目标层之间的第四层，其中，第一层包含硼，其中第一层的硼浓度小于约45原子%，其中，第二层具有比第三层相对更高的密度，以及其中，目标层是刻蚀目标层，在该刻蚀目标层中将使用硬掩模作为刻蚀掩模来形成半导体图案。

20、在一些实施例中，第二层可包含硼，其中第二层的硼浓度大于约55原子%。

21、在一些实施例中，第三层的密度高于第四层的密度。

22、应当理解的是，本公开内容的上述总体描述和以下详细描述都是说明性和描述性的，并且旨在提供对所要求保护的本公开内容的实施例的进一步描述。

1.一种用于形成掩模图案的方法，所述方法包括：

2.根据权利要求1所述的方法，其中，

3.根据权利要求1所述的方法，其中，

4.根据权利要求1所述的方法，其中，

5.根据权利要求1所述的方法，其中，

6.根据权利要求1所述的方法，其中，所述硬掩模层还包括：

7.根据权利要求6所述的方法，其中，

8.根据权利要求1所述的方法，其中，

9.根据权利要求1所述的方法，其中，

10.根据权利要求6所述的方法，其中，

11.根据权利要求6所述的方法，其中，

12.根据权利要求1所述的方法，其中，所述多个硬掩模图案通过以下步骤形成：

13.一种用于制造半导体器件的方法，所述方法包括：

14.根据权利要求13所述的方法，其中，所述硬掩模层通过以下步骤形成：

15.根据权利要求14所述的方法，其中，

16.根据权利要求14所述的方法，其中，

17.根据权利要求14所述的方法，其中，

18.一种制造半导体器件的方法，所述方法包括：形成设置在目标层之上的硬掩模层，并且在所述硬掩模层之上形成至少一个硬掩模图案，

19.根据权利要求18所述的方法，其中，

20.根据权利要求18所述的方法，其中，