一种集成电路及其输出驱动级直通电流抑制电路的制作方法

本发明涉及电路，特别是涉及一种集成电路及其输出驱动级直通电流抑制电路。

背景技术：

1、对于数字io（input and output，输入输出）电路而言，其输出驱动电路是负责驱动外部负载的电路模块，一般由一个pmos和一个nmos串联组成，pmos在io电路输出高电平时起到上拉驱动的作用，nmos在io电路输出低电平时起到下拉驱动的作用。输出驱动电路的主要功耗为输出信号翻转过程中的动态功耗，包括开关功耗和短路功耗，开关功耗指的是电路翻转时，负载电容和电路内部节点的寄生电容的充放电功耗，短路功耗则是电路翻转时，pmos与nmos同时导通的直通电流形成的功耗，直通电流会引起电源和地线的电压变化，称为地弹噪声或同时导通噪声。

2、输出驱动电路的mos管的尺寸越大，能够提供的输出电流越大，驱动能力也就越强。然而，随着尺寸越发增大，电路在信号翻转时也就会产生更大的直通电流，噪声就更大，在高频应用的场合中会更为严重。

3、目前，可以通过增加固定延迟电路的方式，在开关转换过程中引入一定的延时避免其同时导通。然而，固定延迟电路通常需要大量的逻辑门电路或者引入延时线，不仅增加了电路面积，对于芯片布局等环节也都具有较高要求。

4、综上所述，如何在不过度增加电路结构复杂度的情况下，减小输出驱动电路翻转过程中产生的直通电流，从而抑制导通噪声，是目前本领域技术人员需要解决的技术问题。

技术实现思路

1、本发明的目的是提供一种集成电路及其输出驱动级直通电流抑制电路，以在不过度增加电路结构复杂度的情况下，减小输出驱动电路翻转过程中产生的直通电流，从而抑制导通噪声。

2、为解决上述技术问题，本发明提供如下技术方案：

3、第一方面，本发明提供了一种输出驱动级直通电流抑制电路，包括依次连接的前驱电路，栅极驱动电路以及输出驱动电路：

4、所述输出驱动电路包括连接于电源端与输出端之间，用于对所述输出端进行上拉驱动的上拉驱动管，以及连接于所述输出端与地之间，用于对所述输出端进行下拉驱动的下拉驱动管；

5、所述栅极驱动电路用于根据接收到的上拉驱动信号和下拉驱动信号，分别生成控制所述上拉驱动管的导通状态的第一控制信号，和控制所述下拉驱动管的导通状态的第二控制信号；

6、所述前驱电路用于根据输入数据信号，生成所述上拉驱动信号和所述下拉驱动信号，且所述上拉驱动信号和所述下拉驱动信号在信号翻转过程中存在非交叠延时，以使所述输出驱动电路的输出翻转为高电平的过程中，所述下拉驱动管关闭之后所述上拉驱动管再开启，且使所述输出驱动电路的输出翻转为低电平的过程中，所述上拉驱动管关闭之后所述下拉驱动管再开启。

7、在一种实施方式中，所述前驱电路包括至少一个由上拉网络和下拉网络构成的逻辑门电路，且所述上拉网络和所述下拉网络存在驱动能力差异以形成所述非交叠延时。

8、在一种实施方式中，所述前驱电路包括：第一反相器，第二反相器，第三反相器，三输入与门以及三输入或门；

9、所述第一反相器的输入端与所述三输入或门的第二输入端连接，且连接端用于接收输出使能信号；所述第一反相器的输出端与所述三输入与门的第二输入端连接；

10、所述三输入与门的第一输入端与所述三输入或门的第三输入端连接，且连接端用于接收所述输入数据信号；所述三输入与门的第三输入端与所述三输入或门的输出端以及所述第三反相器的输入端相互连接，所述三输入或门的第一输入端与所述三输入与门的输出端以及所述第二反相器的输入端相互连接；

11、所述第二反相器的输出端作为所述前驱电路的第一输出端以输出所述上拉驱动信号，所述第三反相器的输出端作为所述前驱电路的第二输出端以输出所述下拉驱动信号。

12、在一种实施方式中，所述三输入或门包括：第一上拉开关管、第二上拉开关管、第三上拉开关管、第一下拉开关管、第二下拉开关管、第三下拉开关管以及由第四上拉开关管和第四下拉开关管构成的第一反相单元；

13、所述第三上拉开关管的第一端与电源端连接，所述第三上拉开关管的第二端与所述第二上拉开关管的第一端连接，所述第二上拉开关管的第二端与所述第一上拉开关管的第一端连接，所述第一上拉开关管的第二端分别与所述第一下拉开关管的第一端、所述第二下拉开关管的第一端、所述第三下拉开关管的第一端、所述第四上拉开关管的控制端以及所述第四下拉开关管的控制端连接；

14、所述第一下拉开关管、所述第二下拉开关管、所述第三下拉开关管以及所述第四下拉开关管的第二端均接地，所述第四上拉开关管的第一端与所述电源端连接，所述第四上拉开关管的第二端与所述第四下拉开关管的第一端连接且连接端作为所述三输入或门的输出端；

15、所述第一上拉开关管和所述第一下拉开关管的控制端均连接至所述三输入或门的第一输入端，所述第二上拉开关管和所述第二下拉开关管的控制端均连接至所述三输入或门的第二输入端，所述第三上拉开关管和所述第三下拉开关管的控制端均连接至所述三输入或门的第三输入端。

16、在一种实施方式中，所述三输入与门包括：第五上拉开关管、第六上拉开关管、第七上拉开关管、第五下拉开关管、第六下拉开关管、第七下拉开关管以及由第八上拉开关管和第八下拉开关管构成的第二反相单元；

17、所述第五上拉开关管、所述第六上拉开关管以及所述第七上拉开关管的第一端均与电源端连接；所述第五上拉开关管的第二端分别与所述第六上拉开关管的第二端、所述第七上拉开关管的第二端、所述第五下拉开关管的第一端、所述第八上拉开关管的控制端以及所述第八下拉开关管的控制端连接；

18、所述第五下拉开关管的第二端与所述第六下拉开关管的第一端连接，所述第六下拉开关管的第二端与所述第七下拉开关管的第一端连接，所述第七下拉开关管的第二端接地；

19、所述第八上拉开关管的第一端与所述电源端连接，所述第八上拉开关管的第二端与所述第八下拉开关管的第一端连接，且连接端作为所述三输入与门的输出端，所述第八下拉开关管的第二端接地；

20、所述第五上拉开关管和所述第五下拉开关管的控制端均连接至所述三输入与门的第一输入端，所述第六上拉开关管和所述第六下拉开关管的控制端均连接至所述三输入与门的第二输入端，所述第七上拉开关管和所述第七下拉开关管的控制端均连接至所述三输入与门的第三输入端。

21、在一种实施方式中，所述前驱电路还包括：第一或非门，第一与非门，第四反相器以及第五反相器；

22、所述第二反相器的输出端与所述第一或非门的第一输入端连接，所述第一或非门的第二输入端与所述第五反相器的输出端连接，所述第一或非门的输出端与所述第四反相器的输入端连接；

23、所述第三反相器的输出端与所述第一与非门的第一输入端连接，所述第一与非门的第二输入端与所述第四反相器的输出端连接，所述第一与非门的输出端与所述第五反相器的输入端连接；

24、相应的，所述第四反相器的输出端作为所述前驱电路的第一输出端以输出所述上拉驱动信号，所述第五反相器的输出端作为所述前驱电路的第二输出端以输出所述下拉驱动信号。

25、在一种实施方式中，所述栅极驱动电路包括第一控制信号生成支路、第二控制信号生成支路、第一增强支路以及第二增强支路；

26、所述第一控制信号生成支路的输入端用于接收所述上拉驱动信号，输出端用于输出所述第一控制信号；

27、所述第二控制信号生成支路的输入端用于接收所述下拉驱动信号，所述第二控制信号生成支路的输出端用于输出所述第二控制信号；

28、所述第一增强支路与所述第一控制信号生成支路的输出端连接，用于在第一压摆率控制信号有效时，增强所述第一控制信号的输出压摆率；

29、所述第二增强支路与所述第二控制信号生成支路的输出端连接，用于在第二压摆率控制信号有效时，增强所述第二控制信号的输出压摆率。

30、在一种实施方式中，所述第二控制信号生成支路包括第九上拉开关管、第十上拉开关管、第九下拉开关管以及第十下拉开关管；所述第一控制信号生成支路包括第十一上拉开关管、第十二上拉开关管、第十一下拉开关管以及第十二下拉开关管；

31、所述第九上拉开关管的第一端与电源端连接，所述第九上拉开关管的第二端分别与所述第九下拉开关管的第一端、所述第十上拉开关管的控制端以及所述第十下拉开关管的控制端连接；所述第九上拉开关管和所述第九下拉开关管的控制端均用于接收所述下拉驱动信号；

32、所述第十上拉开关管的第一端与所述电源端连接，所述第十上拉开关管的第二端与所述第十下拉开关管的第一端连接且连接端用于输出所述第二控制信号；

33、所述第十一上拉开关管的第一端与所述电源端连接，所述第十一上拉开关管的第二端分别与所述第十一下拉开关管的第一端、所述第十二上拉开关管的控制端以及所述第十二下拉开关管的控制端连接；所述第十一上拉开关管和所述第十一下拉开关管的控制端均用于接收所述上拉驱动信号；

34、所述第十二上拉开关管的第一端与所述电源端连接，所述第十二上拉开关管的第二端与所述第十二下拉开关管的第一端连接且连接端用于输出所述第一控制信号；

35、所述第九下拉开关管的第二端、所述第十下拉开关管的第二端、所述第十一下拉开关管的第二端以及所述第十二下拉开关管的第二端均接地。

36、在一种实施方式中，所述第二增强支路包括第十三上拉开关管和第十四上拉开关管，所述第一增强支路包括第十三下拉开关管和第十四下拉开关管；

37、所述第十三上拉开关管的第一端与所述电源端连接，所述第十三上拉开关管的第二端与所述第十四上拉开关管的第一端连接；所述第十四上拉开关管的第二端分别与所述第十上拉开关管的第二端以及所述第十下拉开关管的第一端连接；所述第十三上拉开关管的控制端用于接收第二压摆率控制信号，所述第十四上拉开关管的控制端与所述第九上拉开关管的第二端、所述第九下拉开关管的第一端、所述第十上拉开关管的控制端以及所述第十下拉开关管的控制端相互连接；

38、所述第十三下拉开关管的第一端与所述第十二上拉开关管的第二端以及所述第十二下拉开关管的第一端连接，所述第十三下拉开关管的第二端与所述第十四下拉开关管的第一端连接，所述第十四下拉开关管的第二端接地；所述第十三下拉开关管的控制端与所述第十一上拉开关管的第二端、所述第十一下拉开关管的第一端、所述第十二上拉开关管的控制端以及所述第十二下拉开关管的控制端相互连接，所述第十四下拉开关管的控制端用于接收第一压摆率控制信号；

39、其中，所述第一压摆率控制信号和所述第二压摆率控制信号互为反相信号。

40、第二方面，本发明提供了一种集成电路，包括如上述所述的输出驱动级直通电流抑制电路。

41、应用本发明实施例所提供的技术方案，输出驱动级直通电流抑制电路包括依次连接的前驱电路，栅极驱动电路以及输出驱动电路，输出驱动电路包括上拉驱动管和下拉驱动管，栅极驱动电路则可以根据接收到的上拉驱动信号和下拉驱动信号，分别生成控制上拉驱动管的导通状态的第一控制信号，和控制下拉驱动管的导通状态的第二控制信号，也就是说，栅极驱动电路可以提高驱动能力。前驱电路可以根据输入数据信号，生成上拉驱动信号和下拉驱动信号，且上拉驱动信号和下拉驱动信号在信号翻转过程中存在非交叠延时。并且需要说明的是，本技术的方案的前驱电路并不是像延迟线那样，将两个驱动信号整体向后延迟，而是利用前驱电路中自身的上拉能力和下拉能力的差异，产生方向性的延时，也即根据输出端的电平翻转方向，使需要先关闭的驱动管对应的控制信号较快变化，而需要后开启的驱动管对应的控制信号较慢变化，从而形成所需要的非交叠时序，因此，以使输出驱动电路的输出翻转为高电平的过程中，下拉驱动管关闭之后上拉驱动管再开启，相应地，输出驱动电路的输出翻转为低电平的过程中，上拉驱动管关闭之后下拉驱动管再开启。

42、前驱电路只需要使得上拉驱动信号和下拉驱动信号在信号翻转过程中存在非交叠延时，因此结构较为简单，并且可以看出本技术方案可以有效避免直通电流，因此本技术方案可以在不过度增加电路结构复杂度的情况下，避免直通电流，从而有效抑制导通噪声。