逐次比较型AD转换器、集成电路、AD转换器以及比较器的制作方法

本公开涉及逐次比较型ad转换器、集成电路、ad转换器以及比较器。

背景技术：

1、近年来，在所有电子设备中搭载有将模拟信号转换为数字信号的ad转换器。特别是最近，已知有低成本且高性能、并且产品用途广泛的逐次比较型ad转换器。逐次比较型ad转换器具有如下特征：能够以比较简单的电路结构实现，与cmos工艺的匹配性高，能够比较廉价地制造。因此，广泛用于各种用途。逐次比较型ad转换器例如被用作内置于微控制器（mcu）等集成电路中的ad转换器。

2、另外，已知在mos晶体管中特性随时间而变化。

3、例如，在pmos晶体管中，已知有nbti（negative bias temperature instability：负偏压温度不稳定性）。另一方面，在nmos晶体管中，已知有pbti（positive biastemperature instability：正偏压温度不稳定性）。nbti是指如下现象：在对pmos晶体管施加负偏置电压时，pmos晶体管长时间暴露于高温环境，从而引起晶体管特性的变动。pbti是指如下现象：在对nmos晶体管施加正偏置电压时，nmos晶体管长时间暴露于高温环境，从而引起晶体管特性的变动。

4、例如，在专利文献1中公开了使用nmos晶体管和pmos晶体管的ad转换器。例如在专利文献2和非专利文献1～3中公开了nbti和pbti。

5、专利文献1：日本特开平5-346441号公报

6、专利文献2：日本特开2004-282121号公报

7、非专利文献1：2008 ieee electrondeviceletters，vol.29，no.4，april 2008“pbti-associated high-temperature hot carrier degradation of nmosfets withmetal-gate/high-k dielectrics”kyong taek lee，chang yong kang，senior member，ieee，ook sang yoo，rino choi，senior member，ieee，byoung hun lee，senior member，ieee，jack c.lee，fellow，ieee，hi-deok lee，member，ieee，and yoon-ha jeong，seniormember，ieee

8、非专利文献2：2014 ieee international reliability physics symposium“suitability of high-k gate oxides for iii-v devices：a pbti study inin0.53ga0.47as devices with al2o3”j.franco；a.alian；b.kaczer；d.lin；t.ivanov；a.pourghaderi

9、非专利文献3：2015 ieee transactions on very large scale integration（vlsi）systems，vol.23，no.7，july 2015“aring-oscillator-based reliabilitymonitor for isolated measurement of nbti and pbti in high-k/metal gatetechnology”tony tae-hyoung kim，pong-fei lu，keith a.jenkins，and chris h.kim

10、在将mos晶体管用于比较电路的情况下，晶体管特性因nbti或pbti等而变动。此时，比较电路的偏移误差产生经年变化，存在难以长期保证模拟电路的精度的问题。对此，在专利文献2中公开了如下技术：仅在想要使mos晶体管动作时，对mos晶体管的各端子施加mos晶体管动作所需的电压，在除此以外的时候，将mos晶体管的各端子的电压全部固定为相同的电压。在专利文献2所记载的发明中，在将mos晶体管的各端子的电压全部固定为相同的电压的期间，不会产生由nbti或pbti等引起的晶体管特性的变动，因此能够使比较电路的偏移误差的经年变化延迟。

技术实现思路

1、但是，在对需要使mos晶体管几乎不休息地持续动作的ad转换器的比较电路那样的应用场景应用了专利文献2所记载的技术的情况下，使比较电路的偏移误差的经年变化延迟的效果较低。期望提供如下这样的逐次比较型ad转换器、集成电路、ad转换器以及比较器：它们能够抑制由基于nbti或者pbti的晶体管特性变动所引起的、比较电路的偏移误差的变动。

2、本公开的一个实施方式的逐次比较型ad转换器能够将模拟输入电位转换为n位的数字信号。该逐次比较型ad转换器具备比较电位生成电路、比较电路、第一切换电路以及数字信号生成电路。比较电位生成电路能够基于模拟输入电位生成每一位的比较电位。比较电路能够对由比较电位生成电路生成的比较电位与基准电位进行比较。第一切换电路设置在比较电路的前级。数字信号生成电路能够根据比较电路的比较结果生成n位的数字信号。

3、在该逐次比较型ad转换器中，比较电路具有被输入比较电位和基准电位的第一输入端子和第二输入端子、以及输出比较结果的输出端子。

4、比较电路能够进行输入到第一输入端子和第二输入端子的比较电位和基准电位的比较，并在输出端子输出作为比较的结果的比较结果。将向比较电路输入n位的量的比较电位的期间设为ad转换期间。此时，第一切换电路能够在每当经过一个或多个ad转换期间时从第一期间切换为第二期间，或者从第二期间切换为第一期间。第一期间是比较电位被输入到第一输入端子并且基准电位被输入到第二输入端子的期间。第二期间是比较电位被输入到第二输入端子并且基准电位被输入到第一输入端子的期间。

5、本公开的一个实施方式的集成电路具备一个或多个处理器、和与一个或多个处理器连接的一个或多个外围设备。一个或多个外围设备中的一个是将模拟输入电位转换为n位的数字信号的逐次比较型ad转换器。该逐次比较型ad转换器具有与上述的逐次比较型ad转换器相同的结构。

6、本公开的一个实施方式的ad转换器具备比较电位生成电路、比较电路、切换电路以及数字信号生成电路。比较电位生成电路能够根据模拟输入电位生成比较电位。比较电路具有第一输入端子和第二输入端子，能够对向第一输入端子和第二输入端子输入的一对输入电位彼此进行比较。切换电路能够切换第一期间和第二期间。第一期间是比较电位被输入到第一输入端子并且基准电位被输入到第二输入端子的期间。第二期间是比较电位被输入到第二输入端子并且基准电位被输入到第一输入端子的期间。数字信号生成电路能够与切换电路的切换动作同步地根据比较结果生成数字信号。

7、本公开的一个实施方式的比较器具备比较电路和切换电路。比较电路具有第一输入端子和第二输入端子，能够对向第一输入端子和第二输入端子输入的一对输入电位彼此进行比较。切换电路能够切换第一期间和第二期间。第一期间是比较电位被输入到第一输入端子并且基准电位被输入到第二输入端子的期间。第二期间是比较电位被输入到第二输入端子并且基准电位被输入到第一输入端子的期间。

8、在本公开的一个实施方式的逐次比较型ad转换器和集成电路中，在比较电路中，执行被输入到第一输入端子和第二输入端子的比较电位和基准电位的比较，并在输出端子输出作为比较的结果的比较结果。并且，在第一切换电路中，每当经过一个或多个ad转换期间时，交替地切换针对第一输入端子及第二输入端子的电压输入。在此，在mos晶体管中，由nbti或pbti等引起的晶体管特性的变动的进展速度、与栅极电位的大小及时间变化的程度存在规定的相关性。将向第一输入端子输入的电压的电位的大小及时间变化的程度称为第一应力。将向第二输入端子输入的电压的电位的大小及时间变化的程度称为第二应力。此时，通过以规定的周期交替地切换针对第一输入端子和第二输入端子的电压输入，能够使随着时间经过而累积的第一应力和第二应力彼此相等。其结果是，能够抑制由基于nbti或pbti等的晶体管特性的变动所引起的、比较电路的偏移误差的变动。

9、在本公开的一个实施方式的ad转换器和比较器中，在比较电路中，执行被输入到第一输入端子和第二输入端子的一对输入电位之间的比较。并且，在切换电路中，切换针对第一输入端子和第二输入端子的电压输入。在此，在mos晶体管中，由nbti或pbti等引起的晶体管特性的变动的进展速度、与mos晶体管的栅极电位的大小及时间变化的程度存在规定的相关性。将向第一输入端子输入的电压的电位的大小及时间变化的程度称为第一应力。将向第二输入端子输入的电压的电位的大小及时间变化的程度称为第二应力。此时，通过以规定的周期切换针对第一输入端子和第二输入端子的电压输入，能够使随着时间经过而累积的第一应力和第二应力彼此相等。其结果是，能够抑制由基于nbti或pbti等的晶体管特性的变动所引起的、比较电路的偏移误差的变动。